CN100449743C - 芯片结构与堆叠式芯片封装结构 - Google Patents
芯片结构与堆叠式芯片封装结构 Download PDFInfo
- Publication number
- CN100449743C CN100449743C CNB2005101080964A CN200510108096A CN100449743C CN 100449743 C CN100449743 C CN 100449743C CN B2005101080964 A CNB2005101080964 A CN B2005101080964A CN 200510108096 A CN200510108096 A CN 200510108096A CN 100449743 C CN100449743 C CN 100449743C
- Authority
- CN
- China
- Prior art keywords
- chip
- those
- weld pads
- circuit substrate
- wire bonds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012856 packing Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims description 42
- 238000004806 packaging method and process Methods 0.000 claims description 41
- 239000011241 protective layer Substances 0.000 claims description 27
- 239000010410 layer Substances 0.000 claims description 22
- 238000003466 welding Methods 0.000 abstract 13
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 239000000084 colloidal system Substances 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
本发明提出一种芯片结构，其包括芯片本体、第一保护层、重配置线路层以及第二保护层。芯片本体具有焊线接合区域，其邻近于芯片本体的单一侧边或相邻两侧边，其中芯片本体具有多个位于焊线接合区域内的第一焊垫以及多个位于焊线接合区域外的第二焊垫。第一保护层配置于芯片本体上，其具有多个第一开口，以暴露出第一焊垫与第二焊垫。重配置线路层则配置于第一保护层上，其从第二焊垫延伸至焊线接合区域内，且具有多个位于焊线接合区域内的第三焊垫。第二保护层覆盖于重配置线路层上，其具有多个第二开口，以暴露出第一焊垫以及第三焊垫。
Description
技术领域
本发明是有关于一种芯片结构及其芯片封装结构，且特别是有关于一种具重配置线路层的芯片结构以及由其堆叠所构成的堆叠式芯片封装结构。
背景技术
在现今的资讯社会中，使用者均是追求高速度、高品质、多工能性的电子产品。就产品外观而言，电子产品的设计也朝向轻、薄、短、小的趋势迈进。为了达到上述目的，许多公司在进行电路设计时，均融入系统化的概念，使得单颗芯片(芯片即为晶片，以下皆称为芯片)可以具备有多种功能，以节省配置在电子产品中的芯片数目。另外，就电子封装技术而言，为了配合轻、薄、短、小的设计趋势，亦发展出多芯片模组(multi-chipmodule，MCM)的封装设计概念、芯片尺寸构装(chip scale package，CSP)的封装设计概念及堆叠型多芯片封装设计的概念等。
图1A绘示习知具有相同或是相近芯片尺寸的堆叠型芯片封装结构的剖视图。请参考图1A，习知的堆叠型芯片封装结构100包括一电路基板(package substrate)110、芯片120a、芯片120b、一间隔物(spacer)130、多条导线140与一封装胶体(encapsulant)150。电路基板110上具有多个焊垫112，且芯片120a与120b上亦分别具有多个焊垫122a与122b，其中焊垫122a与122b是以周围分布型态(peripheral type)排列于芯片120a与120b上。芯片120a是配置于电路基板110上，且芯片120b经由间隔物130而配置于芯片120a的上方。部分导线140的两端是经由打线制程(wirebonding process)而分别连接于焊垫112与122a，以使芯片120a电性连接于电路基板110。而其他部分导线140的两端亦经由打线制程而分别连接于焊垫112与122b，以使芯片120b电性连接于电路基板110。至于封装胶体150则配置于电路基板110上，并包覆这些导线140、芯片120a与120b。
由于焊垫122a与122b是以周围分布型态排列于芯片120a与120b上，因此芯片120a无法直接承载芯片120b，是以习知技术必须在芯片120a与120b之间配置间隔物130，使得芯片120a与120b之间相距一适当的距离，以利后续的打线制程的进行。然而，间隔物130的使用却容易造成习知堆叠型芯片封装结构100的厚度无法进一步地缩减。
另外，习知技术提出另一种具有不同芯片尺寸的堆叠型芯片封装结构，其剖视图如图1B所示。请参阅图1B所示，习知的堆叠型芯片封装结构100’包括一电路基板(package substrate)110、芯片120c、芯片120d、多条导线140与一封装胶体150。电路基板110上具有多个焊垫112。芯片120c的尺寸是大于芯片120d的尺寸，且芯片120c与120d上亦分别具有多个焊垫122c与122d，其中焊垫122c与122d是以周围分布型态(peripheral type)排列于芯片120c与120d上。芯片120c是配置于电路基板110上，且芯片120d配置于芯片120c的上方。部分导线140的两端是经由打线制程(wirebonding process)而分别连接于焊垫112与122c，以使芯片120c电性连接于电路基板110。而其他部分导线140的两端亦经由打线制程而分别连接于焊垫112与122d，以使芯片120d电性连接于电路基板110。至于封装胶体150则配置于电路基板110上，并包覆这些导线140、芯片120c与120d。
由于芯片120d小于芯片120c，因此当芯片120d配置于芯片120c上时，芯片120d不会覆盖住芯片120c的焊垫122c。但是当习知技术将多个不同尺寸大小的芯片以上述的方式堆叠出堆叠型芯片封装结构100’时，由于越上层的芯片尺寸必须越小，是以堆叠型芯片封装结构100’有芯片的堆叠数量的限制。
发明内容
本发明的目的就是在于提供一种芯片结构，此芯片结构适于在有限面积内堆叠。
本发明的再一目的是提供一种堆叠型芯片封装结构，其具有较高的封装积集度以及较薄的厚度。
本发明提出一种堆叠型芯片封装结构，其包括一电路基板、多个芯片结构以及多条导线。每一个芯片结构包括一芯片本体、一第一保护层、一重配置线路层以及一第二保护层。第一芯片本体具有一焊线接合区域，且焊线接合区域是邻近于芯片本体的单一侧边或相邻两侧边，其中芯片本体具有多个位于焊线接合区域内的第一焊垫以及多个位于焊线接合区域外的第二焊垫。第一保护层配置于芯片本体上，其中第一保护层具有多个第一开口，以暴露出这些第一焊垫与这些第二焊垫。重配置线路层则配置于第一保护层上，其中重配置线路层从这些第二焊垫延伸至焊线接合区域内，而重配置线路层具有多个位于焊线接合区域内的第三焊垫。第二保护层覆盖于重配置线路层上，其中第二保护层具有多个第二开口，以暴露出这些第一焊垫以及这些第三焊垫。而这些导线是连接于这些芯片结构与电路基板，以使这些芯片结构电性连接于电路基板。
依照本发明的较佳实施例所述的堆叠型芯片封装结构，这些导线的一端连接于这些第一焊垫或这些第三焊垫，且这些导线的另一端连接于电路基板。
依照本发明的较佳实施例所述的堆叠型芯片封装结构，这些导线更包括多条第一导线以及多条第二导线，其中每一条第一导线的两端是分别连接于相邻两芯片结构的第一焊垫或第三焊垫，并且每一条第二导线的两端是分别连接电路基板与邻近于电路基板的芯片结构的第一焊垫或第三焊垫。
依照本发明的较佳实施例所述的堆叠型芯片封装结构，更包括一控制芯片，配置于最上层的芯片封装体上，而曝露出最上层的芯片结构的焊线接合区，且控制芯片是经由这些导线而电性连接于电路基板。
由于这些第一与第三焊垫均位于焊线接合区内，因此本发明所提出的芯片结构能利用焊线接合区以外的区域来直接承载另一芯片结构。此外，在本发明所提出的堆叠型芯片封装结构中，由于每一较上层的芯片结构均能够直接堆叠于较下层的芯片结构的焊线接合区以外的区域，因此相较于习知技术而言，本发明的堆叠型芯片封装结构能够免除间隔物的使用，是以本发明具有较高的封装积集度以及较薄的厚度。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1A绘示习知堆叠型芯片封装结构的剖视图。
图1B绘示另一种习知堆叠型芯片封装结构的剖视图。
图2A～2C绘示为本发明的芯片结构的制造流程示意图。
图3与图4为图2C中分别沿剖面线A-A’与B-B’所绘示的剖视图。
图5绘示为本发明的堆叠式芯片封装结构的示意图。
图6绘示为本发明另一实施例的堆叠式芯片封装结构的示意图。
图7绘示为本发明又一实施例的堆叠式芯片封装结构的示意图。
100、100’、400：堆叠型芯片封装结构
110、410：电路基板
112、122a、122b、122c、122d：焊垫
120a、120b、120c、120d：芯片
130：间隔物
140、242、420、420a、420b：导线
150、430：封装胶体
210：芯片本体
212a：第一焊垫
212b：第二焊垫
220：焊线接合区
230：第一保护层
232：第一开口
240：重配置线路层
244：第三焊垫
250：第二保护层
252：第二开口
300、300a、300b：芯片结构
412：第四焊垫
440：控制芯片
具体实施方式
图2A～2C绘示为本发明的芯片结构的制造流程示意图。请参照图2A所示，首先提供芯片本体210，并且在邻近于芯片本体210的单一侧边规划出焊线接合区220，以将芯片本体210的主动表面上的多个焊垫212区分为第一焊垫212a以及第二焊垫212b，其中第一焊垫212a是位于焊线接合区220内，而第二焊垫212b则位于焊线接合区220外。
请参照图2B所示，之后在芯片本体210上形成第一保护层230，其中第一保护层230具有多个第一开口232，以曝露出第一焊垫212a与第二焊垫212b。然后在第一保护层230上形成重配置线路层240。而重配置线路层240包括多条导线242与多个第三焊垫244，其中第三焊垫244是位于焊线接合区220内，且这些导线242是分别从第二焊垫212b延伸至第三焊垫244，以将第二焊垫212b电性连接于第三焊垫244。此外，重配置线路层240的材料例如可以为金、铜、镍、钛化钨、钛或其它的导电材料。
值得注意的是，虽然上述的第一焊垫212a与第二焊垫212b是以周围分布型态排列于芯片本体210的主动表面上，第一焊垫212a与第二焊垫212b亦可以经由面阵列型态(area array type)或其它的型态排列于芯片本体210上，当然第二焊垫212b亦是经由导线242而电性连接于第三焊垫244。另外，本实施例亦不限定第三焊垫244的排列方式，虽然在图2B中第三焊垫244与第一焊垫212a是排列成两列，并且沿着芯片本体210的单一侧边排列，但是第三焊垫244与第一焊垫212a亦可以以单列、多列或是其它的方式排列于焊线接合区220内。
请参照图2C，在形成重配置线路层240后，将第二保护层250覆盖于重配置线路层240上，而形成芯片结构300。其中第二保护层250具有多个第二开口252，以暴露出第一焊垫212a与第三焊垫244。
图3与图4为图2C中分别沿剖面线A-A’与B-B’所绘示的剖视图。请共同参照图2C、图3与图4所示，由上述可知芯片结构300主要包括芯片本体210、第一保护层230、重配置线路层240以及第二保护层250。其中，芯片主体210具有焊线接合区220，且焊线接合区220是邻近于芯片本体210的单一侧边。另外，芯片主体210具有多个第一焊垫212a以及第二焊垫212b，其中第一焊垫212a位于焊线接合区220内，且第二焊垫212b位于焊线接合区220外。
第一保护层230配置于芯片本体210上，其中第一保护层230具有多个第一开口232，以暴露出这些第一焊垫212a与第二焊垫212b。重配置线路层240配置于第一保护层230上，其中重配置线路层240从第二焊垫212b延伸至焊线接合区220内，且重配置线路层240具有多个第三焊垫244，其配置于焊线接合区220内。第二保护层250覆盖于重配置线路层240上，其中第二保护层250具有多个第二开口252，以暴露出这些第一焊垫212a与第三焊垫244。
由于第一焊垫212a与第三焊垫244均位于焊线接合区220内，因此第二保护层250上的焊线接合区220以外的区域便能够提供一个承载的平台，以承载另一个芯片结构。此外，在本发明的其它实施例中，更可以在芯片本体210的相邻两侧边规划出焊线接合区220。然而由于此实施例与前述的实施例的差异仅在焊线接合区220于芯片本体210上的位置，在此便不再多作赘述。
是以本实施例依据此芯片结构300更提出一种堆叠式芯片封装结构400，其示意图如图5所示。请参阅图5所示，堆叠式芯片封装结构400主要包括电路基板410、芯片结构300a、300b以及多条导线420。其中电路基板410上具有多个第四焊垫412。而芯片结构300a、300b是堆叠于电路基板410上，其中芯片结构300a、300b与芯片结构300相同，于此便不再赘述。这些导线420的一端是连接于芯片结构300a、300b的第一焊垫212a或第三焊垫244，而导线420的另一端则连接于电路基板410的第四焊垫412，以将芯片结构300a、300b电性连接于电路基板410，其中这些导线420的材质例如为金。此外，堆叠式芯片封装结构400例如更具有封装胶体430覆盖于电路基板410上，并包覆芯片结构300a、300b以及这些导线420。
值得注意的是，芯片结构300b是直接堆叠于芯片结构300a上，并且堆叠于焊线接合区220以外的区域，是以后续的打线制程能够顺利地进行。此外，本实施例并未限制堆叠于电路基板410上的芯片结构300的数量，凡熟知此项技艺者应可依据上述所揭露的方法，而制作出具有三个以上的芯片结构300的堆叠式芯片封装结构400。
此外，在本发明的其它实施例中，芯片结构300a、300b与电路基板410之间的电性连接关系更可以如图6所示，其绘示为本发明另一实施例的堆叠式芯片封装结构的示意图。请共同参阅图5与图6所示，图6的堆叠式芯片封装结构400与图5的堆叠式芯片封装结构400之间主要的差别在于导线420a的一端是连接于芯片结构300a的第一焊垫212a或第三焊垫244，而导线420a的另一端则连接于电路基板410的第四焊垫412。并且导线420b的一端是连接于芯片结构300a的第一焊垫212a或第三焊垫244，而导线420b的另一端则连接于芯片结构300b的第一焊垫212a或第三焊垫244。如此一来，经由导线420a、420b便可以将芯片结构300a、300b电性连接于电路基板410。由于图6的堆叠式芯片封装结构400类似于图5的堆叠式芯片封装结构400，在此便不再作详细的描述。
另外，本实施例除了可以将芯片结构300a与300b堆叠于电路基板410上，更可以将控制芯片440堆叠于芯片结构300b之上，并暴露出芯片结构300b的焊线接合区220，且经由导线420而电性连接于电路基板410。
堆叠式芯片封装结构400的芯片结构300之间除了可以以图5与图6所示的方式堆叠以外，更可以以其它的方式堆叠。举例而言，芯片结构300例如是以近似于金字塔型的方式堆叠于电路基板410上，其剖视图如图7所示。当然，在图7所示的堆叠式芯片封装结构400中，本实施例亦可以将控制芯片440堆叠于这些芯片结构上。
综上所述，本发明所提出的芯片结构主要是经由适当的焊线接合区的规划以及重配置线路层，将第一焊垫与第三焊垫集中于芯片结构的单一侧边，使得芯片结构适于经由焊线接合区以外的区域直接承载其他芯片结构。因此，经由上述芯片结构堆叠而成的堆叠式芯片封装结构，相较于习知技术而言，便能够具有较薄的厚度，以及具有较高的封装积集度。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (6)
1、一种堆叠型芯片封装结构，其特征在于其包括：
一电路基板；
多个芯片结构，每一该些芯片结构包括：
一芯片本体，具有一焊线接合区域，该焊线接合区域是邻近于该芯片本体的单一侧边或相邻两侧边，其中该芯片本体具有多个位于该焊线接合区域内的第一焊垫以及多个位于该焊线接合区域外的第二焊垫；
一第一保护层，配置于该芯片本体上，其中该第一保护层具有多个第一开口，以暴露出该些第一焊垫与该些第二焊垫；
一重配置线路层，配置于该第一保护层上，其中该重配置线路层从该些第二焊垫延伸至该焊线接合区域内，而该重配置线路层具有多个位于该焊线接合区域内的第三焊垫；以及
一第二保护层，覆盖于该重配置线路层上，其中该第二保护层具有多个第二开口，以暴露出该些第一焊垫以及该些第三焊垫，其中该些芯片结构是彼此交错堆叠，以曝露出每一该些芯片结构的该焊线接合区域；以及
多条导线，连接于该些芯片结构与该电路基板，以使该些芯片结构电性连接于该电路基板。
2、根据权利要求1所述的堆叠型芯片封装结构，其特征在于该些导线的一端是连接至该些第一焊垫或该些第三焊垫，且该些导线的另一端连接至该电路基板。
3、根据权利要求1所述的堆叠型芯片封装结构，其特征在于该些导线更包括多条第一导线以及多条第二导线，其中每一该些第一导线的两端是分别连接于相邻两芯片结构的该些第一焊垫或该些第三焊垫，并且每一该些第二导线的两端分别连接该电路基板与邻近于该电路基板的该芯片结构的该些第一焊垫或该些第三焊垫。
4、根据权利要求1所述的堆叠型芯片封装结构，其特征在于其更包括一控制芯片，配置于最上层的该芯片结构上，以曝露出最上层的该芯片结构的该焊线接合区，且该控制芯片是经由该些导线而电性连接至该电路基板。
5、根据权利要求1所述的堆叠型芯片封装结构，其特征在于其中该些芯片结构的该些第一焊垫与该些第二焊垫是以周围分布型态或面阵列型态排列于该芯片本体上。
6、根据权利要求1所述的堆叠型芯片封装结构，其特征在于其中该些芯片结构的该些第一焊垫以及该些第三焊垫沿着该芯片本体的单一侧边排列成至少一列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101080964A CN100449743C (zh) | 2005-09-29 | 2005-09-29 | 芯片结构与堆叠式芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101080964A CN100449743C (zh) | 2005-09-29 | 2005-09-29 | 芯片结构与堆叠式芯片封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1941343A CN1941343A (zh) | 2007-04-04 |
| CN100449743C true CN100449743C (zh) | 2009-01-07 |
Family
ID=37959334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101080964A Active CN100449743C (zh) | 2005-09-29 | 2005-09-29 | 芯片结构与堆叠式芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100449743C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI668825B (zh) * | 2018-03-27 | 2019-08-11 | 力成科技股份有限公司 | 半導體封裝及其製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646087B2 (en) * | 2005-04-18 | 2010-01-12 | Mediatek Inc. | Multiple-dies semiconductor device with redistributed layer pads |
| US8659167B1 (en) * | 2012-08-29 | 2014-02-25 | Freescale Semiconductor, Inc. | Sensor packaging method and sensor packages |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177050A (ja) * | 1999-12-20 | 2001-06-29 | Nec Corp | 半導体装置 |
| JP2001230348A (ja) * | 2000-02-18 | 2001-08-24 | Hitachi Ltd | 半導体装置 |
| CN1449033A (zh) * | 2002-04-02 | 2003-10-15 | 台湾积体电路制造股份有限公司 | 一种集成电路的金属焊垫及其制作方法 |
| JP2004253609A (ja) * | 2003-02-20 | 2004-09-09 | Kawasaki Microelectronics Kk | 半導体装置 |
-
2005
- 2005-09-29 CN CNB2005101080964A patent/CN100449743C/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177050A (ja) * | 1999-12-20 | 2001-06-29 | Nec Corp | 半導体装置 |
| JP2001230348A (ja) * | 2000-02-18 | 2001-08-24 | Hitachi Ltd | 半導体装置 |
| CN1449033A (zh) * | 2002-04-02 | 2003-10-15 | 台湾积体电路制造股份有限公司 | 一种集成电路的金属焊垫及其制作方法 |
| JP2004253609A (ja) * | 2003-02-20 | 2004-09-09 | Kawasaki Microelectronics Kk | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI668825B (zh) * | 2018-03-27 | 2019-08-11 | 力成科技股份有限公司 | 半導體封裝及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1941343A (zh) | 2007-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7737565B2 (en) | Stackable semiconductor package and method for its fabrication | |
| US7615853B2 (en) | Chip-stacked package structure having leadframe with multi-piece bus bar | |
| US6215179B1 (en) | Semiconductor device | |
| US5835988A (en) | Packed semiconductor device with wrap around external leads | |
| US7663246B2 (en) | Stacked chip packaging with heat sink structure | |
| CN100435326C (zh) | 集成电路芯片i/o单元及其制造方法 | |
| US7582953B2 (en) | Package structure with leadframe on offset chip-stacked structure | |
| US8212347B2 (en) | Stacked chip package structure with leadframe having bus bar | |
| JP2006502596A (ja) | 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール | |
| CN102842557A (zh) | 一种封装结构及其制造方法 | |
| US7170160B1 (en) | Chip structure and stacked-chip package | |
| CN100449743C (zh) | 芯片结构与堆叠式芯片封装结构 | |
| US6091089A (en) | Semiconductor integrated circuit device | |
| US6937477B2 (en) | Structure of gold fingers | |
| CN101364593B (zh) | 导线架中具有多段式汇流条的交错偏移堆叠封装结构 | |
| CN203013702U (zh) | 封装结构 | |
| TW200814247A (en) | Stacked chip package structure with lead-frame having bus bar with transfer pad | |
| JPH0927512A (ja) | 半導体装置 | |
| KR102591697B1 (ko) | 하이브리드 와이어 본딩 구조를 포함한 스택 패키지 | |
| CN101236959B (zh) | 多芯片交错堆栈的封装结构 | |
| TWI245377B (en) | Staggered wirebonding configuration | |
| CN101388382B (zh) | 导线架中具有金属焊垫的汇流条的交错偏移堆叠封装结构 | |
| CN206098386U (zh) | 晶粒封装结构及其晶粒载板 | |
| CN213752688U (zh) | 一种金属再布线结构及芯片封装结构 | |
| CN101452919B (zh) | 多晶片交互交错堆叠封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |