CN216902922U - 一种引线框架以及半导体器件 - Google Patents

一种引线框架以及半导体器件 Download PDF

Info

Publication number
CN216902922U
CN216902922U CN202220218489.XU CN202220218489U CN216902922U CN 216902922 U CN216902922 U CN 216902922U CN 202220218489 U CN202220218489 U CN 202220218489U CN 216902922 U CN216902922 U CN 216902922U
Authority
CN
China
Prior art keywords
base island
lead frame
lead
leads
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220218489.XU
Other languages
English (en)
Inventor
王可
孙澎
周净男
高见头
蔡小五
赵发展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202220218489.XU priority Critical patent/CN216902922U/zh
Application granted granted Critical
Publication of CN216902922U publication Critical patent/CN216902922U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本申请公开了一种引线框架以及半导体器件。该申请适用于半导体技术领域，该引线框架包括基岛以及多个引线，其中的多个引线均设置在基岛的一侧，并且，多个引线与基岛之间有间隙。本申请能够在同样的型号下，使基岛具有更大的面积，以满足更多的芯片的外接端口数量及电气连接需求，提升兼容性。

Description

一种引线框架以及半导体器件
技术领域
本申请属于半导体技术领域，具体涉及一种引线框架以及半导体器件。
背景技术
引线框架作为集成电路封装的重要组成部分，具有固定、支撑、保护芯片的重要作用，同时还具有连接集成电路芯片端口与外部电气的作用。随着功率器件和集成电路的发展,在有限的空间放置更大面积的管芯，引线框架能更好满足芯片的个性化设计需求，这些都对于引线框架的设计提出了更高要求。
SOT-223系列产品的引线框架主要由承载芯片的基岛与用于电气连接的内外引线构成，现有技术中的SOT-223引线框架的中央内引线与基岛连接为整体，两边内引线分别设置在基岛的两侧，该结构导致基岛的贴片区域较小且不具备键合条件，一方面对大功率集成电路封装的芯片尺寸带来限制，另一方面使得内引线可用管脚数减少，芯片引出端少，框架本身结构使得内引线数目减少，无法满足某些芯片的外接端口数量及电气连接需求，此外，由于基岛面积较小，因而使得固有SOT-223引线框架对大功率管芯，面积较大的器件，兼容性差。
实用新型内容
本申请旨在至少能够在一定程度上解决现有的引线框架的基岛面积小的技术问题。为此，本申请提供了一种引线框架以及半导体器件。
本申请的技术方案为：
本申请提供了一种引线框架，所述引线框架包括：
基岛；
多个引线，均设置在所述基岛的一侧，且，与所述基岛之间有间隙。
进一步地，所述基岛上设置有第一通孔。
进一步地，所述基岛上设置有散热片。
进一步地，所述散热片设置在所述基岛相对所述多个引线的一侧。
进一步地，所述多个引线上均设置有第二通孔。
进一步地，所述第二通孔设置在对应的所述引线上靠近所述基岛的一端。
进一步地，所述多个引线包括依次并排间隔设置的第一引线、第二引线以及第三引线。
本申请还提供了一种半导体器件，所述半导体器件包括上述的引线框架。
进一步地，所述半导体器件还包括：
芯片，设置在所述引线框架的所述基岛上；
键合丝，所述芯片通过所述键合丝分别与所述多个引线以及所述基岛均连接。
进一步地，所述半导体器件还包括封装体，所述封装体包覆所述引线框架，所述芯片以及所述键合丝位于所述封装体内。
本申请实施例至少具有如下有益效果：
本申请所提供的一种半导体器件，包括引线框架，由于多个引线均设置在基岛的一侧，并且，多个引线与基岛之间有间隙，从而在同样的型号下，可以使基岛具有更大的面积，以满足更多的芯片的外接端口数量及电气连接需求，提升兼容性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为申请人研发过程中的一种引线框架的结构示意图；
图2为本申请实施例的一种引线框架的结构示意图；
图3为本申请实施例的一种半导体器件的结构示意图。
附图标记：
10-基岛；20-引线；21-第一引线；22-第二引线；23-第三引线；30-第一通孔；40-散热片；50-第二通孔；60-芯片；70-键合丝。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
下面结合附图并参考具体实施例描述本申请：
图1为申请人研发过程中设计的一种引线框架，结合图1，该引线框架的第一引线21以及第三引线23分别设置在基岛10的两侧，且位于中部的第二引线22与基岛10连接为整体，导致该引线框架的基岛10的面积较小，无法满足更多的安装连接要求，兼容性差。
图2为本申请实施例的一种引线框架，结合图2，该引线框架包括基岛10以及引线20，其中的多个引线20均设置在基岛10的一侧，并且，多个引线20与基岛10之间有间隙。
具体地，结合图2，由于多个引线20均设置在基岛10的一侧，并且，多个引线20与基岛10之间有间隙，从而在同样的型号下，相对于图1中的研发过程中的一种引线框架，本申请实施例所提出的一种引线框架的基岛10具有更大的面积，能够满足更多的芯片60的外接端口数量及电气连接需求，具有更好的兼容性。
进一步地，结合图2，基岛10上设置有第一通孔30，多个引线20上均设置有第二通孔50，在对该引线框架进行塑封时，位于该引线框架上层和下层的塑封料可以分别通过第一通孔30和第二通孔50连接在一起，以增加上下层的塑封料的连接面积，提高塑封产品的稳定性和可靠性，有效降低塑封料与引线框架的分层风险。
结合图2，基岛10上设置有散热片40，以在使用过程将器件的热量进行导出，防止温度过高，对器件造成损坏。
本申请实施例中，图2为SOT-223的引线框架，散热片40设置在基岛10相对多个引线20的一侧，第一通孔30设置在散热片40上靠近基岛10的一端，第二通孔50设置在相对应的引线20上靠近基岛10的一端，此为满足SOT-223引线框架的结构要求的方案，在进行塑封时，散热片40上靠近基岛10的一端以及多个引线20上靠近基岛10的一端均被封装在内部，而散热片40上远离基岛10的一端以及多个引线20上远离基岛10的一端均用于外部连接。
进一步地，本申请实施例中的多个引线20包括依次并排间隔设置的第一引线21、第二引线22以及第三引线23，在SOT-223引线框架中，第二引线22设置在第一引线21和第三引线23之间，该设置方式是建立在满足SOT-223外部连接要求的基础上的，当然，上述设置方式也可以根据不同型号产品的要求进行调整，本申请实施例对此不作限制。
此外，本申请实施例还提供了一种半导体器件，图3为本申请实施例的一种半导体器件，结合图3，该半导体器件包括上述的引线框架、芯片60以及键合丝70，芯片60设置在引线框架的基岛10上，芯片60通过键合丝70分别与多个引线20以及基岛10连接，以实现该半导体器件的各结构之间的键合，使其满足使用功能。
结合图3，半导体器件还包括封装体，封装体包覆引线框架，芯片60以及键合丝70位于封装体内，以此实现对进行安装芯片60以及键合后的引线框架的塑封，使其最终成型。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
需要说明的是，本申请实施例中所有方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本申请中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
另外，在本申请中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。

Claims (10)

1.一种引线框架，其特征在于，所述引线框架包括：
基岛(10)；
多个引线(20)，均设置在所述基岛(10)的一侧，且，与所述基岛(10)之间有间隙。
2.根据权利要求1所述的引线框架，其特征在于，所述基岛(10)上设置有第一通孔(30)。
3.根据权利要求2所述的引线框架，其特征在于，所述基岛(10)上设置有散热片(40)。
4.根据权利要求3所述的引线框架，其特征在于，所述散热片(40)设置在所述基岛(10)相对所述多个引线(20)的一侧。
5.根据权利要求1所述的引线框架，其特征在于，所述多个引线(20)上均设置有第二通孔(50)。
6.根据权利要求5所述的引线框架，其特征在于，所述第二通孔(50)设置在对应的所述引线(20)上靠近所述基岛(10)的一端。
7.根据权利要求1-6任一项所述的引线框架，其特征在于，所述多个引线(20)包括依次并排间隔设置的第一引线(21)、第二引线(22)以及第三引线(23)。
8.一种半导体器件，其特征在于，所述半导体器件包括权利要求1-7任一项所述的引线框架。
9.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括：
芯片(60)，设置在所述引线框架的所述基岛(10)上；
键合丝(70)，所述芯片(60)通过所述键合丝(70)分别与所述多个引线(20)以及所述基岛(10)连接。
10.根据权利要求9所述的半导体器件，其特征在于，所述半导体器件还包括封装体，所述封装体包覆所述引线框架，所述芯片(60)以及所述键合丝(70)位于所述封装体内。
CN202220218489.XU 2022-01-26 2022-01-26 一种引线框架以及半导体器件 Active CN216902922U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220218489.XU CN216902922U (zh) 2022-01-26 2022-01-26 一种引线框架以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220218489.XU CN216902922U (zh) 2022-01-26 2022-01-26 一种引线框架以及半导体器件

Publications (1)

Publication Number Publication Date
CN216902922U true CN216902922U (zh) 2022-07-05

Family

ID=82182970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220218489.XU Active CN216902922U (zh) 2022-01-26 2022-01-26 一种引线框架以及半导体器件

Country Status (1)

Country Link
CN (1) CN216902922U (zh)

Similar Documents

Publication Publication Date Title
US6414391B1 (en) Module assembly for stacked BGA packages with a common bus bar in the assembly
CN100382290C (zh) 具有最优化的线接合配置的半导体封装
CN101202260B (zh) 以带有突出球的囊封式引线框架为特征的半导体装置封装
ES2836188T3 (es) Módulo de suministro de potencia y método para empaquetar módulos de suministro de potencia
KR20000026955A (ko) 반도체 패키지 및 그 제조방법
US11942263B2 (en) Supportable package device and package assembly
KR20010034154A (ko) 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법
CN103050467B (zh) 封装结构及其制造方法
TWI486105B (zh) 封裝結構及其製造方法
CN105814682B (zh) 半导体装置
JP2008532277A (ja) 改良したボンディングパッド接続部を備える集積回路パッケージ装置、リードフレームおよび電子装置
TW200832670A (en) Electronic device with inductor and integrated componentry
CN216902922U (zh) 一种引线框架以及半导体器件
CN110648991B (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
CN104299947B (zh) 制造半导体器件的方法
CN212182316U (zh) 一种无载体的半导体叠层封装结构
CN219226284U (zh) 引线框架
KR950028068A (ko) 적층형 반도체 패키지 및 그 제조방법
CN115939119B (zh) 功率模块和电子设备
CN210778556U (zh) 一种集成电路封装结构
CN216957451U (zh) 一种基于框架封装的sd nand
CN220604667U (zh) 一种无框式大功率mos封装模块及电路结构
CN217768368U (zh) 一种贴片式so8j半导体芯片的封装结构
CN217114365U (zh) 内绝缘封装结构及半导体产品
CN2465328Y (zh) 双面晶片封装体

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant