CN112768413A - 一种封装基板及半导体芯片封装结构 - Google Patents
一种封装基板及半导体芯片封装结构 Download PDFInfo
- Publication number
- CN112768413A CN112768413A CN201911002045.1A CN201911002045A CN112768413A CN 112768413 A CN112768413 A CN 112768413A CN 201911002045 A CN201911002045 A CN 201911002045A CN 112768413 A CN112768413 A CN 112768413A
- Authority
- CN
- China
- Prior art keywords
- substrate
- notch
- substrate body
- packaging
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 115
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000001746 injection moulding Methods 0.000 claims abstract description 28
- 239000005022 packaging material Substances 0.000 claims abstract description 12
- 238000000465 moulding Methods 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 abstract description 30
- 239000000084 colloidal system Substances 0.000 abstract description 14
- 238000007789 sealing Methods 0.000 abstract description 6
- 230000008859 change Effects 0.000 abstract description 3
- 239000000047 product Substances 0.000 description 18
- 230000000694 effects Effects 0.000 description 5
- 230000004927 fusion Effects 0.000 description 5
- 239000012530 fluid Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
本发明提供了一种封装基板及半导体芯片封装结构，涉及半导体封装技术领域。其中封装基板包括：基板本体，所述基板本体包括靠近注塑口的第一端及靠近注塑排气口的第二端；所述第一端设置有允许塑封料缓冲的第一避让结构。本申请中第一避让结构的设置，使得从注塑口一经注入的塑封料胶体不会直接冲击在基板本体处被阻挡而改变流向，而是能够在第一避让结构处得到一个缓冲，随后更均匀的流向基板本体的两侧封装面，改善塑封料在基板本体上下流量不一致的问题，使得塑封料更均匀的流向两侧封装面；从而保证封装产品的外观。
Description
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种封装基板及半导体芯片封装结构。
背景技术
在半导体模块封装结构中，包括封装基板、引线框架和塑封料几个部分。其中，封装基板起到承载元器件和电性连接的作用；引线框架是将内部电性与封装外部连接；塑封料则是通过高温挤压注塑入引线框架的模腔，将封装基板和元器件包埋，同时交联固化成型，形成一定的外形结构，起到保护芯片等元器件不受外界灰尘、潮气、离子、辐射、机械冲击的作用，以及机械支撑和散热的作用。
但在塑封注塑成型的过程中，存在熔融的塑封料胶体在基板上下的流量不一致的问题，容易使得封装产品的外观不良。
发明内容
为解决现有技术中的技术问题，本发明的主要目的在于，提供一种改善封装基板上下的塑封料流量不一致问题的封装基板及半导体芯片封装结构。
第一方面，本发明实施例提供了一种封装基板，用于半导体芯片注塑封装中，包括：基板本体，所述基板本体包括靠近注塑口的第一端及靠近注塑排气口的第二端；所述第一端设置有允许塑封料缓冲的第一避让结构。
进一步地，在本发明一个较佳的实施例中，所述第二端设置有允许塑封料缓冲的第二避让结构。
进一步地，在本发明一个较佳的实施例中，所述第一避让结构设置为由所述第一端向所述第二端延伸的第一缺口，所述第二避让结构设置为由所述第二端向所述第一端延伸的第二缺口。
进一步地，在本发明一个较佳的实施例中，所述第一缺口和/或所述第二缺口设置为U型缺口。
进一步地，在本发明一个较佳的实施例中，所述U型缺口的拐角处设置有圆弧形倒角。
进一步地，在本发明一个较佳的实施例中，所述第一缺口及所述第二缺口沿所述基板本体的长度方向具有预设深度，所述第一缺口及所述第二缺口沿所述基板本体的宽度方向延伸有预设长度。
进一步地，在本发明一个较佳的实施例中，所述第一缺口与所述第二缺口关于位于所述基板本体宽度方向上的中心轴对称设置。
进一步地，在本发明一个较佳的实施例中，所述第一避让结构和/或所述第二避让结构包括：关于预设基准面对称设置的第一倾斜部及第二倾斜部，所述预设基准面为与所述基板本体的封装面平行的中心面；
所述第一倾斜部的一端与所述第二倾斜部的一端连接，所述第一倾斜部的另一端与所述基板本体的第一封装面连接，所述第二倾斜部的另一端与所述基板本体的第二封装面连接。
第二方面，本发明实施例提供了一种半导体芯片封装结构，包括上述任一项所述的封装基板。
本发明实施例提供的封装基板及半导体封装结构中，在基板本体的靠近注塑口的一端设置了第一避让结构；经过对现有技术的研究发现，塑封料胶体在基板上下流量不一致的原因之一即为基板的存在会对塑封料形成阻挡。本申请中第一避让结构的设置，使得从注塑口一经注入的塑封料胶体不会直接冲击在基板本体处被阻挡而改变流向，而是能够在第一避让结构处得到一个缓冲，随后更均匀的流向基板本体的两侧封装面，改善塑封料在基板本体上下流量不一致的问题，使得塑封料更均匀的流向两侧封装面；从而保证封装产品的外观。
附图说明
为了更清楚地说明本发明实施方式的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1是本发明一实施例提供的基板的结构示意图；
图2是本发明一实施例提供的塑封料流向示意图；
图3是本发明一实施例提供的芯片封装结构示意图；
图4是本发明一实施例提供的芯片封装结构局部示意图；
图5是本发明另一实施例提供的第一避让结构或第二避让结构的示意图。
附图标记：
1、基板本体，11、第一端，12、第二端，13、第一缺口，131、倒角，14、第二缺口，15、PCB通孔，16、第一封装面，17、第二封装面，18、第一倾斜部，19、第二倾斜部，2、元器件，3、注塑流道，4、塑封料，5、引线框架。
具体实施方式
为了更清楚地说明本申请实施方式的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
如图2所示，基板的两个侧面可视为两个封装面，分别为第一封装面16及第二封装面17；熔融的塑封料4胶体在较高压力的作用下，沿着注塑流道3，被挤压进入模腔，分别沿着基板的第一封装面16和第二封装面17向前流动，由于基板的存在，在模具注塑口一侧，会阻挡和改变熔融塑封料4胶体的流向，使得基板上下流动的两股流体流量不一致，影响到塑封料4注塑充填的效果，导致固化后产品的外观不良。
如图1-4所示，本发明实施例提供的一种封装基板，用于半导体芯片注塑封装中，包括：基板本体1，基板本体1包括靠近注塑口的第一端11及靠近注塑排气口的第二端12；第一端11设置有允许塑封料4缓冲的第一避让结构。本发明实施例提供的封装基板中，在基板本体1的靠近注塑口的一端设置了第一避让结构；经过对现有技术的研究发现，塑封料4胶体在基板上下流量不一致的原因之一即为基板的存在会对塑封料4形成阻挡。本申请中第一避让结构的设置，使得从注塑口一经注入的塑封料4胶体不会直接冲击在基板本体1处被阻挡而改变流向，而是能够在第一避让结构处得到一个缓冲，随后更均匀的流向基板本体1的两侧封装面，改善塑封料4在基板本体1上下流量不一致的问题，使得塑封料4更均匀的流向两侧封装面；从而保证封装产品的外观。
现有技术中，基板本体1的第二端12(即靠近注塑排气口的一端)也会延迟基板上下两股流体融合的进程，导致固化后产品的外观不良，如气孔不良，熔接痕不良等。为解决此问题，本发明实施例提供的封装基板，在第二端12设置有允许塑封料4缓冲的第二避让结构，塑封料4流体沿注塑流道3流动，由于设置第二避让结构，基板本体1上下两侧的塑封料4流体会提前一步在第二避让结构处汇合，加速基板本体1上下两股流体融合的进程，保证固化后产品的外观。
另外，由于基板两边元器件2的数量、大小，布局的差异，基板上下的熔融胶体流动快慢也会不一致，本实施例中的基板本体1的两端分别设置第一避让结构和第二避让结构，而且沿基板本体的侧边间隔设置有若干PCB通孔15，在注塑口一侧，可以使得塑封料4更均匀的流向基板本体1的两侧封装面；在排气口一侧，可以加速基板本体1上下两股流体融合的进程，从而保证固化后产品的外观；另外，由于PCB通孔15的连通作用，在基板本体两边流动的塑封料4可以相互流通，因此使基板本体两边的塑封料4更加均匀，流动更加顺畅。
在一个具体示例中，如图1、3及4所示，第一避让结构设置为由第一端11向第二端12延伸的第一缺口13，第二避让结构设置为由第二端12向第一端11延伸的第二缺口14。在注塑口侧，塑封料4能够在第一缺口13处缓冲，均匀的流向基板本体1的第一封装面16侧及第二封装面17侧，弱化基板对熔融胶体流向的影响；在排气口侧，塑封料4能够加速融合，保证固化后产品的外观。从这两个方面的正向作用，改善固化成型后，产品的外观不良问题。
如图1所示，本实施例中，第一缺口13和/或第二缺口14设置为U型缺口；在靠近注塑口一侧，U型缺口实现让位，可以有效弱化基板对熔融塑封料4胶体流向的影响，使得塑封料4胶体更均匀的流向基板两侧的封装面，使得塑封料4在基板上下的流量一致性更好；在靠近排气口一侧，U型缺口实现让位，可以弱化基板对上下两股熔融胶体的融合延迟，可以加快基板上下两股塑封料4的融合，两端U型缺口的共同作用下，可以大幅改善固化后产品的外观不良的问题，提升塑封产品良率。
如图1所示，U型缺口的拐角处设置有圆弧形倒角131，可以最大限度的实现基板两端U型缺口的让位，使得第一缺口13能够实现在注塑口侧对塑封料4让位，弱化基板对塑封料4流向的影响；并使得第二缺口14能够实现在排气口侧对塑封料4让位，弱化基板对塑封料4融合速度的影响。
本实施例中，为了实现第一缺口13及第二缺口14的最优效果，第一缺口13及第二缺口14沿基板本体的长度方向具有预设深度，预设深度可根据封装产品的大小、元器件布局、模具等因素做设计匹配；第一缺口13及第二缺口14沿基板本体1的宽度方向延伸有预设长度，即第一缺口13设置为具有一定长度及宽度的缺口形状，能够尽可能的优化第一缺口13对塑封料4流体的让位作用，实现促进塑封料4更均匀的流向基板两侧封装面；第二缺口14设置为具有一定长度及宽度的缺口形状，能够最大限度优化基板两侧塑封料4的融合速度。
如图1所示，第一缺口13与第二缺口14关于位于基板本体1宽度方向上的中心轴对称设置，第一缺口13与第二缺口14的形状大小相同，塑封料4能够实现均匀的流向基板两侧，并能够快速融合。
其他实施例中，如图5所示，第一避让结构和/或第二避让结构包括：关于预设基准面对称设置的第一倾斜部18及第二倾斜部19，预设基准面为与基板本体1的封装面平行的中心面；此处的中心面指基板本体1的中心面，即中心面位于基板本体1横向及纵向的中心位置处。本实施例中，第一避让结构或第二避让结构在基板纵向的截面为三角形，在第一避让结构或第二避让结构的第一端11在基板的端部侧形成有让位的空间，第一避让结构或第二避让结构的第二端12在基板本体1中间部厚度与基板本体1的厚度相等，即第一避让结构或第二避让结构的第一端11到第二端12厚度逐渐增大。在注塑口一侧，塑封料4能够沿着第一倾斜部18及第二倾斜部19的均匀的流动至第一封装面16及第二封装面17；在排气口一侧，塑封料4沿着第一倾斜部18及第二倾斜部19流动快速融合。
本实施例中，第一倾斜部18的一端与第二倾斜部19的一端连接，即形成第一避让结构或第二避让结构的第一端11；第一倾斜部18的另一端与基板本体1的第一封装面16连接，第二倾斜部19的另一端与基板本体1的第二封装面17连接，第一倾斜部的另一端及第二倾斜部的另一端这端则为第一避让结构或第二避让结构的第二端12。其他实施例中，第一避让结构和/或第二避让结构还可以设置为：关于预设基准面对称设置的第一凹槽和第二凹槽。
本发明实施例中避让结构的设置需满足：在基板本体1的两端实现具有让位空间，具体的设置方式可以有多种，本申请中不做具体限定，满足让位即可；但经过实际检验，优选的设置方式为在基板本体1的两端设置U型缺口的方式，既可以保证基板承载元器件2的作用，又可以最大程度的弱化基板对塑封料4流向的遮挡，并可以加速基板本体1两端塑封料4的融合。
如图3-4所示，本发明另一实施例提供的一种半导体芯片封装结构，即本实施例提供的注塑产品，包括上述的封装基板。
上述实施例中涉及的半导体芯片封装结构可以包括如下加工过程：
1)设计：
基板设计：根据电路特点和产品性能的实现为出发点，设计基板，定义基板的长宽厚；在基板长度方向上两端设计避让结构(例如U型缺口)，同时设置U型缺口的预设长度和宽度；并在基板的第一封装面16和第二封装面17，合理布局元器件2；
注塑产品外形设计：根据基板的尺寸以及基板两面元器件2的布局设计，确定产品的长宽高和引脚设计，最终确定输出注塑产品的外形；
引线框架5设计：根据基板特点和定义的性能输出，设计引线框架5；
模具设计：根据产品的尺寸和引线框架5，设计产品封装所需的模具；
2)装配：首先完成元器件2与基板的装配，然后完成基板与引线框架5的装配；
3)封装：使用注塑压机，模具和塑封料4，完成对已装配基板的包埋封装，最终，固化成型成设计所要求的产品。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系。仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
以上所述仅为本发明的优选实施方式而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种封装基板，用于半导体芯片注塑封装中，其特征在于，包括：基板本体(1)，所述基板本体(1)包括靠近注塑口的第一端(11)及靠近注塑排气口的第二端(12)；所述第一端(11)设置有允许塑封料(4)缓冲的第一避让结构。
2.根据权利要求1所述的封装基板，其特征在于，所述第二端(12)设置有允许塑封料(4)缓冲的第二避让结构。
3.根据权利要求2所述的封装基板，其特征在于，所述第一避让结构设置为由所述第一端(11)向所述第二端(12)延伸的第一缺口(13)，所述第二避让结构设置为由所述第二端(12)向所述第一端(11)延伸的第二缺口(14)。
4.根据权利要求3所述的封装基板，其特征在于，所述第一缺口(13)和/或所述第二缺口(14)设置为U型缺口。
5.根据权利要求4所述的封装基板，其特征在于，所述U型缺口的拐角处设置有圆弧形倒角(131)。
6.根据权利要求3所述的封装基板，其特征在于，所述第一缺口(13)及所述第二缺口(14)沿所述基板本体的长度方向具有预设深度，所述第一缺口(13)及所述第二缺口(14)沿所述基板本体(1)的宽度方向延伸有预设长度。
7.根据权利要求3所述的封装基板，其特征在于，所述第一缺口(13)与所述第二缺口(14)关于位于所述基板本体(1)宽度方向上的中心轴对称设置。
8.根据权利要求2所述的封装基板，其特征在于，所述第一避让结构和/或所述第二避让结构包括：关于预设基准面对称设置的第一倾斜部(18)及第二倾斜部(19)，所述预设基准面为与所述基板本体(1)的封装面平行的中心面；
所述第一倾斜部(18)的一端与所述第二倾斜部(19)的一端连接，所述第一倾斜部(18)的另一端与所述基板本体(1)的第一封装面(16)连接，所述第二倾斜部(19)的另一端与所述基板本体(1)的第二封装面(17)连接。
9.一种半导体芯片封装结构，其特征在于，包括权利要求1-8任一项所述的封装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911002045.1A CN112768413B (zh) | 2019-10-21 | 2019-10-21 | 一种封装基板及半导体芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911002045.1A CN112768413B (zh) | 2019-10-21 | 2019-10-21 | 一种封装基板及半导体芯片封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112768413A true CN112768413A (zh) | 2021-05-07 |
| CN112768413B CN112768413B (zh) | 2022-08-16 |
Family
ID=75692228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911002045.1A Active CN112768413B (zh) | 2019-10-21 | 2019-10-21 | 一种封装基板及半导体芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112768413B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340262A (ja) * | 1998-05-28 | 1999-12-10 | Denso Corp | 樹脂封止型半導体装置 |
| JP2000133748A (ja) * | 1998-10-26 | 2000-05-12 | Matsushita Electronics Industry Corp | 半導体パッケージ、その製造方法及び搬送フレーム |
| US20020027272A1 (en) * | 1997-07-16 | 2002-03-07 | Takaaki Sasaki | Semiconductor device, semiconductor package for use therein, and manufacturing method thereof |
| CN1531041A (zh) * | 2003-03-12 | 2004-09-22 | ���ǵ�����ʽ���� | 在印刷电路板上封装半导体器件的方法及所用印刷电路板 |
| US20100013069A1 (en) * | 2007-02-27 | 2010-01-21 | Rohm Co., Ltd. | Semiconductor device, lead frame and method of manufacturing semiconductor device |
| TW201209935A (en) * | 2010-08-19 | 2012-03-01 | Cyntec Co Ltd | Electronic package structure and method for making the same |
-
2019
- 2019-10-21 CN CN201911002045.1A patent/CN112768413B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020027272A1 (en) * | 1997-07-16 | 2002-03-07 | Takaaki Sasaki | Semiconductor device, semiconductor package for use therein, and manufacturing method thereof |
| JPH11340262A (ja) * | 1998-05-28 | 1999-12-10 | Denso Corp | 樹脂封止型半導体装置 |
| JP2000133748A (ja) * | 1998-10-26 | 2000-05-12 | Matsushita Electronics Industry Corp | 半導体パッケージ、その製造方法及び搬送フレーム |
| CN1531041A (zh) * | 2003-03-12 | 2004-09-22 | ���ǵ�����ʽ���� | 在印刷电路板上封装半导体器件的方法及所用印刷电路板 |
| US20100013069A1 (en) * | 2007-02-27 | 2010-01-21 | Rohm Co., Ltd. | Semiconductor device, lead frame and method of manufacturing semiconductor device |
| TW201209935A (en) * | 2010-08-19 | 2012-03-01 | Cyntec Co Ltd | Electronic package structure and method for making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112768413B (zh) | 2022-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10505090B2 (en) | Package including lead component having recess | |
| EP1005085B1 (en) | Resin-encapsulated electronic device | |
| JP3640557B2 (ja) | ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ | |
| CN102548214B (zh) | 电路装置及其制造方法 | |
| KR101236141B1 (ko) | 회로 장치의 제조 방법 | |
| JP6943051B2 (ja) | 半導体装置の製造方法 | |
| KR101833651B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN108604583B (zh) | 半导体装置 | |
| CN109849278A (zh) | 利用模具改善智能功率半导体模块产品翘曲的方法 | |
| JP5217039B2 (ja) | 電子部品の樹脂封止方法およびそれを用いて製造された電子部品封止成形品 | |
| US11410938B2 (en) | Semiconductor package | |
| CN112768413B (zh) | 一种封装基板及半导体芯片封装结构 | |
| CN210148600U (zh) | 改善智能功率半导体模块产品翘曲用模具 | |
| JP2011054623A (ja) | 回路装置及びその製造方法 | |
| CN110828432A (zh) | 功率半导体模块 | |
| US20030160308A1 (en) | Semiconductor device | |
| JP2012114455A (ja) | 電力用半導体装置 | |
| JP2007042709A (ja) | 樹脂封止金型及び樹脂封止型電子部品 | |
| JP7087901B2 (ja) | 半導体装置の製造方法 | |
| CN101459147B (zh) | 一种散热片、含该散热片的封装件及封装方法 | |
| JPH11163011A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS62219642A (ja) | レジンパツケ−ジ型電子部品 | |
| KR19990000383A (ko) | 고전력 패키지 구조 및 제조 방법 | |
| JP2006332366A (ja) | 半導体装置 | |
| WO2013061603A1 (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |