JP2006332366A - 半導体装置 - Google Patents

Abstract

【課題】 モールド時のウエルド発生の低減を図ることが可能な半導体装置を提供する。
【解決手段】 半導体装置１００は、複数の半導体チップを上面に積層するための基板１と、この基板１上であって、積層された半導体チップのうち最上部に配置された第１のチップ２と、第１のチップ２よりも上面の面積が大きく、第１のチップ２が上面からはみ出さないように第１のチップ２の直下に配置された第２のチップ３と、この第２のチップ３の上面からはみ出さないように、第２のチップ３上面に第１のチップ２に隣接するように設けられたダミーチップ４と、基板１、第１のチップ２、第２のチップ３およびダミーチップ４を封止する封止材９と、を備える。
【選択図】 図２

Description

本発明は、半導体チップの積層構造を有し、樹脂等の封止材により封止される半導体装置に関するものであり、特に、ＭＣＰ（Ｍｕｌｔｉ ｃｈｉｐ Ｐａｃｋａｇｅ）やＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）の半導体装置に関するものである。

近年、半導体チップを搭載した携帯電話やパソコンは小型軽量化が進んでおり、さらに、メモリの高容量化や様々な機能を有する製品に対する要求が高まっている。

メモリの高容量化や様々な機能を持たせるためには、多くの半導体チップを搭載する必要がある。しかし、製品の小型化が進むにつれて、半導体チップを実装する回路基板の大きさも小型になり、多数の半導体チップを積層し実装することが難しくなってきている。

このような、従来技術の積層構造を有する半導体装置として、基板上面に設けられる下チップと、この下チップの上に設けられている上チップと、この上チップの部分の下方であって、且つ下チップの両側辺の基板上面に位置づけられ、厚さが下チップの厚さに相当するダミーチップと、上チップ及び下チップが露出した表面の長手方向の両側辺に沿って設けられた複数のボンディングパットと、を備えるものがある。これにより、ダミーチップで上チップを保持し、ワイヤボンディングによる上チップの結晶割れを抑制するものである（例えば、特許文献１参照。）。

ここで、上記従来技術では、上チップをボンディング時に支持するため、上チップよりも下チップとダミーチップの上面の面積の総計が大きくなり、最上部の上チップと下チップおよびダミーチップとの間に段差を有する。

したがって、上記従来技術では、半導体チップの積層化が進むにつれて最上部の上チップと金型の天井との間隔がさらに小さく（例えば、０．１ｍｍ以下）なった場合、モールド時に当該段差により封止材の流れが複雑化し、そして、段差の位置が下チップの上面中心部に近づいて位置している程この現象が顕著になり、ウエルドが発生するという問題が生じ得る。
実用新案登録第３０９６７２１号公報（第６−７頁、第４図）

本発明は、上記課題を解決するものであり、モールド時のウエルドの発生を抑制することが可能な半導体装置を提供することを目的とする。

本発明に係る半導体装置は、複数の半導体チップを上面に積層するための基板と、前記基板上であって、積層された半導体チップのうち最上部に配置された第１のチップと、前記第１のチップの直下に配置され、前記第１のチップよりも上面の面積が大きく、前記第１のチップが上面からはみ出さないように配置された第２のチップと、前記第２のチップ上面に前記第１のチップに隣接し、前記第２のチップの上面からはみ出さないように設けられたダミーチップと、前記基板、前記第１のチップ、前記第２のチップおよび前記ダミーチップを封止する封止材と、を備えることを特徴とする。

本発明に係る半導体装置によれば、積層構造の最上部にダミーチップを設けて、封止材に対する最上部のチップ上面の段差の影響を減らすことにより、モールド時の封止材の流動の均一性を向上させて、ウエルドの発生を抑制することが可能になる。

本発明に係る実施の形態は、例えば、ＭＣＰやＴＳＯＰのモールド時にウエルド発生の低減を図ることが可能な半導体装置を提供するものである。以下、本発明を適用した各実施例について図面を参照しながら説明する。なお、簡単のため、以下、半導体チップを２個積層した場合を例に採って説明する。

図１は、本発明の実施例１に係る半導体装置の要部の構成を示す平面図である。また、図２は、図１のＡ−Ａに沿った断面を示す断面図である。なお、図１では説明のため封止材を省略している。

図１および２に示すように、半導体装置１００は、複数（ここでは、２個）の半導体チップを上面に積層するための基板１と、この基板１上であって、積層された半導体チップのうち最上部（上から１層目）に配置された矩形の第１のチップ２と、この第１のチップ２の直下（上から２層目）に配置された矩形の第２のチップ３と、この第２のチップ３の上面に設けられた矩形のダミーチップ４と、これらの基板１、第１のチップ２、第２のチップ３およびダミーチップ４を封止する封止材９と、を備えている。

第２のチップ３は、第１のチップ２よりも上面の面積が大きく、第１のチップ２が上面からはみ出さないように配置されている。また、第１のチップ２の長辺と第２のチップ３の短辺とは同程度の長さになっている。この第１のチップ２の長辺と第２のチップ３の短辺とが隣接するように、第１のチップ２は第２のチップ３の上面の周辺部に配置されている。これにより、最上部のチップ（第１のチップ２とダミーチップ４）と第２のチップ３との間の段差が、第２のチップ３の上面の周辺部に位置するようになっている。

基板１の上面には、配置された第２のチップ３の両側の短辺に沿うように、基板端子６が並んで設けられている。同様に、第２のチップ３の片側の短辺に沿うように、基板端子５が基板端子６と交互に並んで設けられている。この基板端子５と第１のチップ２とが金ワイヤ７で接続されているとともに、基板端子６と第２のチップ３とが金ワイヤ８で接続されている。なお、第１のチップ２は、上述のように基板端子５に近づくように第２のチップ３の短辺側に偏って配置されることにより、金ワイヤ７の長さが短く配線されており、配線容量や配線抵抗等の影響が低減されるようになっている。

ダミーチップ４は、第２のチップ３の上面からはみ出さないように、第２のチップ３の上面に第１のチップ２に隣接するように設けられている。また、ダミーチップ４は、金ワイヤ８が配線される領域および第１のチップ２が配置される領域を除き、第２のチップ３の上面をできるだけ覆うように設けられている。なお、ダミーチップを設けることが適切でない領域（図示せず）がある場合には、当該領域を避けるようにダミーチップ４が適宜配置される。

ここで、本実施例では、図２に示すように、第１のチップ２の上面の位置は、ダミーチップ４の上面と同じ高さとなっている。なお、モールド時の封止材９の流動性を良くするため、少なくとも、第２のチップ３の上面からダミーチップ４の上面までの高さは、第２のチップ３の上面から第１のチップ２の上面のまでの高さ以下となるように調整される。

また、ダミーチップ４は、例えば、シリコンまたはシリコンを含む化合物等の第１のチップ２と同じ材料で構成されている。これにより、例えば、ダミーチップ４の封止材９に対する濡れ性や接着性等が、第１のチップ２の封止材９に対する濡れ性や接着性等と等しくなるようになっている。

また、ダミーチップ４の上面は、モールド時の封止材９の流動性を良くするため凹凸の無い平面となっている。この封止材９は、モールド時に流動性があり、封止後形状保持が可能な、例えば、モールド樹脂やガラス材等で構成されている。

次に、２個の半導体チップが積層され樹脂封止された半導体装置１００の組立て方法について、図３、４を参照しながら説明する。図３は、本発明の実施例１に係る半導体装置のモールド時の要部の構成を示す側面図である。図４は、本発明の実施例１に係る半導体装置のモールド時の要部の構成を示す平面図である。

まず、第１のチップ２及び第２のチップ３が、ウエハより切り出され基板１にマウントされる。その後、ワイヤボンディングにより、第１のチップ２、第２のチップ３とそれぞれの基板端子５、６とが金ワイヤ７、８で接続される。その後、図３に示すように、金型１４内に半導体装置１００が配置される。この金型１４の一方の側壁には、金型開口部１０が設けられており、この金型開口部１０から金型１４の内部に封止材９を充填できるようになっている。また、金型１４の金型開口部１０と対向する他方の側壁には、図示しない吸引口設けられている。封止材９の注入時には、この吸引口から吸引が行われ、封止材９の充填を促進するようになっている。

なお、図３に示すように、第１のチップ２と同じ厚さのダミーチップ４が、第１のチップ２に隣接するように第２のチップ３上に設けられている。したがって、積層した半導体チップの最上部である第１のチップ２およびダミーチップ４の上面から金型１４の天井のまでのそれぞれの間隔１１、１２は、等しくなっている。

次に、図４に示すように、封止材９が熱により流動化させ、圧力をかけられて、金型開口部１０から封止材９が注入され、金型１４の反対側側壁に向かって封止材界面１３が移動しながら充填される。封止材を注入する速度は、速すぎると金ワイヤ７、８が流れ、一方、遅すぎると封止材９が半導体チップの形状の影響を受け均一に流れにくくなるので、適切な注入速度が選択される。

既述のように、最上部のチップである第１のチップ２およびダミーチップ４の上面から金型１４の天井までの間隔１１、１２は、均一になっている。さらに、ダミーチップ４が配置されている分、最上部のチップと第２のチップ３との間の段差が第２のチップ３の上面の周辺部に位置している。したがって、例えば、半導体チップの積層により間隔１１、１２が０．１ｍｍ程度に狭くなっても、最上部のチップ上における段差の影響が低減され、チップ上面における封止材９の流動の均一性が向上するので、モールド時のウエルドの発生が抑制されることとなる。

封止材９の金型１４内への充填が完了すると、封止材９は、硬化処理がなされる。その後、金型１４を開いて半導体装置１００を取り出し、金型開口部１０に形成されたバリを切断処理することにより、半導体装置１００の封止が完了する。

以上のように、本実施例に係る半導体装置によれば、積層構造の最上部にダミーチップを設けて、モールド時の封止材に対する最上部のチップ上面の段差の影響を減らすことにより、封止材の流動の均一性を向上させて、ウエルドの発生を抑制することができる。

実施例１では、第１のチップを第２のチップの短辺側に偏って配置する構成について述べたが、本実施例では、第１のチップを第２のチップの長辺側に偏って配置する構成について述べる。

図５は、本発明の実施例２に係る半導体装置の要部の構成を示す平面図である。また、図６は、図５のＢ−Ｂに沿った断面を示す側面図である。なお、図中、実施例１と同じ符号は、実施例１と同様の構成を示し、図５では説明のため封止材を省略している。

図５および６に示すように、半導体装置１００ａは、基板１ａ上であって、上から１層目に配置された矩形の第１のチップ２ａと、この第１のチップ２ａよりも上面の面積が大きく、第１のチップ２が上面からはみ出さないように第１のチップ２の直下に配置された矩形の第２のチップ３と、この第２のチップ３の上面からはみ出さないように、第２のチップ３の上面に第１のチップ２に隣接するように設けられた矩形のダミーチップ４ａ、４ｂ、４ｃと、を備えている。

第１のチップ２ａの一方の長辺と第２のチップ３の一方の長辺とが隣接するように、第１のチップ２が第２のチップ３の上面の周辺部に配置されている。第１のチップ２ａの長辺の長さは、と第２のチップ３の長辺さよりも短く、この第１のチップ２ａの両側の短辺と基板端子６ａに接続された金ワイヤ８ａが配線される領域の間にダミーチップ４ａ、４ｃが各々配置されている。第１のチップ２ａの他方の長辺と第２のチップ３の他方の長辺との間に、ダミーチップ４ｂが配置されている。このように、ダミーチップ４ａ、４ｂ、４ｃを設けることにより、金ワイヤ８ａが配線される領域および第１のチップ２ａが配置される領域を除き、第２のチップ３の上面が覆われるようになっている。

基板１ａの上面には、基板端子６ａが、配置された第２のチップ３の両側の短辺に沿うように並んで設けられている。同様に、基板端子５ａが、第２のチップ３の片側の長辺に沿うように基板１ａの上面に並んで設けられている。この基板端子５ａと第１のチップ２ａとが金ワイヤ７ａで接続されているとともに、基板端子６ａと第２のチップ３とが金ワイヤ８ａで接続されている。なお、第１のチップ２ａは、上述のように基板端子５ａに近づくように第２のチップ３の長辺側に偏って配置されることにより、金ワイヤ７ａの配線長さが短くなっており、配線容量や配線抵抗等の影響が低減されるようになっている。

次に、半導体装置１００ａの組立て方法について、図７、８を参照しながら説明する。図７は、本発明の実施例１に係る半導体装置のモールド時の要部の構成を示す側面図である。図８は、本発明の実施例１に係る半導体装置のモールド時の要部の構成を示す平面図である。

まず、第１のチップ２ａ及び第２のチップ３が、ウエハより切り出され基板１ａにマウントされる。その後、ワイヤボンディングにより、第１のチップ２ａ、第２のチップ３とそれぞれの基板端子５ａ、６ａとが金ワイヤ７ａ、８ａで接続される。その後、図７に示すように、金型１４内に半導体装置１００ａが配置される。

なお、図７に示すように、第１のチップ２ａと同じ厚さのダミーチップ４ａ、４ｃが、第１のチップ２ａに隣接するように第２のチップ３ａ上に設けられているので、積層した半導体チップの最上部である第１のチップ２ａおよびダミーチップ４ａ、４ｃの上面から金型１４の天井のまでのそれぞれの間隔１１ａ、１２ａ、１２ｃは等しくなっている。

次に、図８に示すように、封止材９が熱により流動化され、圧力をかけられて、金型開口部１０から封止材９が注入され、金型１４の反対側側壁に向かって封止材界面１３が移動しながら充填される。

既述のように、最上部のチップである第１のチップ２ａおよびダミーチップ４ａ、４ｃの上面から金型１４の天井までの間隔１１ａ、１２ａ、１２ｃは、均一になっている。さらに、ダミーチップ４ａ、４ｃが配置されている分、最上部のチップと第２のチップ３との間の段差が第２のチップ３の上面の周辺部に位置している。

したがって、例えば、半導体チップの積層により間隔１１ａ、１２ａ、１２ｃが０．１ｍｍ程度に狭くなっても、最上部のチップ上における段差の影響が低減され、封止材９のチップ上面における流動の均一性が向上するので、モールド時のウエルドの発生が抑制されることとなる。

以上のように、本実施例に係る半導体装置によれば、積層構造の最上部にダミーチップを適宜設けて、モールド時の封止材に対する最上部のチップ上面の段差の影響を減らすことにより、封止材の流動の均一性を向上させて、ウエルドの発生を抑制することができる。

以上の各実施例において、基板上に第１および第２のチップの２つが積層された場合について説明したが、さらに、基板と第２のチップとの間に複数のチップが積層されていても同様の作用効果を奏することができるのは勿論である。

本発明の実施例１に係る半導体装置の要部の構成を示す平面図である。 図１の半導体装置のＡ−Ａに沿った断面を示す側面図である。 本発明の実施例１に係る半導体装置のモールド時の要部の構成を示す側面図である。 本発明の実施例１に係る半導体装置のモールド時の要部の構成を示す平面図である。 本発明の実施例２に係る半導体装置の要部の構成を示す平面図である。 図５の半導体装置のＢ−Ｂに沿った断面を示す側面図である。 本発明の実施例２に係る半導体装置のモールド時の要部の構成を示す平面図である。 本発明の実施例１に係る半導体装置のモールド時の要部の構成を示す平面図である。

符号の説明

１、１ａ 基板
２、２ａ 第１のチップ
３ 第２のチップ
４、４ａ、４ｂ、４ｃ ダミーチップ
５、５ａ 基板端子
６、６ａ 基板端子
７、７ａ 金ワイヤ
８、８ａ 金ワイヤ
９ 封止材
１０ 金型開口部
１１、１１ａ 間隔
１２、１２ａ、１２ｃ 間隔
１３ 封止材界面
１４ 金型
１００、１００ａ 半導体装置

Claims (5)

1. 複数の半導体チップを上面に積層するための基板と、
   前記基板上であって、積層された半導体チップのうち最上部に配置された第１のチップと、
   前記第１のチップの直下に配置され、前記第１のチップよりも上面の面積が大きく、前記第１のチップが上面からはみ出さないように配置された第２のチップと、
   前記第２のチップ上面に前記第１のチップに隣接し、前記第２のチップの上面からはみ出さないように設けられたダミーチップと、
   前記基板、前記第１のチップ、前記第２のチップおよび前記ダミーチップを封止する封止材と、を備えることを特徴とする半導体装置。
2. 前記第２のチップの上面から前記ダミーチップの上面までの高さが、前記第２のチップの上面から前記第１のチップの上面のまでの高さと等しいことを特徴とする請求項１に記載の半導体装置。
3. 前記第１のチップは、前記第２のチップの上面の周辺部に配置されていることを特徴とする請求項１または２に記載の半導体装置。
4. 前記ダミーチップは、前記第１のチップと同じ材料で構成されていることを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
5. 前記ダミーチップは、シリコンまたはシリコンを含む化合物で構成されていることを特徴とする請求項４に記載の半導体装置。

Images