CN106298739B - 一种功率器件及制备方法 - Google Patents

一种功率器件及制备方法 Download PDF

Info

Publication number
CN106298739B
CN106298739B CN201510323041.9A CN201510323041A CN106298739B CN 106298739 B CN106298739 B CN 106298739B CN 201510323041 A CN201510323041 A CN 201510323041A CN 106298739 B CN106298739 B CN 106298739B
Authority
CN
China
Prior art keywords
chip
pin
electrode
pedestal
conductive structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510323041.9A
Other languages
English (en)
Other versions
CN106298739A (zh
Inventor
哈姆扎·耶尔马兹
薛彦迅
鲁军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Priority to CN201510323041.9A priority Critical patent/CN106298739B/zh
Publication of CN106298739A publication Critical patent/CN106298739A/zh
Application granted granted Critical
Publication of CN106298739B publication Critical patent/CN106298739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Abstract

本发明主要涉及功率半导体器件，是提供作为功率切换开关所用的一种功率半导体封装器件及其制备方法。具有一对并排设置的基座，每个基座上都粘附有一个芯片，一个将该两个芯片各自一部分电极同时电性连接到第二引脚的互联板，和具有将一个芯片的另一部分电极连接到第一引脚的一个导电结构以及将另一个芯片的另一部分电极连接到第三引脚的另一个导电结构。

Description

一种功率器件及制备方法
技术领域
本发明主要涉及功率半导体器件，确切地说，是提供作为功率切换开关所用的一种功率半导体封装器件及其制备方法。
背景技术
在常规的电源转换系统中，利用切换开关对电压进行调制，输出最终的具微小纹波的输出电压，切换开关涉及到功率半导体器件。在图1的现有封装器件中，功率晶体管T1安装在一个金属基座上，功率晶体管T2安装在另一个金属基座上，晶体管T1的源极通过引线键合到引脚S1上，晶体管T1的栅极通过引线键合到引脚G1上，晶体管T2的源极通过引线键合到引脚S2上，晶体管T2的栅极通过引线键合到引脚G2上。在一些电源转换系统中涉及到双芯片的共源极连接，例如图1的双芯片进行共源极Common Source连接可以在板级实现，具体是将引脚S1和引脚S2同时焊接到电路板的上的一个共同焊盘或者通过其他导电路径将引脚S1、S2耦合在一起。现有技术在优化双芯片的源极间连通路径方面还有待改善，尤其是要求在没有额外增加器件尺寸的前提下。
发明内容
在本发明的一个可选实施例中，提供了一种功率器件，包括：一对并排设置的基座；和一对芯片，在每个基座上都粘附有一个芯片；位于该对基座附近的第一、第二和第三引脚；一个将该两个芯片各自一部分电极同时电性连接到第二引脚的互联板；将一个芯片的另一部分电极连接到第一引脚的一个导电结构和将另一个芯片的另一部分电极连接到第三引脚的另一个导电结构。
上述功率器件，该互联板呈现为T形结构，包括一个第一部分和一个垂直于第一部分的第二部分；第一部分横跨在基座上的一对芯片上方，第一部分的一个端部粘附到一个芯片顶面的一个电极以及第一部分的另一个端部粘附到另一个芯片顶面的一个电极；第二部分的一个自由末端先向下弯折后再沿水平延伸形成一个下置结构以抵压在第二引脚上并与之粘接在一起。
上述功率器件，第二引脚位于该一对基座之间的分割线上而第一、第三引脚分别位于第二引脚的两侧，两个导电结构分别位于互联板的第二部分的两侧并设置它们以该第二部分为对称轴而互为镜像对称。
上述功率器件，在互联板的第一部分和第二部分上各设置有一个或多个贯穿它们各自厚度的通孔。
上述功率器件，该导电结构为金属引线。
上述功率器件，该导电结构为金属片，包括基部和延伸片，在延伸片的一个内侧边缘上向内侧延伸出一个接触部，并在基部的外侧边缘上设置一个向外侧延伸但位置要低于基部和延伸片的下置结构；每个导电结构的接触部对应粘附到一个芯片的一个电极上，其中一个导电结构的下置结构对应粘附到第一引脚上，而另一个导电结构的下置结构则对应粘附到第三引脚上。
上述功率器件，延伸片比基部要薄，基部的厚度与接触部的厚度相同。
上述功率器件，在每个基座的顶面都设置有一个凸出于基座顶面的用于承载芯片的台面结构；以及至少在第二引脚的顶面上设置有一个或多个凸出于第二引脚顶面的立柱，用于承载互联板的第二部分自由末端的下置结构。
上述功率器件，该一对芯片都是功率MOSFET，该对芯片各自顶面的源极通过该互联板电连接在一起，每个芯片底面的漏极通过导电粘合材料电连接到承载该芯片的基座上，以及该一对芯片各自的栅极对应分别电连接到第一、第三引脚上。
上述功率器件，还包括一个包覆住基座和第一、第二和第三引脚以及芯片、导电结构和互联板的塑封体，至少使第一、第二和第三引脚和基座各自的底面外露于塑封体的底面。
在本发明的另一个实施例中，提供了一种制备功率器件的方法，包括以下步骤：提供包含多个安装单元的引线框架，每个安装单元至少包括一对并排设置的基座和位于该对基座附近的第一、第二和第三引脚；在每个基座上都粘贴一个芯片；在每个安装单元上安置的两个芯片和该安装单元的第二引脚之上粘贴一个互联板，使每个安装单元上两个芯片各自的一部分电极由该互联板电连接到该安装单元的第二引脚；利用导电结构将每个安装单元上的一个芯片的另一部分电极连接到第一引脚和将该安装单元上的另一个芯片的另一部分电极连接到第三引脚；执行塑封工艺，利用一个塑封层包覆引线框架和芯片、互联板、导电结构；切割塑封层和引线框架，分离出安装单元和形成包覆安装单元及各个芯片、各导电结构和互联板的塑封体。
上述方法，在每个安装单元中，使第二引脚布局在该安装单元的一对基座之间的分割线上，而该安装单元的第一、第三引脚与第二引脚共线并将第一、第三引脚分别布局在第二引脚的两侧。
上述方法，导电结构为金属引线，在完成互联板的粘贴步骤之后，或者在实施互联板的粘贴步骤之前，将金属引线键合在芯片与第一、第三引脚之间。
上述方法，该互联板呈现为T形结构，包括一个第一部分和一个垂直于第一部分的第二部分，在粘贴互联板的步骤中：第一部分的一个端部粘附到每个安装单元上一个芯片顶面的一个电极以及第一部分的另一个端部粘附到该安装单元上另一个芯片顶面的一个电极；第二部分的一个自由末端先向下弯折后再沿水平延伸形成一个下置结构以抵压在该安装单元的第二引脚上并与之粘接在一起。
上述方法，导电结构为金属片，两个导电结构分别位于一个互联板的第二部分的两侧，并设置两个导电结构以互联板的该第二部分为对称轴而互为镜像对称。
上述方法，导电结构与互联板同步粘贴到每个安装单元所安置的两个芯片和该安装单元的第一、第三引脚之上。
上述方法，导电结构为金属片，包括基部和延伸片，在延伸片的一个内侧边缘上向内侧延伸出一个接触部，在基部的外侧边缘上设置一个向外侧延伸但位置低于基部和延伸片的下置结构，在安装导电结构的步骤中：在每个安装单元上粘贴两个导电结构，其中一个导电结构的接触部粘附到该安装单元中一个芯片的一个电极上而其下置结构对应粘附到第一引脚上，另一个导电结构的接触部粘附到该安装单元中另一个芯片的一个电极而其下置结构则对应粘附到第三引脚上。
上述方法，延伸片比基部要薄，基部的厚度与接触部的厚度相同。
上述方法，在每个基座的顶面都设置有一个凸出于基座顶面的用于承载和粘贴芯片的台面结构；以及至少在第二引脚的顶面上设置有一个或多个凸出于第二引脚顶面的立柱，用于承载和粘贴互联板的第二部分自由末端的下置结构。
上述方法，该一对芯片都是功率MOSFET，该对芯片各自顶面的源极通过该互联板电连接在一起，每个芯片底面的漏极通过导电粘合材料电连接到承载该芯片的基座上，以及该一对芯片各自的栅极对应分别电连接到第一、第三引脚上。
上述方法，在切割步骤中，籍由切割塑封层形成的每个塑封体对应包覆一个安装单元以及该安装单元上安装的芯片、导电结构和互联板，至少使该安装单元的第一、第二和第三引脚和基座各自的底面外露于塑封体的底面。
在本发明的一个可选实施例中，披露了一种功率器件，包括：一对并排设置的基座；一对芯片，每个基座上都粘附有一个芯片，每个芯片包含有底部第一电极和顶部第二和第三电极，每个芯片的底部第一电极与对应的基座电连接；位于该对基座附近的第一、第二和第三引脚；一个将该两个芯片各自第二电极同时电性连接到第二引脚的互联板，该互联板呈现为T形结构，包括一个第一部分和一个垂直于第一部分的第二部分，其中所述的第一部分横跨在基座上的所述的一对芯片上方，第一部分的两个端部分别粘附到所述的一对芯片顶面的第二电极，第二部分的一个自由末端先向下弯折后再沿水平延伸形成一个下置结构以抵压在第二引脚上并与之粘接在一起；将一个芯片的第三电极连接到第一引脚的一个导电结构和将另一个芯片的第三电极连接到第三引脚的另一个导电结构；其中至少在第二引脚的顶面上设置有一个或多个凸出于第二引脚顶面的立柱，用于承载互联板的第二部分自由末端的下置结构。
在本发明的一个可选实施例中，披露了一种制备功率器件的方法，包括以下步骤：提供包含多个安装单元的引线框架，每个安装单元至少包括一对并排设置的基座和位于该对基座附近的第一、第二和第三引脚；在每个基座上都粘贴一个芯片，每个芯片包含有底部第一电极和顶部第二和第三电极，每个芯片的底部第一电极与对应的基座电连接；在每个安装单元上安置的两个芯片和该安装单元的第二引脚之上粘贴一个互联板，使每个安装单元上两个芯片各自的顶部第二电极由该互联板电连接到该安装单元的第二引脚；利用导电结构将每个安装单元上的一个芯片的第三电极连接到第一引脚和将该安装单元上的另一个芯片的第三电极连接到第三引脚；执行塑封工艺，利用一个塑封层包覆引线框架和芯片、互联板、导电结构；切割塑封层和引线框架，分离出安装单元和形成包覆安装单元及芯片、导电结构和互联板的塑封体，籍由切割塑封层形成的每个塑封体对应包覆一个安装单元以及该安装单元上安装的芯片、导电结构和互联板，至少使该安装单元的第一、第二和第三引脚和基座各自的底面外露于塑封体的底面。
附图说明
阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见：
图1展示了现有技术功率器件的基本结构。
图2是本发明所涉及的引线框架的俯视图。
图3是属于引线框架的一个安装单元的俯视图。
图4是在安装单元上安装两个芯片的示意图。
图5A至5E是互联板的结构示意图。
图6是将互联板安装到双芯片上的结构示意图。
图7是塑封图2的引线框架的俯视图。
图8是完成切割工序后一个塑封体的底面示意图。
图9是以引线替代金属片导电结构的实施例。
具体实施方式
参见图2，展示了一条通常为金属材质的引线框架100的一部分片段的俯视图，该引线框架100具有多个图示的芯片安装单元101，如图3所示，每个芯片安装单元101至少包括相互断开的基座111、112和第一引脚113、第二引脚114及第三引脚115。在一个可选的实施例中，两个分割开的大致配制成长方体或正方体的基座111、112并排设置，并且第二引脚114位于基座111、112之间的对称线或分割线230上。在一些可选实施例中，基座111和112以分割线230作为对称线而镜像对称。而第一引脚113、第二引脚114及第三引脚115这三者则大致共线，并将第一引脚113和第三引脚115分别布局在第二引脚114的两侧。这些引脚和基座通过一些连筋150连接到引线框架100的横向或纵向引线框边上，来固持安装单元101，其中每个基座在相邻的两个引线框边上各有两条连筋150连接到引线框，并且在相互断开的基座111、112的共同引线框边上，一条连筋设置在基座大至中心的位置，另一条连筋设置在靠近基座111、112相互断开的位置，以达到芯片安装时基座的稳定性。本发明还对安装单元101进行了一些额外的处理，例如引线框架100经过半刻蚀或冲压/压印等类似的工艺，图3中，在基座111的顶面一侧进行刻蚀或者冲压形成一个凸出的顶面台面结构111a，在基座112的顶面一侧进行刻蚀或者冲压形成一个凸出的顶面台面结构112a，作为可选而非必须项，通过相同的处理手段，还可以在基座111的顶面形成一个或多个凸出的顶面立柱111b以及在基座112的顶面形成一个或多个凸出的顶面立柱112b。在相互断开的基座111、112的共同引线框边上，立柱111b的一部分区域重叠在基座111连接到引线框架100的连筋150的上方，立柱112b的一部分区域重叠在基座112连接到引线框架100的连筋150的上方，以更大的提高芯片安装时基座的稳定性。较佳的使立柱111b、112b并排设置。作为可选而非必须项，同样是经由半刻蚀或者冲压，还可以在第一引脚113的顶面形成一个或多个凸出于其顶面的立柱113a，以及在第二引脚114的顶面形成一个或多个凸出于其顶面的立柱114a，和在第三引脚115的顶面形成一个或多个凸出于其顶面的立柱115a。其中立柱113a的一部分区域可重叠在第一引脚113连接到引线框架100的连筋150的上方，而立柱114a的一部分区域可重叠在第二引脚114连接到引线框架100的连筋150的上方，以及立柱115a的一部分区域可重叠在第三引脚115连接到引线框架100的连筋150的上方。较佳的使立柱113a、114a、115a并排设置。
在图4中，执行标准的贴片工序，利用导电类的粘合材料，将一个第一芯片121粘贴到基座111顶面的台面结构111a上，和将一个第二芯片122粘贴到基座112顶面的台面结构112a上。这里提及的第一、第二芯片121、122可以是垂直式的功率MOSFET，第一芯片121顶面设置有相互绝缘的一个第一电极121a(例如源极)和一个第二电极121b(例如栅极)，而第一芯片121底面设置的未在图中标识出的第三电极例如漏极电极则通过焊锡膏或导电银浆等类似的导电粘合材料粘附到台面结构111a的顶面。同样，第二芯片122顶面设置有相互绝缘的一个第一电极122a(例如源极)和一个第二电极122b(例如栅极)，第二芯片122底面设置的未在图中标识出的第三电极例如漏极电极则通过焊锡膏或导电银浆等类似的导电粘合材料粘附到台面结构112a的顶面上。除此之外，也可以利用诸如共晶焊等焊接手法替代导电粘合材料而将第一、第二芯片121、122各自的底面焊接到台面结构111a、112a各自的顶面，使第一芯片121底面的第三电极与基座111电性连接和使第二芯片122底面的第三电极与基座112电性连接。在一些可选实施例中，基座111上的立柱111b可以向基座111的中心位置略微延伸，基座112上的立柱112b可以向基座112的中心位置略微延伸，当第一、第二芯片121、122的面积尺寸比较大的时候，第一芯片121可以横跨并粘贴在立柱111b和台面结构111a之上，第二芯片122可以横跨并粘贴在立柱112b和台面结构112a之上。完成贴片之后，该第一、第二芯片121、122随着基座也被布局成并排设置。
参见图5A-5E，是本发明涉及到的一个金属平板状的互联板130和体现为金属片的第一、第二导电结构141、142。该互联板130呈现为T形结构，包括一体成型的一个横向延伸的第一部分131和一个纵向延伸的第二部分132，该第二部分132垂直于第一部分131并且它的一端连接在第一部分131的较中间位置而另一端为自由末端从而使得互联板130为T形结构。在一些实施例中，互联板130和第一、第二导电结构141、142这三者互不连接而相互断开，它们可以单独使用，但是在另一些更便捷的实施例中，互联板130和第一、第二导电结构141、142可以通过图中未示意出的连杆而相互连接，例如互连它们的一些连杆被截断后就留下图5A中的接头151。在一些实施例中，在互联板130的第一部分131和第二部分132上各设置有一个或多个贯穿它们各自厚度的通孔133，通孔133的横截面可任意设置，例如圆形或方形或任意多边形或图中所示的十字形等，后续下文将在塑封工序中会提到利用通孔133用作锁模。如果我们使互联板130和导电结构141、142互连，在一个可选而非限制性的实施例中，第一、第二导电结构141、142分别位于第二部分132的两侧，设置第一、第二导电结构141、142以长条状的第二部分132为对称轴互为镜像对称，或说它们以第二部分132的在长度方向/纵向上延伸的两条长边缘之间的对称中心线240镜像对称。
图5A是以俯视的视角观察互联板130和第一、第二导电结构141、142各自的顶面，而图5B则是以俯视的视角观察互联板130和第一、第二导电结构141、142各自的底面，注意为了避免理解上的混淆，第一、第二导电结构141、142在图5A和图5B中的位置需要互调，互联板130的第一部分131的两端131a、131b在图5A和图5B中的位置也需要互调，这是因为观察的视角发生改变。在图5B中，第一部分131的两端131a、131b之间的中间部分的底面是经由半刻蚀或冲压等方式形成了凹陷于两端131a、131b底面的凹槽，以及互联板130的第二部分132连接于第一部分131的一端的底面也经由半刻蚀或冲压等方式形成了凹陷于第二部分132底面的凹槽，第一部分131、第二部分132各自底面的凹槽实质是互通的。沿着图5A-5B的虚线AA竖向截取第一部分131的结构示意图如图5C所示，沿着图5A-5B的虚线BB竖向截取第一部分131、第二部分132的结构示意图如图5D所示。值得一提的是，第二部分132的一个自由末端先向下弯折后再沿水平延伸形成一个下置结构132a，这可以利用冲压成型事先实现，而平板状的下置结构132a所在的平面实质与第一部分131、第二部分132所在的平面平行，只不过第一部分131、第二部分132的位置要略高于的下置结构132a。
图5E选取了第一导电结构141的立体图作为范例来说明它的结构，而第二导电结构142与它结构类似只不过是镜像对称，所以不再单独展示第二导电结构142的立体图。第一导电结构141为金属片，包括相互连接的基部141b和延伸片141d，图5A中延伸片141d的在远离基部141b的内侧边缘处向内侧延伸出一个接触部141a指向第二部分132，并在基部141b的远离延伸片141d的外侧边缘处设置一个向外侧延伸但位置要低于基部141b和延伸片141d的下置结构141c(图5E)，平板状的下置结构141c实质与平板状的基部141b和延伸片141d平行。但是如图5B和图5E所示，原始的延伸片141d在底面因为被半刻蚀或冲切等使得它比基部141b要薄一些，其中基部141b的底面和接触部141的底面共面，但延伸片141d的底面凹陷于基部141b和接触部141a的底面。针对第二导电结构142而言，包括相互连接的基部142b和延伸片142d，延伸片142d在远离基部142b的内侧边缘处向内侧延伸出一个接触部142a指向第二部分132，并在基部142b的远离延伸片142d的外侧边缘处设置向外侧延伸但位置要低于基部142b和延伸片142d的下置结构142c(图5A-5B)，平板状的下置结构142c与平板状的基部142b和延伸片142d平行。延伸片142d在底面因为被半刻蚀或冲切等使得它比基部142b要薄一些，基部142b的底面和接触部142a的底面共面，但延伸片142d的底面凹陷于基部142b和接触部142a的底面。虽然为了叙述的方便，第一导电结构141和第二导电结构142被分为各个不同的区域，但它们两者实质各自都是一体化成型的。
参见图6所示，在第一芯片121顶面设置的第一电极121a和一个第二电极121b上涂覆导电粘合材料，以及在第二芯片122顶面设置的第一电极122a和第二电极122b上涂覆导电粘合材料，并且还需要在第一引脚113、第三引脚115的顶面上涂覆导电粘合材料，和在第二引脚114的顶面上涂覆导电粘合材料(如果设置有立柱114a则也可以涂覆导电粘合材料到立柱114a的顶面上)。之后，再将互联板130粘贴到第一芯片121、第二芯片122和第二引脚114之上，和将第一导电结构141粘贴到第一芯片121和第一引脚113之上，以及将第二导电结构142粘贴到第二芯片122和第三引脚115之上。具体的粘贴关系体现在，互联板130的第一部分131横跨在第一芯片和第二芯片上方，它的一端131a的底面对准并粘贴到第一芯片的第一电极121a、第一部分131的另一端131b的底面对准并粘贴到第二芯片的第一电极122a，第二部分132的自由末端的下置结构132a虽然可以粘贴到第二引脚114的顶面，更佳的可以将下置结构132a对准并粘贴到立柱114a顶面处。除此之外，第一导电结构141的接触部141a对准并粘贴到第一芯片121顶面的第二电极121b上，第一导电结构141的下置结构141c对准并粘贴到第一引脚113的顶面上。第二导电结构142的接触部142a对准并粘贴到第二芯片122顶面的第二电极122b上，第二导电结构142的下置结构142c对准并粘贴到第三引脚115的顶面上。在一些较佳的实施例中，如果互联板130和第一、第二导电结构141、142是彼此通过连接杆互连的，则它们三者执行粘贴的步骤是同步的，后续只要将它们之间的连杆切割截断即可。但在其他的可选实施例中，如果不打算让互联板130和第一、第二导电结构141、142在粘贴步骤中相互制肘，也可以分别单独粘贴互联板130和第一、第二导电结构141、142，它们间的粘贴顺序是任意的，此时它们因为没有互连则不需要执行连杆的切割工序。在一些可选实施例中，第一导电结构141的基部141b交叠在第一引脚113的立柱113a之上，两者可以接触也可以不接触，第二导电结构142的基部142b交叠在第三引脚115的立柱115a之上，两者可以接触也可以不接触。在一些可选实施例中，图5A中第二部分132的两条长边缘间的对称中心线240可以与图3中基座111、112间的分割线230在竖直方向上重合。
参见图7所示，执行标准的塑封工艺，利用环氧树脂类的塑封料对图2中的引线框架100和后续粘贴在基座上的第一芯片121、第二芯片122以及互联板130和第一、第二导电结构141、142等进行塑封，在图7中塑封料或塑封层160包覆住它们，其包覆方式是，至少使每一个安装单元101中基座111、112各自的底面从塑封层160的底面外露出来，使第一引脚113、第二引脚114及第三引脚115各自的底面都从塑封层160的底面外露出来。塑封阶段，塑封料会在模塑压力之下侵入填充至通孔133中，更牢靠的锁定固持住互联板130。图7是俯视观察塑封层160。之后再执行标准的封装切割工序，沿着预先设定好的切割线(图7中虚线)切割相邻安装单元101之间的包含了塑封层160和引线框架100的叠层，来制备完整的封装器件。在切割塑封层160和引线框架100的步骤中，将每一个安装单元101都从引线框架100截断分离下来并籍由对塑封层160的切割来形成多个塑封体161(图7-8)，每一个塑封体161对应塑封包覆住一个安装单元101，该切割package saw步骤中连筋150被切割截断所以基座111、112都从引线框架100上分离下来，第一引脚113、第二引脚114及第三引脚115也被从引线框架100上分割下来。在图8的完整功率器件中，包括一个包覆住基座111、112和包覆住第一、第二和第三引脚113、114、115和包覆住第一芯片121、第二芯片122以及包覆住互联板130和第一、第二导电结构141、142的塑封体161，基座或引脚自身所含的立柱也自然被塑封体161密封包覆在内，但我们至少需要使第一、第二和第三引脚113、114、115和基座111、112各自的底面外露于塑封体161的底面(可参见图8的观察塑封体161底面的俯视图)，作为与外部焊盘对接的接触点。在一些可选但非限制性的实施例中，互联板130的顶面可以从塑封体161的顶面外露也可以不从塑封体161的顶面外露，但互联板130的下置部分132a因为设置成向下弯折了一次而位置较低所以不会从塑封体161的顶面外露，同样，第一、第二导电结构141、142为金属片时，包括基部141b和142b以及延伸片141d、142d和包括接触部141a、142a，它们各自的顶面可以从塑封体161的顶面外露也可以不从塑封体161的顶面外露，但下置部分141c、142c不会从塑封体161的顶面外露。第一、第二导电结构141、142为引线时不可以外露。
在图9的可选实施例中，第一、第二导电结构141、142由上文的金属片被金属引线145替代了，也就是说，可以在执行粘贴互联板130之前或者之后，将一些金属引线145键合到第一芯片121顶面的第二电极121b上和一并键合到第一引脚113上，例如键合于立柱113a的顶面。将一些金属引线145键合到第二芯片122顶面的第二电极122b上和一并键合到第三引脚115上，例如键合于立柱115a的顶面上。其他的步骤与图4到图8的工艺流程并无差异。金属引线145也可以被如导电的金属导带等物体取代。如果第一芯片121、第二芯片122是功率MOSFET，则第一芯片121的第一电极121a(源极)和第二芯片122的第一电极122a(源极)利用互联板130实现了双芯片共源互连，很明显，本发明较佳的以三维3D互连的方式实现了这一点。
以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (14)

1.一种功率器件，其特征在于，包括：
一对并排设置的基座；
一对芯片，每个基座上都粘附有一个芯片，每个芯片包含有底部第一电极和顶部第二和第三电极，每个芯片的底部第一电极与对应的基座电连接；
位于该对基座附近的第一、第二和第三引脚；
一个将该一对芯片各自第二电极同时电性连接到第二引脚的互联板，该互联板呈现为T形结构，包括一个第一部分和一个垂直于第一部分的第二部分，其中所述的第一部分横跨在基座上的所述的一对芯片上方，第一部分的两个端部分别粘附到所述的一对芯片顶面的第二电极，第二部分的一个自由末端先向下弯折后再沿水平延伸形成一个下置结构以抵压在第二引脚上并与之粘接在一起；
将一个芯片的第三电极连接到第一引脚的第一导电结构和将另一个芯片的第三电极连接到第三引脚的第二导电结构；
其中至少在第二引脚的顶面上设置有一个或多个凸出于第二引脚顶面的立柱，用于承载互联板的第二部分自由末端的下置结构。
2.根据权利要求1所述的功率器件，其特征在于，该第一和第二导电结构为金属引线。
3.根据权利要求1所述的功率器件，其特征在于，该第一和第二导电结构为金属片，包括基部和延伸片，在延伸片的一个内侧边缘上向内侧延伸出一个接触部，并在基部的外侧边缘上设置一个向外侧延伸但位置要低于基部和延伸片的下置结构；
每个导电结构的接触部对应粘附到一个芯片的一个电极上，其中第一导电结构的下置结构对应粘附到第一引脚上，而第二导电结构的下置结构则对应粘附到第三引脚上。
4.根据权利要求3所述的功率器件，其特征在于，延伸片比基部要薄，基部的厚度与接触部的厚度相同。
5.根据权利要求1所述的功率器件，其特征在于，该一对芯片都是功率MOSFET，该对芯片各自顶面的源极通过该互联板电连接在一起，每个芯片底面的漏极通过导电粘合材料电连接到承载该芯片的基座上，以及该一对芯片各自的栅极对应分别电连接到第一、第三引脚上。
6.根据权利要求1所述的功率器件，其特征在于，还包括一个包覆住基座和第一、第二和第三引脚以及芯片、导电结构和互联板的塑封体，至少使第一、第二和第三引脚和基座各自的底面外露于塑封体的底面。
7.一种制备功率器件的方法，其特征在于，包括以下步骤：
提供包含多个安装单元的引线框架，每个安装单元至少包括一对并排设置的基座和位于该对基座附近的第一、第二和第三引脚；
在每个基座上都粘贴一个芯片，每个芯片包含有底部第一电极和顶部第二和第三电极，每个芯片的底部第一电极与对应的基座电连接；
在每个安装单元上安置的两个芯片和该安装单元的第二引脚之上粘贴一个互联板，使每个安装单元上两个芯片各自的顶部第二电极由该互联板电连接到该安装单元的第二引脚；
利用导电结构将每个安装单元上的一个芯片的第三电极连接到第一引脚和将该安装单元上的另一个芯片的第三电极连接到第三引脚；
执行塑封工艺，利用一个塑封层包覆引线框架和芯片、互联板、导电结构；
切割塑封层和引线框架，分离出安装单元和形成包覆安装单元及芯片、导电结构和互联板的塑封体，籍由切割塑封层形成的每个塑封体对应包覆一个安装单元以及该安装单元上安装的芯片、导电结构和互联板，至少使该安装单元的第一、第二和第三引脚和基座各自的底面外露于塑封体的底面。
8.根据权利要求7所述的方法，其特征在于，导电结构为金属引线，在完成互联板的粘贴步骤之后，或者在实施互联板的粘贴步骤之前，将金属引线键合在芯片与第一、第三引脚之间。
9.根据权利要求7所述的方法，其特征在于，该互联板呈现为T形结构，包括一个第一部分和一个垂直于第一部分的第二部分，在粘贴互联板的步骤中：
第一部分的一个端部粘附到每个安装单元上一个芯片顶面的一个电极以及第一部分的另一个端部粘附到该安装单元上另一个芯片顶面的一个电极；
第二部分的一个自由末端先向下弯折后再沿水平延伸形成一个下置结构以抵压在该安装单元的第二引脚上并与之粘接在一起。
10.根据权利要求9所述的方法，其特征在于，导电结构为金属片，两个导电结构分别位于一个互联板的第二部分的两侧，并设置两个导电结构以互联板的该第二部分为对称轴而互为镜像对称。
11.根据权利要求10所述的方法，其特征在于，导电结构与互联板同步粘贴到每个安装单元所安置的两个芯片和该安装单元的第一、第三引脚之上。
12.根据权利要求9所述的方法，其特征在于，导电结构为金属片，包括基部和延伸片，在延伸片的一个内侧边缘上向内侧延伸出一个接触部，在基部的外侧边缘上设置一个向外侧延伸但位置低于基部和延伸片的下置结构，在安装导电结构的步骤中：
在每个安装单元上粘贴两个导电结构，其中一个导电结构的接触部粘附到该安装单元中一个芯片的一个电极上而其下置结构对应粘附到第一引脚上，另一个导电结构的接触部粘附到该安装单元中另一个芯片的一个电极而其下置结构则对应粘附到第三引脚上。
13.根据权利要求9所述的方法，其特征在于，在每个基座的顶面都设置有一个凸出于基座顶面的用于承载和粘贴芯片的台面结构；以及
至少在第二引脚的顶面上设置有一个或多个凸出于第二引脚顶面的立柱，用于承载和粘贴互联板的第二部分自由末端的下置结构。
14.根据权利要求7所述的方法，其特征在于，该一对芯片都是功率MOSFET，该对芯片各自顶面的源极通过该互联板电连接在一起，每个芯片底面的漏极通过导电粘合材料电连接到承载该芯片的基座上，以及该一对芯片各自的栅极对应分别电连接到第一、第三引脚上。
CN201510323041.9A 2015-06-12 2015-06-12 一种功率器件及制备方法 Active CN106298739B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510323041.9A CN106298739B (zh) 2015-06-12 2015-06-12 一种功率器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510323041.9A CN106298739B (zh) 2015-06-12 2015-06-12 一种功率器件及制备方法

Publications (2)

Publication Number Publication Date
CN106298739A CN106298739A (zh) 2017-01-04
CN106298739B true CN106298739B (zh) 2018-11-13

Family

ID=57650569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510323041.9A Active CN106298739B (zh) 2015-06-12 2015-06-12 一种功率器件及制备方法

Country Status (1)

Country Link
CN (1) CN106298739B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233192A (zh) * 2018-08-30 2019-09-13 深圳市聚飞光电股份有限公司 一种发光器件及其制作方法、引线框架、支架、发光装置
CN115050720B (zh) * 2022-08-15 2023-01-06 华羿微电子股份有限公司 一种顶部散热功率器件引线框架

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7721232B2 (en) * 2004-11-29 2010-05-18 Infineon Technologies Ag Designated MOSFET and driver design to achieve lowest parasitics in discrete circuits
CN103824784A (zh) * 2010-05-05 2014-05-28 万国半导体有限公司 用连接片实现连接的半导体封装的方法
CN104347568A (zh) * 2013-08-07 2015-02-11 万国半导体股份有限公司 多芯片混合封装的半导体器件及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7721232B2 (en) * 2004-11-29 2010-05-18 Infineon Technologies Ag Designated MOSFET and driver design to achieve lowest parasitics in discrete circuits
CN103824784A (zh) * 2010-05-05 2014-05-28 万国半导体有限公司 用连接片实现连接的半导体封装的方法
CN104347568A (zh) * 2013-08-07 2015-02-11 万国半导体股份有限公司 多芯片混合封装的半导体器件及其制备方法

Also Published As

Publication number Publication date
CN106298739A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
US10043736B2 (en) Hybrid packaged lead frame based multi-chip semiconductor device with multiple interconnecting structures
CN102714201B (zh) 半导体封装和方法
CN103155136B (zh) Ic封装件的分离
CN104347568B (zh) 多芯片混合封装的半导体器件及其制备方法
CN104681525B (zh) 一种多芯片叠层的封装结构及其封装方法
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
CN106298739B (zh) 一种功率器件及制备方法
KR20150105923A (ko) 반도체 장치 및 그 제조 방법
CN106373932B (zh) 一种封装器件及制备方法
CN205194694U (zh) 表面贴装电子器件
CN109801883A (zh) 一种扇出型堆叠封装方法及结构
CN102222627B (zh) 具有晶圆尺寸贴片的封装方法
CN210837732U (zh) 氮化镓hemt的封装结构
CN109065519A (zh) 一种半导体芯片封装器件
CN105374788A (zh) 堆叠式倒装芯片封装结构及其制造方法
KR101474135B1 (ko) 적층형 반도체 패키지 및 반도체다이
TW200526087A (en) Hybrid integrated circuit device and producing method thereof
CN109065518A (zh) 一种半导体芯片封装阵列
CN205789946U (zh) 导线架预成形体及导线架封装结构
JP2018195720A (ja) 半導体装置の製造方法
CN205141022U (zh) 芯片封装结构
CN209571412U (zh) 一种多芯片封装晶体管
CN102832190B (zh) 一种倒装芯片的半导体器件及制造方法
TWI564997B (zh) 功率半導體裝置及其製備方法
CN202487564U (zh) 3d导线架结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200507

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Avenue, Sunnyvale, California 94085, USA

Patentee before: Alpha and Omega Semiconductor Inc.

TR01 Transfer of patent right