CN104716129A - 集成堆叠式多芯片的半导体器件及其制备方法 - Google Patents

集成堆叠式多芯片的半导体器件及其制备方法 Download PDF

Info

Publication number
CN104716129A
CN104716129A CN201310694401.7A CN201310694401A CN104716129A CN 104716129 A CN104716129 A CN 104716129A CN 201310694401 A CN201310694401 A CN 201310694401A CN 104716129 A CN104716129 A CN 104716129A
Authority
CN
China
Prior art keywords
chip
pedestal
electrode
main plate
plate part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310694401.7A
Other languages
English (en)
Other versions
CN104716129B (zh
Inventor
哈姆扎·耶尔马兹
何约瑟
薛彦迅
鲁军
张晓天
牛志强
鲁明朕
赵良
龚玉平
连国峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Priority to CN201310694401.7A priority Critical patent/CN104716129B/zh
Publication of CN104716129A publication Critical patent/CN104716129A/zh
Application granted granted Critical
Publication of CN104716129B publication Critical patent/CN104716129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及包含双MOSFET的堆叠式封装结构及其制备方法。在一芯片安装单元正面和背面分别安装有一个第一芯片和一个第二芯片，并在第一芯片上方安装有一个金属片连接到芯片安装单元的一个第二基座上。第二芯片正面的各电极上设置的金属凸块的顶端面与芯片安装单元中第一和第三基座各自引脚的底面、第二基座的底面位于同一平面。

Description

集成堆叠式多芯片的半导体器件及其制备方法
技术领域
本发明一般涉及一种功率半导体器件及制备方法，更确切的说，本发明涉及一种包含双MOSFET的堆叠式封装结构及其制备方法。
背景技术
随着芯片尺寸缩小的趋势，器件热传导工程在半导体工艺和器件性能改善方面所起的作用越来越明显，如何使最终所获得的封装体具有最小尺寸，或者说使内部封装的晶片尺寸最大，这是对半导体行业的一个挑战。尤其是在一些功耗较大的封装类型上，如DC-DC转换器，通常将N型的高端和低端MOSFET封装在同一封装体内。
例如图1及图2A-2E是在当前技术中一种将两个芯片封装在一个堆叠式半导体器件内的透视结构示意图，图2A是图1中封装体10沿A-A线的横截面结构示意图，图2B是图1中封装体10沿B-B线的横截面结构示意图，图2C是图1中封装体10沿C-C线的横截面结构示意图。图1是封装体10的俯视透视示意图，顶层金属片11a、11b与图2A-2B中的第一芯片15正面的电极电性连接，该金属片11a、11b作为电极导出端子的同时还用于散热。图2B-2C中金属片12a、12b位于第一芯片15之下并与第一芯片16背面的部分电极电性连接，同时金属片12a、12b还与第二芯片16正面的电极电性连接，而第二芯片16背面的电极则与底层金属片13焊接，金属片13不仅是连接芯片16的电极至外界的信号端子，还作为散热片。图2E是封装体10的仰视结构示意图，引脚13a、13b、13c、13d分布在金属片13的四周，并且引脚13a连接在金属片13上。参见图2C，其中引脚13b、13d分别通过具有向上延伸并大概靠近金属片12a所在平面的延伸部分13e、13f而与金属片11a、11b焊接。为了便于解释和简洁的进行示意，将第一芯片15的电极与金属片11a、11b、12a焊接的焊接材料在图2A-2C中并未进行图示，同样将第二芯片16的电极与金属片12a、12b、13a焊接的焊接材料在图2A-2C中并未进行图示。
另外，金属片11a与金属片11b具有垂直方向上的高度差，金属片11a与金属片11b并不处于同一平面。因此，图2D所示的封装体10的俯视结构中，金属片11b所在的位置低于金属片11a所在位置，所以金属片11b被塑封在封装体10内，而金属片11a的顶面则外露于封装体10的塑封料之外。在图2B中，为了避免金属片12b触及到第一芯片15的背面，还设置了与金属片10b在垂直方向上的位置比金属片12a的位置低。实际上，在该方案中将两个芯片进行堆叠封装所采用的引线框的结构较为复杂，大量使用了金属片，致使其制备工艺难以实现而且可靠性极低，封装体的最终体积也很大。基于该等问题，提出了本发明后续所提供的各种实施例。
发明内容
在本发明的一种实施例中，揭示的集成堆叠式多芯片的半导体器件包括：一带有相互分离的第一、第二和第三基座的芯片安装单元，在第一基座的主平板部分的一对相对的侧缘中，一个侧缘连接有与主平板部分具高度落差的一引脚以及相对的另一个侧缘附近设置有第二、第三基座；在主平板部分的靠近第二、第三基座的侧缘的两端之一处形成有一切口，第三基座具有与第一基座的引脚、第二基座共面的一引脚和具有嵌入在切口中的且与主平板部分共面的一台面部分；一倒装安装的第一芯片，其正面的多个电极通过金属凸块分别相对应的电性连接到主平板部分和台面部分上；一设置在第一芯片之上的金属片，包括水平方向上延伸的本体部分和自本体部分一侧缘向下弯折延伸直至接触第二基座的一侧翼；以及一粘贴至主平板部分的底面上的第二芯片，第二芯片正面的各电极上设置的金属凸块的顶端面与第一和第三基座各自引脚的底面、第二基座的底面位于同一平面上。
上述的半导体器件，第一芯片背面的电极通过导电粘合材料电性连接到本体部分上，第二芯片背面的电极通过导电粘合材料电性连接到主平板部分上。
上述的半导体器件，包括将芯片安装单元、第一和第二芯片、金属片及各金属凸块予以包覆的一塑封体，其包覆方式为至少使第一和第三基座各自引脚的底面、第二基座的底面、第二芯片正面的各电极上焊接的金属凸块的顶端面皆从塑封体的底面予以外露。
上述的半导体器件，第一芯片正面覆盖有一塑封层，包覆在第一芯片正面的电极上安置的金属凸块的侧壁周围，并使金属凸块从塑封层中外露出来从而将第一芯片的电极连接至台面部分的顶面和主平板部分顶面；并且塑封层被包覆在所述塑封体内。
上述的半导体器件，第二芯片正面覆盖有一塑封层，包覆在第二芯片正面的电极上安置的金属凸块的侧壁周围，并使金属凸块的顶端面从塑封层中外露出来；并且塑封层被包覆在所述塑封体内。
上述的半导体器件，所述本体部分的顶面从所述塑封体的顶面予以外露。
在本发明的一种实施例中，揭示的一种集成堆叠式多芯片的半导体器件的制备方法，包括以下步骤：提供带有相互分离的第一、第二和第三基座的芯片安装单元，在第一基座的主平板部分的一对相对的侧缘中，一个侧缘连接有与主平板部分具高度落差的一引脚以及相对的另一个侧缘附近设置有第二、第三基座；其中在主平板部分的靠近第二、第三基座的侧缘的两端之一处形成一切口，第三基座具有与第一基座的引脚、第二基座共面的一引脚和具有嵌入在切口中的且与主平板部分共面的一台面部分；将一第一芯片进行倒装安装，其正面的多个电极通过金属凸块分别相对应的电性连接到在台面部分的顶面和主平板部分顶面上；将一金属片粘贴至第一芯片上，同时将自金属片的本体部分一侧缘向下弯折延伸的一侧翼与第二基座进行粘接；翻转带有第一芯片、金属片的芯片安装单元；将一第二芯片粘贴至主平板部分的底面上，使第二芯片正面的各电极上设置的金属凸块的顶端面与第一和第三基座各自引脚的底面、第二基座的底面位于同一平面上。
上述方法，第一芯片正面的电极上安置的金属凸块包含焊锡材料，其具有第一熔点，金属片通过具第二熔点的导电粘合材料粘接到第一芯片背面的电极和第二基座上；第二芯片背面的电极通过具第三熔点的导电粘合材料电性连接到主平板部分上，其中第一、二熔点值高于第三熔点值。
上述方法，第一芯片正面电极上安置的为非焊锡材料的金属凸块，其通过具第一熔点的导电粘合材料粘接到主平板部分或台面部分上，金属片通过具第二熔点的导电粘合材料粘接到第一芯片背面的电极和第二基座上；第二芯片背面的电极通过具第三熔点的导电粘合材料电性连接到主平板部分上，其中第一、二熔点值高于第三熔点值。
上述方法，还包括利用一塑封体将芯片安装单元、第一和第二芯片、金属片及各金属凸块予以包覆的步骤，其包覆方式为至少使第一和第三基座各自引脚的底面、第二基座的底面、第二芯片正面各电极上安置的金属凸块的顶端面皆从塑封体的底面予以外露。
上述方法，第一芯片正面覆盖有一塑封层，包覆在第一芯片正面的电极上安置的金属凸块的侧壁周围，并使金属凸块从塑封层中外露出来从而将第一芯片的电极连接至台面部分的顶面和主平板部分顶面；在形成塑封体的塑封步骤中，塑封层还被塑封体包覆。
上述方法，第二芯片正面覆盖有一塑封层，包覆在第二芯片正面的电极上安置的金属凸块的侧壁周围，并使金属凸块的顶端面从塑封层中外露出来；在形成所述塑封体的塑封步骤中，塑封层还被塑封体包覆。
上述方法，还包括在塑封体的底面粘附一保护膜的步骤，将第二芯片正面的各电极上安置的金属凸块覆盖住但第一和第三基座各自引脚的底面、第二基座的底面未被保护膜所覆盖；之后再在第一、第二和第三基座外露于塑封体的表面上镀上保护层。
上述的方法，还包括在所述塑封体的底面进行研磨的步骤，以避免第二芯片正面的各电极上安置的金属凸块的顶端面及第一和第三基座各自引脚的底面、第二基座的底面被塑封料覆盖住。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1～图2E是背景技术涉及到的堆叠式半导体器件的示意图。
图3A是本发明形成的堆叠式半导体器件的透视结构示意图。
图3B-1～图3H是形成堆叠式半导体器件的流程示图。
图4A～图4F是所集成的芯片的一些可选类型的结构示意图及简略的制备流程。
具体实施方式
图3A是集成堆叠式多芯片的半导体器件150的透视结构示意图，其具体结构将在后续内容中详细介绍。在图3B-1或图3B-2中，金属材质的芯片安装单元110包含相互分离的第一基座101、第二基座102和第三基座103，未示意出的引线框架通常包含多个这样的芯片安装单元110，而每个芯片安装单元110的第一基座101、第二基座102和第三基座103均依赖于未示意出的连筋来与引线框架的支撑条连接在一起才得以固持。第一基座101包含一方形的主平板部分101，第二基座102和第三基座103设置在主平板部分101的左侧边缘101a-1附近，第一基座101所含的一个长条状的引脚101b连接在主平板部分101的右侧边缘101a-2上，并沿着右侧边缘101a-2的长度方向延伸，引脚101b与主平板部分101两者间具有高度落差，后者的高度较之前者要高。如图3B-1的芯片安装单元110，左侧边缘101a-1与主平板部分101的后侧边缘101a-4的拐角处具有一矩形切口101c，而使实质为矩形的主平板部分101形成为L形结构。如图3B-2所示，在另一种芯片安装单元110'中，左侧边缘101a-1与主平板部分101的前侧边缘101a-3的拐角处具有一矩形切口101c，所以切口101c可以设置在左侧边缘101a-1的两个端部中任意之一处。此处人为设定的“前后左右”仅仅是为了叙述的方便，不构成特定的限制条件。另外，长条状的第二基座102沿着左侧边缘101a-1的长度方向延伸。第三基座103具有相互连接一引脚103b和一台面部分103a，它们之间存在高度落差，后者的高度较之前者要高，台面部分103a嵌入在切口101c中。其中，台面部分103a与主平板部分101a处于一公共平面上，可直接作为一引脚使用的第二基座102与引脚103b、引脚101b处于另一公共平面上。
如图3C，将一个第一芯片104也即高端MOSFET倒装安装到台面部分103a和主平板部分101a各自的顶面上。在一些实施方式中，先在高端MOSFET正面的各个电极上植上金属凸块。如果植在N通道的高端MOSFET正面的栅极或源极上的金属凸块（Bumping）自身不是焊锡类材料，如铜或其他金属或合金，则无法起到焊接的作用，需要涂覆导电的粘合材料（如焊锡膏）至台面部分103a的顶面和主平板部分101a的顶面上，再将安置在栅极电极上的金属凸块通过粘合材料与台面部分103a进行粘接，和将安置在源极电极上的金属凸块通过粘合材料与主平板部分101a进行粘接。在一些实施方式中，如果金属凸块为包含焊锡类材料的物质，则上述涂覆导电粘合材料的步骤可以省去，因为金属凸块自身在受热的条件下，就可以将栅极或源极直接电性及机械的连接到台面部分103a或主平板部分101a上。在一些实施方式中，第一芯片104正面覆盖有一塑封层，包覆在第一芯片104正面的电极上安置的金属凸块的侧壁周围，并使金属凸块从塑封层中外露出来，从而可以将栅极、源极对应的电性连接至台面部分103a的顶面和主平板部分分101a的顶面上。基于图3C中视觉角度的关系，这些结构在图3C中没有体现，但是后续内容中如图4A～4F将会详细介绍。
如图3D，在第一芯片104背面的金属化层如漏极电极上涂覆导电的粘合材料，以及在第二基座102的顶面上涂覆导电的粘合材料，从而将金属片105粘接在第一芯片104和第二基座102上。金属片105包括大致为矩形并位于于水平面的本体部分105a，和包括自本体部分105a的一侧缘向下弯折延伸的一侧翼105b，第一芯片104背面的电极通过导电粘合材料电性连接到本体部分105a上。安装金属片105之后，侧翼105b延伸至其前端接触第二基座102的顶面，从而可以通过第二基座102顶面上的粘合材料与第二基座102实施焊接，以保持两者间的电性及机械连接关系。这之后还往往需要执行标准工艺的回流焊的步骤。
如图3E～3F，翻转带有第一芯片104、金属片105的芯片安装单元110，让主平板部分101a的底面朝上（这之前的工艺过程中该底面一直是保持朝下），然后涂覆导电的粘合材料至该底面上，用于将第二芯片106也即N通道的低端MOSFET粘贴到主平板部分101a的底面上。很容易理解，因为大量芯片安装单元110均被固定在一条引线框架上，所以只要翻转一条引线框架则其上的每个芯片安装单元110都得以翻转。该步骤中，第二芯片106的背面朝向主平板部分101a的底面，其背面的金属化层如漏极电极可通过粘合材料与主平板部分101a的底面实现电性连接，第二芯片106的正面则背离主平板部分101a的底面。值得注意的是，设置第二芯片106尽量远离切口101c，避免其背面的电极接触到嵌入在切口101c中的台面部分103a，防止低端MOSFET的漏极和高端MOSFET的栅极直接短接。这之后同样还需要执行标准工艺的回流焊的步骤。第二芯片106的粘贴步骤中，很重要的一点是，要使第二芯片106正面的各电极（如源极、栅极）上设置的金属凸块（如106a-1、106b-1）的顶端面与第一基座的引脚101b的底面、第三基座103引脚的底面103b、第二基座102的底面位于同一平面上。
我们设定，第一芯片104正面的电极通过具第一熔点的金属凸块（如焊锡类材料）来电性连接到主平板部分101a和台面部分103a上，或者，正面的电极上安置的金属凸块（非焊锡类材料）通过具第一熔点的粘合材料来电性连接到主平板部分101a和台面部分103a上，本体部分105a、侧翼105b分别通过具第二熔点的导电粘合材料相对应的粘接到第一芯片104背面的电极上和第二基座102上，对于材料的选择，第一、二熔点值可设定为完全相同或相差不大。同时，涂覆在主平板部分101a底面的具第三熔点值的导电粘合材料将第二芯片106背面的漏极电极电性连接到主平板部分101上，我们要求前述的第一、二熔点值高于该第三熔点值，原因在于，完成第二芯片106的粘贴之后需要进行对涂覆在主平板部分101a底面上的导电材料的回流焊，但是这一回流焊的使用的温度步骤不能影响第一芯片104的金属凸块（焊锡类材料）、用来粘接金属片105至第一芯片104和第二基座102上的粘合材料，避免该金属凸块或导电材料进入熔融态而导致第一芯片104、金属片105松动或脱落（例如芯片安装单元110翻转后它们自身的重力是一个诱因）。同样，另一些实施例中，用来粘接第一芯片104的金属凸块（非焊锡类材料）和主平板部分101a、台面部分103a的粘合材料，也不能受到涂覆在主平板部分101a底面上的导电材料的回流焊的影响。
如图3G，利用环氧树脂之类的塑封料形成一个塑封体107，将芯片安装单元110、第一芯片104和第二芯片106、金属片105及各芯片上安置的各个金属凸块予以包覆，其包覆方式为至少使引脚101b和103b各自的底面、第二基座102的底面、第二芯片106正面栅极和源极上安置的金属凸块106b-1和106a-1的顶端面皆从塑封体107的底面予以外露，可以结合图3A进行理解。塑封工艺的详细步骤是，引线框架上的每个芯片安装单元110及其带有的第一芯片104、第二芯片106、金属片105和各芯片上安置的各个金属凸块均被一个整体性的封装体塑封包覆住，封装体是由注入在塑封模具中的塑封料经固化成型才形成的。之后对任意两个相邻芯片安装单元110之间的封装体和引线框架实施切割，其实也即沿着引线框架上预设的切割线实施切割，引线框架经切割后（主要是第一至第三基座与支撑条的连筋被切断）使芯片安装单元110的各个构件与原始引线框架分离断开，与此同时，该整体性的封装体经过切割后形成多个类似于图3G中单个的塑封体107。在一些实施方式中，还包括在封装体的底面也即后续定义为塑封体107的底面进行研磨的步骤，因为塑封工序中很难完全阻止溢料的发生，研磨步骤可避免第二芯片106正面的各电极上安置的金属凸块106a-1、106a-2的顶端面、及引脚101b、103b各自的底面、第二基座102的底面被塑封料覆盖住，容易覆盖住这些区域的溢料（Moldingflash）可以在研磨步骤中被完全研磨移除掉。
在塑封步骤中，在一些实施例中，可以选择金属片105被封装体也即后续切割为塑封体107完全包覆住。在另一些实施例中，也可以选择让本体部分105b的顶面从封装体的顶面也即在切割步骤之后定义为塑封体107的顶面中外露出来，作为消散第一芯片104、第二芯片106所产生的热量的一个途径，具有较佳的散热效果，因为功率MOSFET的功耗比较大，所以产生的热量也大。
在一些实施方式中，完成研磨之后，还包括在封装体的底面也即后续定义为塑封体107的底面粘附保护膜108的步骤，如图3H，保护膜108用于将第二芯片106的栅极和源极上安置的金属凸块106b-1和106a-1覆盖住，但第一基座101和第三基座103各自的引脚101b和103b的底面、第二基座102的底面仍然是裸露的，未被保护膜108覆盖住，这之后再在第一基座101、第二基座102和第三基座103外露于塑封体107的表面上镀上金属保护层，起到防氧化和为表面安装工序SMT提供促进焊接的效果。比如利用电镀层覆盖引脚101b和103b外露的底面和侧面及覆盖第二基座102外露的底面和侧面，应用保护膜108是因为如果金属凸块106b-1和106a-1为焊锡材料则它们不需要进行电镀。通常形成保护层之后就可以揭去保护膜108。实施镀保护层的步骤在对引线框架和封装体进行切割之前。在一些实施方式中，如果金属凸块106b-1和106a-1不含焊锡材料，则完成研磨之后可直接进行电镀工序而无需保护膜108，金属凸块106b-1和106a-1的外露表面也可以镀上金属保护层。
图4A～4B是功率MOSFET的芯片206的鸟瞰示意图，功率芯片206可以应用于第一芯片104或第二芯片106。针对应用于第一芯片104，晶片2060正面设置有栅极206b和源极206a，为了满足第一芯片104在倒装步骤中其栅极206b上植的金属凸块206b-1能与图3C中的台面部分103b进行对准粘接，栅极206b设置在晶片2060正面的一个角落处（第二芯片106的栅极电极无此布局要求），源极206a上植的金属凸块206a-1是为了与图3C中与主平板部分101a对准粘接。此实施例中，晶片2060正面没有设置任何塑封层。
图4C～4F是在晶片2060正面形成塑封层250的方法。如图4C，硅片或晶圆2061通常包含大量的铸造连接在一起的譬如图4A所示的晶片2060，先行在晶圆2061中各晶片2060正面的各电极上植上金属凸块，譬如在源极和栅极上分别安置图4B所示的金属凸块206a-1、206b-1，然后再在晶圆2061正面形成由塑封料构成的一覆盖层2500，覆盖层2500至此将各金属凸块都包覆住。之后对覆盖层2500进行研磨减薄，从覆盖层2500的减薄顶面中外露出各金属凸块，并且形成各个金属凸块各自的平坦化的顶端面，如图4D所示。基于覆盖层2500的物理支撑作用，晶圆2061的机械强度得到加强，所以在晶圆背面进行研磨的步骤中晶圆2061可以研磨得足够薄，来降低功率MOSFET的衬底电阻。之后再在晶圆2061的减薄背面沉积一金属化层2700，如图4E。再依照切割道来实施切割工序，对晶圆2061、覆盖层2500和金属化层2700进行切割，来形成图4F所示的芯片206'，晶圆2061经切割分离后形成多个晶片2060，覆盖层2500经切割后形成每个晶片2060正面的一塑封层250，包覆在金属凸块206a-1、206b-1侧壁的周围，金属凸块206a-1、206b-1的顶端面从塑封层250中外露出来，金属化层2700经切割后形成每个晶片2060背面的金属层270作为漏极电极。
功率芯片206'可以应用于第一芯片104或第二芯片106。如果第一芯片104的正面覆盖有塑封层250，则在对芯片安装单元110、第一芯片104和第二芯片106、金属片105及第一和第二芯片各自的金属凸块进行塑封的步骤中，塑封层250直接包覆在第一芯片104的金属凸块侧壁周围，而塑封体107则进一步将第一芯片104正面覆盖的塑封层250包覆在内；同样，如果第二芯片106的正面覆盖有塑封层250，塑封层250直接包覆在第二芯片104的金属凸块侧壁周围，而塑封体107则进一步将第二芯片106正面覆盖的塑封层250包覆在内，并且第二芯片106正面覆盖的塑封层250的顶面连同第二芯片106各个电极上所植的金属凸块的顶端面，同时从封装体的底面也即在封装体的切割步骤之后定义为塑封体107的底面中一并外露。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (15)

1.一种集成堆叠式多芯片的半导体器件，其特征在于，包括：
一带有相互分离的第一、第二和第三基座的芯片安装单元，第一基座包含主平板部分和与主平板部分具高度落差的一引脚；
分别安装在主平板部分顶面一侧和底面一侧的第一芯片和第二芯片；
将第一芯片背面电极电性连接到主平板部分附近的与第一基座的引脚共面的第二基座上的金属片；
主平板部分附近的第三基座，具有与主平板部分共面的用于电性连接第一芯片正面部分电极的台面部分并与第一基座的引脚共面的一引脚；
其中，第二芯片正面的各电极上设置的金属凸块的顶端面与第一和第三基座各自引脚的底面、第二基座的底面位于同一平面上。
2.如权利要求1所述的半导体器件，其特征在于，在主平板部分的一对相对的侧缘中，一个侧缘连接有一引脚以及相对的另一个侧缘附近设置有第二、第三基座；
在主平板部分的靠近第二、第三基座的侧缘的两端之一处形成有一切口，第三基座具有嵌入在切口中的所述台面部分；
倒装安装的第一芯片，其正面的多个电极通过金属凸块分别相对应的电性连接到主平板部分和台面部分上；
设置在第一芯片之上的金属片，包括水平方向上延伸的粘贴在第一芯片背面的电极上的本体部分和自本体部分一侧缘向下弯折延伸直至接触第二基座的一侧翼；以及
第二芯片背面的电极通过导电粘合材料电性连接到主平板部分上。
3.如权利要求2所述的半导体器件，其特征在于，包括将芯片安装单元、第一和第二芯片、金属片及各金属凸块予以包覆的一塑封体，其包覆方式为至少使第一和第三基座各自引脚的底面、第二基座的底面、第二芯片正面的各电极上焊接的金属凸块的顶端面皆从塑封体的底面予以外露。
4.如权利要求3所述的半导体器件，其特征在于，第一芯片正面覆盖有一塑封层，包覆在第一芯片正面的电极上安置的金属凸块的侧壁周围，并使金属凸块从塑封层中外露出来从而将第一芯片的电极连接至台面部分的顶面和主平板部分顶面；并且
塑封层被包覆在所述塑封体内。
5.如权利要求3所述的半导体器件，其特征在于，第二芯片正面覆盖有一塑封层，包覆在第二芯片正面的电极上安置的金属凸块的侧壁周围，并使金属凸块的顶端面从塑封层中外露出来；并且
塑封层被包覆在所述塑封体内。
6.如权利要求3所述的半导体器件，其特征在于，所述本体部分的顶面从所述塑封体的顶面予以外露。
7.一种集成堆叠式多芯片的半导体器件的制备方法，其特征在于，包括以下步骤：
提供一带有相互分离的第一、第二和第三基座的芯片安装单元，第一基座包含主平板部分和与主平板部分具高度落差的一引脚；
将第一芯片倒装安装在主平板部分顶面一侧，主平板部分附近的第三基座具有与主平板部分共面的台面部分并与第一基座的引脚共面的一引脚，该台面部分用于电性连接第一芯片正面的部分电极；
利用一金属片将第一芯片背面电极电性连接到主平板部分附近的与第一基座的引脚共面的第二基座上；
翻转带有第一芯片、金属片的芯片安装单元，将第二芯片安装在主平板部分底面一侧；
其中，第二芯片正面的各电极上设置的金属凸块的顶端面与第一和第三基座各自引脚的底面、第二基座的底面位于同一平面上。
8.如权利要求7所述的方法，其特征在于，在主平板部分的一对相对的侧缘中，一个侧缘连接有一引脚以及相对的另一个侧缘附近设置有第二、第三基座；
其中在主平板部分的靠近第二、第三基座的侧缘的两端之一处形成一切口，第三基座具有嵌入在切口中的所述台面部分；
将第一芯片进行倒装安装，其正面的多个电极通过金属凸块分别相对应的电性连接到在台面部分的顶面和主平板部分顶面上；
将金属片的本体部分粘贴至第一芯片背面的电极上，自本体部分一侧缘向下弯折延伸的一侧翼与第二基座进行粘接；
将第二芯片粘贴至主平板部分的底面上，使第二芯片背面的电极通过导电粘合材料电性连接到主平板部分上。
9.如权利要求8所述的方法，其特征在于，第一芯片正面的电极上安置的金属凸块包含焊锡材料，其具有第一熔点，金属片通过具第二熔点的导电粘合材料粘接到第一芯片背面的电极和第二基座上；
第二芯片背面的电极通过具第三熔点的导电粘合材料电性连接到主平板部分上，其中第一、二熔点值高于第三熔点值。
10.如权利要求8所述的方法，其特征在于，第一芯片正面电极上安置的为非焊锡材料的金属凸块，其通过具第一熔点的导电粘合材料粘接到主平板部分或台面部分上，金属片通过具第二熔点的导电粘合材料粘接到第一芯片背面的电极和第二基座上；
第二芯片背面的电极通过具第三熔点的导电粘合材料电性连接到主平板部分上，其中第一、二熔点值高于第三熔点值。
11.如权利要求8所述的方法，其特征在于，还包括利用一塑封体将芯片安装单元、第一和第二芯片、金属片及各金属凸块予以包覆的步骤，其包覆方式为至少使第一和第三基座各自引脚的底面、第二基座的底面、第二芯片正面各电极上安置的金属凸块的顶端面皆从塑封体的底面予以外露。
12.如权利要求11所述的方法，其特征在于，第一芯片正面覆盖有一塑封层，包覆在第一芯片正面的电极上安置的金属凸块的侧壁周围，并使金属凸块从塑封层中外露出来从而将第一芯片的电极连接至台面部分的顶面和主平板部分顶面；
在形成所述塑封体的塑封步骤中，塑封层还被塑封体包覆。
13.如权利要求11所述的方法，其特征在于，第二芯片正面覆盖有一塑封层，包覆在第二芯片正面的电极上安置的金属凸块的侧壁周围，并使金属凸块的顶端面从塑封层中外露出来；
在形成所述塑封体的塑封步骤中，塑封层还被塑封体包覆。
14.如权利要求11所述的方法，其特征在于，还包括在塑封体的底面粘附一保护膜的步骤，将第二芯片正面的各电极上安置的金属凸块覆盖住但第一和第三基座各自引脚的底面、第二基座的底面未被保护膜所覆盖；
之后再在第一、第二和第三基座外露于塑封体的表面上镀上金属保护层。
15.如权利要求11所述的方法，其特征在于，还包括在所述塑封体的底面进行研磨的步骤，以避免第二芯片正面的各电极上安置的金属凸块的顶端面及第一和第三基座各自引脚的底面、第二基座的底面被塑封料覆盖住。
CN201310694401.7A 2013-12-17 2013-12-17 集成堆叠式多芯片的半导体器件及其制备方法 Active CN104716129B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310694401.7A CN104716129B (zh) 2013-12-17 2013-12-17 集成堆叠式多芯片的半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310694401.7A CN104716129B (zh) 2013-12-17 2013-12-17 集成堆叠式多芯片的半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN104716129A true CN104716129A (zh) 2015-06-17
CN104716129B CN104716129B (zh) 2017-08-15

Family

ID=53415296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310694401.7A Active CN104716129B (zh) 2013-12-17 2013-12-17 集成堆叠式多芯片的半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN104716129B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010316A (zh) * 2018-10-22 2019-07-12 朱同江 一种贴片热压敏电阻器的生产方法及产品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060097391A1 (en) * 2003-07-31 2006-05-11 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
US20110042793A1 (en) * 2009-08-21 2011-02-24 Freescale Semiconductor, Inc Lead frame assembly for a semiconductor package
CN102832190A (zh) * 2011-06-14 2012-12-19 万国半导体股份有限公司 一种倒装芯片的半导体器件及制造方法
CN103035631A (zh) * 2011-09-28 2013-04-10 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060097391A1 (en) * 2003-07-31 2006-05-11 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
US20110042793A1 (en) * 2009-08-21 2011-02-24 Freescale Semiconductor, Inc Lead frame assembly for a semiconductor package
CN102832190A (zh) * 2011-06-14 2012-12-19 万国半导体股份有限公司 一种倒装芯片的半导体器件及制造方法
CN103035631A (zh) * 2011-09-28 2013-04-10 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010316A (zh) * 2018-10-22 2019-07-12 朱同江 一种贴片热压敏电阻器的生产方法及产品

Also Published As

Publication number Publication date
CN104716129B (zh) 2017-08-15

Similar Documents

Publication Publication Date Title
US9184117B2 (en) Stacked dual-chip packaging structure and preparation method thereof
CN102903692B (zh) 应用双层引线框架的堆叠式功率半导体器件及其制备方法
CN104681525B (zh) 一种多芯片叠层的封装结构及其封装方法
US9640506B2 (en) Method for manufacturing electronic devices
CN103887292B (zh) 堆叠式双芯片封装结构及其制备方法
CN105870098B (zh) Mosfet封装结构及其制作方法
CN103021994A (zh) 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺
CN103545268B (zh) 底部源极的功率器件及制备方法
CN104701272B (zh) 一种芯片封装组件及其制造方法
TWI227051B (en) Exposed pad module integrated a passive device therein
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN102222627B (zh) 具有晶圆尺寸贴片的封装方法
CN105374788A (zh) 堆叠式倒装芯片封装结构及其制造方法
CN102403236B (zh) 芯片外露的半导体器件及其生产方法
CN103594388A (zh) 具有侧壁间隔物的接触垫及其制作方法
CN104716129B (zh) 集成堆叠式多芯片的半导体器件及其制备方法
CN115832147A (zh) 一种堆叠类封装体结构、工艺及发光芯片器件
CN215183929U (zh) 双面散热的mosfet封装结构与电子装置
CN105206594B (zh) 单面蚀刻水滴凸点式封装结构及其工艺方法
CN105355567B (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法
CN102832190B (zh) 一种倒装芯片的半导体器件及制造方法
CN105448871B (zh) 功率半导体器件及制备方法
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
CN105633051A (zh) 部分框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN206789535U (zh) 一种电力电子器件的扇出型封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200527

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Avenue, Sunnyvale, California, USA

Patentee before: Alpha and Omega Semiconductor Inc.