CN100576521C - 堆栈式凸块结构及其制作方法 - Google Patents

堆栈式凸块结构及其制作方法 Download PDF

Info

Publication number
CN100576521C
CN100576521C CN200610126109A CN200610126109A CN100576521C CN 100576521 C CN100576521 C CN 100576521C CN 200610126109 A CN200610126109 A CN 200610126109A CN 200610126109 A CN200610126109 A CN 200610126109A CN 100576521 C CN100576521 C CN 100576521C
Authority
CN
China
Prior art keywords
projection
substrate
weld
stack type
weld pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610126109A
Other languages
English (en)
Other versions
CN101131975A (zh
Inventor
洪志明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN200610126109A priority Critical patent/CN100576521C/zh
Publication of CN101131975A publication Critical patent/CN101131975A/zh
Application granted granted Critical
Publication of CN100576521C publication Critical patent/CN100576521C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供一种堆栈式凸块结构及其制作方法。该制作方法为：首先，提供一基板，基板之一表面上配置有多数个焊垫；接着，于基板上的任两相邻之一第一焊垫与一第二焊垫上分别形成一第一凸块与一第二凸块；之后，于第一凸块与第二凸块之间形成一第三凸块，以藉由第三凸块使两相邻的焊垫电性连接。

Description

堆栈式凸块结构及其制作方法
【技术领域】
本发明有关于一种凸块结构及其制作方法，尤其是关于一种堆栈式凸块结构及其制作方法。
【背景技术】
在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路设计(IC design)、集成电路的制作(ICprocess)及集成电路的封装(IC package)。
在集成电路的制作中，芯片(chip)是经由晶圆(wafer)制作、形成集成电路以及切割晶圆(wafer sawing)等步骤而完成。晶圆具有一主动面(active surface)，其泛指晶圆的具有主动组件(active device)的表面。当晶圆内部的集成电路完成之后，晶圆的主动面更配置有多个焊垫(bonding pad)，以使最终由晶圆切割所形成的芯片可经由焊垫而向外电性连接于一承载器(carrier)。承载器例如为一导线架(leadframe)或一封装载板(package substrate)。芯片可以打线接合(wire bonding)或覆晶接合(flip chip bonding)的方式连接至承载器上，使得芯片的焊垫可电性连接于承载器的接点，以构成一芯片封装体。
就打线接合技术而言，除了使得芯片的焊垫电性连接于承载器的接点外，也可依照设计需求而使得芯片的两焊垫经由打线导线(bondingwire)而彼此电性连接，此即为托脚针脚式接合(stand-off stitch bonding，SSB)。
请参考图1，其显示了一种现有的芯片焊垫采用托脚针脚式接合的示意图。该现有的芯片100具有多个焊垫110，这些焊垫110配置于芯片100的一表面120上。由图1可知，芯片100上的两相邻焊垫110是藉由托脚针脚式接合而彼此电性连接。然而，若两相邻焊垫110的间距d1过小时，那么电性连接两相邻焊垫110的打线导线W1会因为空间的限制而弯曲过大，如此将导致打线导线W 1产生缺陷，使得原本应该电性连接的两相邻焊垫110其电性连接性能不佳甚至产生断路，进而降低芯片100的制作良率。
【发明内容】
本发明的目的是提供一种堆栈式凸块结构的制作方法，以提高焊垫之间电性连接的可靠度(interconnection reliability)及其电性表现(electrical performance)，且可增加组件的封装密度(packagingdensity)。
本发明的另一目的是提供一种堆栈式凸块结构，适用于一基板，此基板上具有多个焊垫，藉由一形成于两相邻焊垫之间的凸块使这两个焊垫电性连接，以降低基板的厚度。
为实现上述目的，本发明提出一种堆栈式凸块结构的制作方法，其包括下述步骤。首先，提供一基板，基板之一表面上配置有多个焊垫。接着，于基板上的任两相邻之一第一焊垫与一第二焊垫上分别形成一第一凸块与一第二凸块。之后，于第一凸块与第二凸块之间形成一第三凸块，以藉由第三凸块使两相邻的焊垫电性连接。
该制作方法还包括利用打线技术接合另一第三焊垫与该第三凸块之间，使该第三焊垫与该第一焊垫及该第二焊垫电性连接。
为实现上述目的，本发明提出一种堆栈式凸块结构，适用于一基板上，该基板的表面上具有多个焊垫，该凸块结构包括一第一凸块与一第二凸块，分别配置于该基板的任两相邻焊垫上；以及一第三凸块，堆栈于该第一凸块与该第二凸块之间，以藉由该第三凸块使两相邻的焊垫电性连接。
该堆栈式凸块结构还包括一第四凸块，配置于该基板之另一焊垫上；以及一打线导线，该打线导线的两端分别连接于该第三凸块与该第四凸块。
上述第一凸块、第二凸块与第三凸块均为一钉状凸块，且第一凸块、第二凸块与第三凸块的材料为金，而焊垫为铝垫。
与现有技术相比，本发明的堆栈式凸块结构及其制作方法是利用打线接合技术于基板上的两相邻焊垫间形成一凸块，使得这两个焊垫可透过此凸块而彼此电性连接。如此，不仅可提高焊垫之间电性连接的可靠度(interconnection reliability)及其电性表现(electrical performance)，且可增加组件的封装密度(packaging density)及降低基板的厚度。此外，本发明的堆栈式凸块结构的制作方法可应用于多个焊垫之间的电性连接，使得多个焊垫藉由多个凸块与打线导线而彼此电性连接，且打线导线的弯曲度不会过大，因此这些焊垫的电性连接性能较佳。
为让本发明的目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
【附图说明】
图1为现有的一种芯片的焊垫采用托脚针脚式接合的示意图。
图2A至图2D为本发明一实施例的一种堆栈式凸块结构的制作方法的示意图。
图3A至图3C为以打线接合技术形成图2B的第一凸块的示意图。
图4A与4B为本发明另一实施例的在基板的焊垫上形成第一凸块、第二凸块及第三凸块，之后再利用打线接合技术形成一打线导线，使第一凸块、第二凸块与第三凸块透过此打线导线而彼此电性连接的制作流程示意图。
图5为本发明又一实施例的一种堆栈式凸块结构的示意图。
【具体实施方式】
图2A至图2D为本发明一实施例的一种堆栈式凸块结构的制作方法的示意图。本实施例的堆栈式凸块结构的制作方法包括下述步骤。首先，请参考图2A，提供一基板200(例如为一芯片)，基板200的一表面210上配置有多数个焊垫222、224、226(可为铝垫)，且这些焊垫222、224、226可具有相同的电性。
接着，请参考图2B，于基板200上的任两相邻焊垫222、224上分别形成一第一凸块B1与一第二凸块B2。在本实施例中，此相邻两焊垫222、224间的间距d2可小于70微米(μm)；此外，第一凸块B1与第二凸块B2的材质可为金，且第一凸块B1与第二凸块B2例如藉由打线接合技术、电镀(electroplating)或其它方式而形成。
在此，对于以打线接合技术形成第一凸块B1与第二凸块B2的制作过程作进一步说明。图3A至图3C为以打线接合技术形成图2B的第一凸块的示意图。首先，请参考图3A，细导线W2的一端于打线器M的钢嘴M1之前形成一球状物B。若细导线W2的材质为金，则球状物B为金球。接着，请参考图3A与图3B，打线器M以加压的方式将球状物B压焊于焊垫222上。然后，请参考图3C，打线器M的钢嘴M1快速切离细导线W2，以形成第一凸块B1于焊垫222上。在此必须说明的是，由于打线器M的钢嘴M1的切离动作，所以第一凸块B1通常会形成钉状凸块；换言之，第一凸块B1的外型可为类似钉子的形状而具有一头状部H与一颈缩部N。此外，第二凸块B2的制作过程与外型则通常同于上述第一凸块B1的制作过程与外型，故此处不再赘述。
在形成如图2B所示的第一凸块B1与第二凸块B2之后，请参考图2C，再利用打线接合技术于第一凸块B1与第二凸块B2之间形成一第三凸块B3(其材质可为金)，以藉由第三凸块B3使两相邻的焊垫222、224电性连接。本实施例中，第三凸块B3亦可为一钉状凸块。值得注意的是，本实施例中，由于第一凸块B1、第二凸块B2与第三凸块B3的材质皆可为金，第一凸块B1与第三凸块B3之间，以及第二凸块B2与第三凸块B3之间为金-金共晶接合，因此，此堆栈式凸块结构S具有较佳的电性表现。
经由上述图2A至图2C的步骤之后，一种基本的堆栈式凸块结构S即可完成。而在完成上述基本的堆栈式凸块结构S之后，本发明更可利用下列方式使第一凸块B1及第二凸块B2与其它焊垫上的凸块电性连接。
图2D为在基板的焊垫上形成第四凸块，之后再利用打线接合技术形成一打线导线，使第一凸块、第二凸块与第四凸块透过此打线导线而彼此电性连接的制作流程示意图。请参考图2D，首先，于另一焊垫226上形成一第四凸块B4。第四凸块B4的制作过程与外型通常与第一凸块B1的制作过程及其外型相同，故此处不再赘述。然后，利用打线接合技术于第三凸块B3与第四凸块B4之间形成一打线导线W3，以藉由打线导线W3使另一焊垫226与上述两相邻的焊垫222、224电性连接。在此必须说明的是，第四凸块B4若是藉由打线接合技术而形成，那么可以在形成第四凸块B4之后以不切离细导线W2(见图3B与图3C)的方式，将细导线W2沿着设计好的路径而拉焊至第三凸块B3以形成打线导线W3后再加以切离。换言之，在依序形成第四凸块B4与打线导线W3之后，细导线W2才会切离。
经由上述图2D的步骤之后，堆栈式凸块结构S更包括第四凸块B4以及电性连接第三凸块B3与第四凸块B4的打线导线W3。由图2D可知，由于打线导线W3的弯曲度不会过大，因此打线导线W3不会产生缺陷，进而维持这些焊垫222、224、226之间的电性连接的性能。
图4A与4B绘示本发明另一实施例之在基板的焊垫上形成第一凸块、第二凸块及第三凸块，之后再利用打线接合技术形成一打线导线，使第一凸块、第二凸块与第三凸块透过此打线导线而彼此电性连接的制作流程示意图。本实施例与上述实施例的主要不同处在于，本实施例的某些制程步骤顺序有作改变。
请参考图4A，在相当于图2A的步骤之后，亦即提供一基板300之后，在基板300的任两相邻焊垫322、324上分别形成一第一凸块B1’与一第二凸块B2’。接着，于另一焊垫326上形成第三凸块B3’。然后，请参考图4B，利用打线接合技术于第一凸块B1’与第二凸块B2’之间形成一第四凸块B4’以及一连接第三凸块B3’与第四凸块B4’的打线导线W3’，以藉由打线导线W3’使另一焊垫326与上述两相邻的焊垫322、324电性连接。
请参考图5，其为本发明又一实施例的一种堆栈式凸块结构的示意图。另一实施例的堆栈式凸块结构S’包括九个凸块B5与一打线导线W4。堆栈式凸块结构S(见图2D)与堆栈式凸块结构S’的不同之处在于，堆栈式凸块结构S’的五个焊垫420经由这些凸块B5与打线导线W4而彼此电性连接。值得注意的是，堆栈式凸块结构S与S’只是用以举例，其焊垫之间的电性连接关系可依照设计需求而改变凸块与打线导线的数量与连接方式，以达到所欲设计的电性连接性能。
综上所述，本发明的堆栈式凸块结构及其制作方法至少具有以下的优点：
一、由于本发明可使相邻焊垫上的凸块与相邻焊垫间的凸块之间为共晶接合，因此可提高焊垫之间电性连接的可靠度及其电性表现。
二、由于本发明可使多个相邻焊垫藉由多个凸块而彼此电性连接，因此可增加组件的封装密度及降低基板的厚度。
三、由于本发明可使得多个焊垫藉由多个凸块与打线导线而彼此电性连接，且打线导线的弯曲度不会过大，因此这些焊垫的电性连接性能较佳。
虽然本发明以前述的实施例揭露如上，但其仅为说明本发明的原理及功效，而非用以限制本发明。在不脱离本发明的精神和范围内，本领域的普通技术人员可以对本发明进行各种改动。倘若对本发明的修改属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动在内。

Claims (8)

1.一种堆栈式凸块结构的制作方法，首先提供一基板，该基板的一表面上配置有多个焊垫；其特征在于，该制作方法还包括：
于该基板上的任两相邻之一第一焊垫与一第二焊垫上分别形成一第一凸块与一第二凸块；
于该第一凸块与该第二凸块之间形成一第三凸块，以藉由该第三凸块使两相邻的焊垫电性连接；以及
利用打线技术接合另一第三焊垫与该第三凸块之间，使该第三焊垫与该第一焊垫及该第二焊垫电性连接。
2.如权利要求1所述的堆栈式凸块结构的制作方法，其特征在于：该第一凸块、该第二凸块与该第三凸块为一钉状凸块，且藉由打线接合技术形成。
3.一种堆栈式凸块结构的制作方法，首先提供一基板，该基板的一表面上配置有多个焊垫；其特征在于，该制作方法还包括：
于该基板上的任两相邻之一第一焊垫与一第二焊垫上分别形成一第一凸块与一第二凸块；
于该基板上的另一第三焊垫形成一第三凸块；以及
利用打线技术接合该第三凸块与第一凸块及一第二凸块之间，使该第三焊垫与该第一焊垫及该第二焊垫电性连接。
4.如权利要求3所述的堆栈式凸块结构的制作方法，其特征在于：该第一凸块、该第二凸块与该第三凸块为一钉状凸块，且藉由打线接合技术形成。
5.一种堆栈式凸块结构，适用于一基板上，该基板的表面上具有多个焊垫，其特征在于该凸块结构包括：
一第一凸块与一第二凸块，分别配置于该基板的任两相邻焊垫上；
一第三凸块，堆栈于该第一凸块与该第二凸块之间，以藉由该第三凸块使两相邻的焊垫电性连接；
一第四凸块，配置于该基板之另一焊垫上；以及
一打线导线，该打线导线的两端分别连接于该第三凸块与该第四凸块。
6.如权利要求5所述的堆栈式凸块结构，其特征在于：该第一凸块、该第二凸块与该第三凸块为一钉状凸块。
7.如权利要求5所述的堆栈式凸块结构，其特征在于：该基板任两相邻焊垫的间距小于70微米。
8.如权利要求5所述的堆栈式凸块结构，其特征在于：该第一凸块、该第二凸块与该第三凸块的材料为金，而该焊垫为铝垫。
CN200610126109A 2006-08-22 2006-08-22 堆栈式凸块结构及其制作方法 Expired - Fee Related CN100576521C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200610126109A CN100576521C (zh) 2006-08-22 2006-08-22 堆栈式凸块结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610126109A CN100576521C (zh) 2006-08-22 2006-08-22 堆栈式凸块结构及其制作方法

Publications (2)

Publication Number Publication Date
CN101131975A CN101131975A (zh) 2008-02-27
CN100576521C true CN100576521C (zh) 2009-12-30

Family

ID=39129168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610126109A Expired - Fee Related CN100576521C (zh) 2006-08-22 2006-08-22 堆栈式凸块结构及其制作方法

Country Status (1)

Country Link
CN (1) CN100576521C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112271168A (zh) * 2020-10-28 2021-01-26 广州立景创新科技有限公司 线路结构

Also Published As

Publication number Publication date
CN101131975A (zh) 2008-02-27

Similar Documents

Publication Publication Date Title
KR100445073B1 (ko) 듀얼 다이 패키지
CN102456677B (zh) 球栅阵列封装结构及其制造方法
US7790504B2 (en) Integrated circuit package system
TW200828523A (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
JP2004056023A (ja) 半導体装置及びその製造方法
US7371675B2 (en) Method and apparatus for bonding a wire
CN100464418C (zh) 半导体装置及其制造方法
US7566970B2 (en) Stacked bump structure and manufacturing method thereof
CN100576521C (zh) 堆栈式凸块结构及其制作方法
JP3497775B2 (ja) 半導体装置
US20060138614A1 (en) Semiconductor device and method of fabricating the same
CN101465341B (zh) 堆叠式芯片封装结构
CN100481407C (zh) 晶片上引脚球格阵列封装构造
CN104008982A (zh) 芯片封装工艺及芯片封装
US20080136027A1 (en) Method of bonding wire of semiconductor package
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
US20040262773A1 (en) Chip-stacked package
CN101315921B (zh) 芯片堆栈封装结构及其制造方法
JP2007141947A (ja) 半導体装置およびその製造方法
JP2004221264A (ja) 半導体装置及びその製造方法
JP4658987B2 (ja) 半導体装置
CN101527293A (zh) 四方扁平无引脚型态封装结构以及导线架
CN101211883A (zh) 芯片封装结构
KR20060005713A (ko) 업-다운 타입 칩 스택 패키지
CN100463156C (zh) 晶片封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20210822

CF01 Termination of patent right due to non-payment of annual fee