TWI529868B - 多晶片混合封裝的半導體器件及其製備方法 - Google Patents

多晶片混合封裝的半導體器件及其製備方法 Download PDF

Info

Publication number
TWI529868B
TWI529868B TW102128309A TW102128309A TWI529868B TW I529868 B TWI529868 B TW I529868B TW 102128309 A TW102128309 A TW 102128309A TW 102128309 A TW102128309 A TW 102128309A TW I529868 B TWI529868 B TW I529868B
Authority
TW
Taiwan
Prior art keywords
wafer
pin
body portion
side wall
pins
Prior art date
Application number
TW102128309A
Other languages
English (en)
Other versions
TW201507065A (zh
Inventor
哈姆紮 耶爾馬茲
薛彥迅
魯軍
彼得 威爾遜
霍炎
牛志強
魯明朕
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Priority to TW102128309A priority Critical patent/TWI529868B/zh
Publication of TW201507065A publication Critical patent/TW201507065A/zh
Application granted granted Critical
Publication of TWI529868B publication Critical patent/TWI529868B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

多晶片混合封裝的半導體器件及其製備方法
本發明一般涉及一種功率器件，尤其是涉及薄型的具有良好散熱效果的功率器件及其製備方法。
傳統上，功率器件裏面的互連技術有引線鍵合或金屬片連接等多種方式，例如美國專利申請US6870254B1揭示的圖1A~1C所示的流程示意圖中，將晶片15粘附在引線框架11之上，位於晶片15上方的金屬片16用於連接晶片15的電極與引線框架11附近的引腳，圖中的金屬片16的一邊向下彎折延伸，以便與引線框架11包含的一個帶有V形凹槽18的引腳13進行機械及電性連接，這種方式在應對單晶片封裝時具有良好的散熱性能，但是無法將多個晶片進行封裝，因為在通常類似DC-DC等電源管理器件裏面一般要集成一高端MOSFET和一低端MOSFET。圖2中公開了集成兩個MOSFET的器件，一個低端MOSFET 25被粘貼之一個基座20上，然後將一個金屬片26安裝在低端MOSFET 25的頂部並與頂部的一個電極焊接，金屬片26的一邊向下彎折從而接觸基座20附近的一個引腳22，同時，另一個高端MOSFET 27被粘貼在金屬片20之上，另一個金屬片28用於與高端MOSFET 27頂部的一個電極進行焊接，金屬片28 具有向下彎折的部分接觸基座20附近的一個引腳21，以圖2展示的晶片層疊的方式實現兩個MOSFET與基座20及其附近的多個引腳之間的電性連接。圖2的這種方式的不足在於直接增加了器件最終的的厚度，而且散熱效果不加。
正是基於以上問題的考慮，提出了本申請後續的各種實施方式。
在一個實施方式中，本發明公開了一種多晶片混合封裝的半導體器件，包括晶片安裝單元和第一、第二晶片及第一、第二互聯結構，其中晶片安裝單元包括：相鄰及並排設置的第一、第二基座，它們各具有相對的一組第一、第二橫向邊緣和相對的另一組第一、第二縱向邊緣，第一基座的第二縱向邊緣靠近第二基座的第一縱向邊緣；並排設置的第一、第二引腳，皆位於第一基座的第一縱向邊緣附近；具有一長條狀內引腳的第三引腳，其內引腳自第一、第二引腳所在的直線上沿著第一、第二基座各自的第一橫向邊緣的長度方向朝第二基座的第一、第二縱向邊緣的對稱中心線附近延伸；具有一長條狀內引腳的第四引腳，其內引腳沿著第二基座的第二縱向邊緣的長度方向上延伸。其中，第一晶片粘貼至第一基座的頂面，第二晶片倒裝安裝在第三引腳的內引腳及第二基座上，使第二晶片正面的主、副電極分別電性連接至第二基座和第三引腳上；第一互聯結構包括橫跨安裝在第一、第二晶片上方的橋式金屬片，具有一主平板部分及主平板部分兩側的向下彎折延伸的第一、第二側壁，第一側壁抵壓並焊接在第一、第二引腳中兩者之一上，第二側壁抵壓並焊接在第四引腳上，以將第一晶片正面的主電極以及第二晶片背面的背部電極電性連接至第 四引腳和第一、第二引腳兩者之一上；第二互聯結構將第一晶片正面的副電極電性連接至第一、第二引腳兩者中沒有與第一互聯結構進行電性連接的一個上。
上述的多晶片混合封裝的半導體器件，主平板部分包括一連接部和一焊接在第一晶片的主電極、第二晶片的背部電極之上的本體部，實質為矩形的本體部在其第一縱向邊緣與第一或第二橫向邊緣的拐角處具有一矩形切口而使其形成為L形結構；其中連接部自本體部的第一縱向邊緣向第一或第二引腳上方橫向延伸並使連接部的一端向下彎折延伸形成第一側壁，第二側壁為自本體部的第二縱向邊緣向下彎折延伸形成。
上述的多晶片混合封裝的半導體器件，第二互聯結構為一豎截面呈Z形的金屬片，包括具有高度落差的高臺面部分和低臺面部分，分別焊接至第一晶片正面的副電極上和第一或第二引腳中的一個引腳的內引腳上；及高臺面部分位於在所述切口中，使高臺面部分和本體部以相嵌的方式佈置。
上述的多晶片混合封裝的半導體器件，第二互聯結構為一鍵合引線，其一端鍵合在第一晶片正面的副電極上，另一端鍵合在第一或第二引腳中沒有用於承載第一側壁的一個引腳的內引腳上。
上述的多晶片混合封裝的半導體器件，用於承載第一側壁的第一或第二引腳的內引腳的頂面上形成有沿著第一基座的第一縱向邊緣的長度方向延伸的條狀定位槽，所述第一側壁插入至定位槽內以此來固持橋式金屬片。
上述的多晶片混合封裝的半導體器件，第一側壁包括自第一側壁的底部向外水平延伸的抵接部，焊接在承載第一側壁的第一或第 二引腳中的一個引腳的內引腳的頂面上。
上述的多晶片混合封裝的半導體器件，第四引腳的內引腳的頂面上形成有沿著第二基座的第二縱向邊緣的長度方向延伸的條狀定位槽，所述第二側壁插入至定位槽內以此來固持橋式金屬片。
上述的多晶片混合封裝的半導體器件，本體部的第二縱向邊緣的中間部位向下彎折延伸形成第二側壁，以及本體部的第二縱向邊緣兩端的分別靠近本體部的第一、第二橫向邊緣的部位向下彎折延伸形成兩個扣合片，與第二側壁間隔開的該兩個扣合片分別位於第二側壁的兩側；在第四引腳的內引腳的靠近其兩端處，分別形成有貫穿該內引腳厚度的兩個卡位孔，兩個扣合片分別相對應的扣持在該兩個卡位孔內以固持橋式金屬片；以及第二側壁包括自第二側壁的底部向外水平延伸的抵接部，焊接在第四引腳的內引腳位於兩個卡位孔之間的頂面上。
上述的多晶片混合封裝的半導體器件，第二側壁包括自第二側壁的底部向外水平延伸的抵接部，焊接在用於承載第二側壁的第四引腳的內引腳的頂面上。
上述的多晶片混合封裝的半導體器件，在所述本體部底面的用於與第二晶片的背部電極進行接觸並焊接的區域上形成有凹陷于本體區底面的凹槽，所述凹槽的兩端延伸到本體部的周邊處。
上述的多晶片混合封裝的半導體器件，第一、第二基座各自的底面上均設置有一個向下凸出的方形支柱；以及第一至第四引腳中的每一個引腳所包含的外引腳均包括設置於該引腳的內引腳的底面上的下置部分，並且第一至第四引腳中各自的外引腳的下置部分的底面皆與第一、第二基座各自的方形支柱的底面共面。
上述的多晶片混合封裝的半導體器件，L形的所述本體部向上以整體收縮周邊尺寸的方式，形成橋式金屬片的位於本體部之上的一個L形的臺面結構，與所述本體部連續。
上述的多晶片混合封裝的半導體器件，還包括將晶片安裝單元和第一、第二晶片以及第一、第二互聯結構予以包覆的塑封體，其包覆方式為至少使第一和第二基座各自底部的支柱的底面、第一至第四引腳的各自外引腳的下置部分的底面均外露于塑封體的底面。
上述的多晶片混合封裝的半導體器件，還包括將晶片安裝單元和第一、第二晶片以及第一、第二互聯結構予以包覆的塑封體，其包覆方式為至少使第一和第二基座各自底部的支柱的底面、第一至第四引腳的各自外引腳的下置部分的底面外露于塑封體的底面，和使臺面結構的頂面外露于塑封體的頂面。
本發明還公開了一種多晶片混合封裝的半導體器件的製備方法，包括以下步驟：步驟S1、提供一晶片安裝單元，包括：相鄰及並排設置的第一、第二基座，它們各具有相對的一組第一、第二橫向邊緣和相對的另一組第一、第二縱向邊緣，第一基座的第二縱向邊緣靠近第二基座的第一縱向邊緣；並排設置的第一、第二引腳，皆位於第一基座的第一縱向邊緣附近；具有一長條狀內引腳的第三引腳，其內引腳自第一、第二引腳所在的直線上沿著第一、第二基座各自的第一橫向邊緣的長度方向朝第二基座的第一、第二縱向邊緣的對稱中心線附近延伸；具有一長條狀內引腳的第四引腳，其內引腳沿著第二基座的第二縱向邊緣的長度方向上延伸；步驟S2、將第一晶片粘貼至第一基座頂面，將第二晶片倒裝 安裝在第三引腳的內引腳及第二基座上，使第二晶片正面的主、副電極分別電性連接至第二基座和第三引腳上；步驟S3、將一橋式金屬片的第一互聯結構橫跨安裝在第一、第二晶片上方，橋式金屬片包括一主平板部分及主平板部分兩側的向下彎折延伸的第一、第二側壁；於該步驟中，使第一側壁抵壓並焊接在第一、第二引腳中兩者之一上，使第二側壁抵壓並焊接在第四引腳上，以將第一晶片正面的主電極以及第二晶片背面的背部電極電性連接至第四引腳上和同時連接至第一、第二引腳中兩者之一上；利用一第二互聯結構將第一晶片正面的副電極電性連接至第一、第二引腳兩者中沒有與第一互聯結構進行電性連接的一個上。
上述的方法，主平板部分包括一連接部和一本體部，實質為矩形的本體部在其第一縱向邊緣與其第一或第二橫向邊緣的拐角處具有一矩形切口而使其形成為L形結構，連接部自本體部的第一縱向邊緣向第一或第二引腳上方橫向延伸並使連接部的一端向下彎折延伸形成第一側壁，第二側壁為自本體部的第二縱向邊緣向下彎折延伸形成；在步驟S3中，本體部被安裝到第一、第二晶片上方，並焊接在第一晶片的主電極、第二晶片的背部電極上，同時使第一晶片正面的副電極暴露在所述切口中。
上述的方法，第二互聯結構為一豎截面呈Z形的金屬片，包括具有高度落差的高臺面部分和低臺面部分，在步驟S3中，分別被焊接至第一晶片的副電極上和第一或第二引腳中的一個引腳的內引腳上；並且高臺面部分被嵌入在所述切口中，使高臺面部分和本體部以相嵌的方式佈置。
上述的方法，第二互聯結構為一鍵合引線，在步驟S3中，其一端 被鍵合在第一晶片正面的副電極上，另一端被鍵合在第一或第二引腳兩者中沒有用於承載第一側壁的一個引腳的內引腳上。
上述的方法，用於承載第一側壁的第一或第二引腳的內引腳的頂面上形成有沿著第一基座的第一縱向邊緣的長度方向延伸的條狀定位槽，在步驟S3中，所述第一側壁對準並插入至定位槽內以此來固持橋式金屬片。
上述的方法，第一側壁包括自第一側壁的底部向外水平延伸的抵接部，在步驟S3中，該抵接部被焊接在承載第一側壁的第一或第二引腳中的一個引腳的內引腳的頂面上。
上述的方法，第四引腳的內引腳的頂面上形成有沿著第二基座的第二縱向邊緣的長度方向延伸的條狀定位槽，在步驟S3中，所述第二側壁對準並插入至定位槽內以此來固持橋式金屬片。
上述的方法，本體部的第二縱向邊緣的中間部位向下彎折延伸形成第二側壁，本體部的第二縱向邊緣兩端的分別靠近其第一、第二橫向邊緣的部位向下彎折延伸形成兩個扣合片，與第二側壁間隔開的該兩個扣合片分別位於第二側壁的兩側；以及在第四引腳的內引腳的靠近其兩端處，分別形成有貫穿該內引腳厚度的卡位孔，並且第二側壁包括自第二側壁的底部向外水平延伸的抵接部；在步驟S3中，兩個扣合片分別相對應的扣持在該兩個卡位孔內以固持橋式金屬片，該抵接部被焊接在第四引腳的內引腳位於兩個卡位孔之間的頂面上。
上述的方法，第二側壁包括自第二側壁的底部向外水平延伸的抵接部，在步驟S3中，該抵接部被焊接在承載第二側壁的第四引腳的內引腳的頂面上。
上述的方法，在所述本體部底面與第二晶片的背部電極進行接觸並焊接的區域上形成有凹陷于本體區底面的凹槽，所述凹槽的兩端至少延伸到本體部的周邊處；在步驟S2中，本體部通過塗覆在第二晶片背面的導電粘合材料與第二晶片的背部電極實施焊接，所述凹槽用於將集聚在粘合材料中的氣體疏導排出。
上述的方法，第一、第二基座各自的底面上均設置有一個向下凸出的方形支柱；以及第一至第四引腳中的每一個引腳所包含的外引腳均包括設置於該引腳的內引腳的底面上的下置部分，並且第一至第四引腳中各自的外引腳的下置部分的底面皆與第一、第二基座各自的方形支柱的底面共面。
上述的方法，L形的所述本體部向上以整體收縮周邊尺寸的方式，形成橋式金屬片的位於本體部之上的一個L形的臺面結構，與所述本體部連續。
上述的方法，完成步驟S3之後，還包括利用塑封體將晶片安裝單元和第一、第二晶片以及第一、第二互聯結構予以包覆的步驟，其包覆方式為至少使第一和第二基座各自底部的支柱的底面、第一至第四引腳的各自外引腳的下置部分的底面外露于塑封體的底面。
上述的方法，完成步驟S3之後，還包括利用塑封體將晶片安裝單元和第一、第二晶片以及第一、第二互聯結構予以包覆的步驟，其包覆方式為至少使第一和第二基座各自底部的支柱的底面、第一至第四引腳的各自外引腳的下置部分的底面外露于塑封體的底面，和使臺面結構的頂面外露于塑封體的頂面。
上述的方法，在步驟S2中，所述第一晶片或第二晶片包括一個頂 部塑封層覆蓋在晶片的正面，所述晶片的主、副電極從所述的頂部塑封層中露出各個金屬凸塊。
(先前技術)
15‧‧‧晶片
11‧‧‧引線框架
16‧‧‧金屬片
18‧‧‧V形凹槽
13‧‧‧引腳
25‧‧‧低端MOSFET
20‧‧‧基座
26‧‧‧金屬片
22‧‧‧引腳
27‧‧‧高端MOSFET
28‧‧‧金屬片
21‧‧‧引腳
(本發明)
111‧‧‧第一基座
112‧‧‧第二基座
101~104‧‧‧第一至第四引腳
111a‧‧‧第一橫向邊緣
111b‧‧‧第二橫向邊緣
111c‧‧‧第一縱向邊緣
111d‧‧‧第二縱向邊緣
112a‧‧‧第一橫向邊緣
112b‧‧‧第二橫向邊緣
112c‧‧‧第一縱向邊緣
112d‧‧‧第二縱向邊緣
103a‧‧‧內引腳
180‧‧‧對稱中心線
104a‧‧‧內引腳
1110、1120‧‧‧方形支柱或凸塊
101b‧‧‧外引腳
101'b‧‧‧垂直部分
101"b‧‧‧下置部分
101a‧‧‧內引腳
102b‧‧‧外引腳
102'b‧‧‧垂直部分
102"b‧‧‧下置部分
102a‧‧‧內引腳
103b‧‧‧外引腳
170‧‧‧直線
103'b‧‧‧垂直部分
103"b‧‧‧下置部分
104b‧‧‧外引腳
104'b‧‧‧垂直部分
104"b‧‧‧下置部分
121‧‧‧第一晶片
122‧‧‧第二晶片
121a‧‧‧主電極
121b‧‧‧副電極
222‧‧‧主平板部分
222a‧‧‧第一側壁
222b‧‧‧第二側壁
223‧‧‧臺面結構
2222‧‧‧本體部
2221‧‧‧連接部
2222a、2222b‧‧‧第一、第二橫向邊緣
2222c、2222d‧‧‧第一、第二縱向邊緣
101a-1‧‧‧條狀定位槽
222b-1‧‧‧扣合片
104a-1、104a-2‧‧‧卡位孔
222'b‧‧‧抵接部
221b‧‧‧高臺面部分
221a‧‧‧低臺面部分
224‧‧‧凹槽
222'a‧‧‧抵接部
104a-3‧‧‧條狀定位槽
221'‧‧‧第二互聯結構
102'‧‧‧第二引腳
101'‧‧‧第一引腳
250‧‧‧塑封體
221、222‧‧‧第一、第二互聯結構
1110、1120‧‧‧支柱
301‧‧‧焊墊
305‧‧‧金屬凸塊
300‧‧‧晶圓
302‧‧‧切割道
315‧‧‧切割槽
306‧‧‧塑封層
215‧‧‧切割槽
303‧‧‧環形區域
325‧‧‧基準線
306'‧‧‧頂部塑封層
300'‧‧‧晶片
307'‧‧‧背部電極
306'a‧‧‧側部塑封層
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
圖1A~1C是背景技術涉及到的單晶片封裝的功率器件。
圖2是背景技術涉及到的晶片疊加的功率器件。
圖3A~3B是本發明的晶片安裝單元的結構示意圖。
圖4A~4B是將兩個MOSFET粘貼至晶片安裝單元並在其上方安裝金屬片的步驟。
圖5A~5B是器件在完成晶片粘貼和金屬片安裝之後沿著虛線AA的豎截面示意圖。
圖6~7B是作為第一互聯結構的金屬片具有不同側壁結構的實施方式。
圖8是第二互聯結構不是金屬片而是鍵合引線的實施方式。
圖9是將原本承載第二互連結構的引腳用來承載第一互聯結構的橋式金屬片的側壁，而原本承載第一互聯結構的金屬片的引腳用來承載第二互聯結構。
圖10A~10B是對圖5A的器件進行塑封的示意圖。
圖11A~11B是對圖7B的器件進行塑封的示意圖。
圖12A~12F是形成高端、低端兩個MOSFET的一種可選方法的流程示意圖。
圖13A~13C是在晶圓上覆蓋塑封層並對其實施切割的流程示意圖。
如圖3A，展示了一個晶片安裝單元的結構示意圖，通常每條引線框架都會包含多個這樣的單元，為了簡介起見，本發明僅僅以一個晶片安裝單元進行示範性的說明。晶片安裝單元包括相互分割開的第一基座111、第二基座112和第一至第四引腳101~104，相鄰的第一基座111、第二基座112並排設置，它們大體上皆呈現為方形。為了敘述的方便，在晶片安裝單元所在的平面內，定義第一和第二基座的並行延伸的方向為縱向，分離延伸的方向為橫向。第一基座111具有相對的一組第一橫向邊緣111a、第二橫向邊緣111b和相對的另一組第一縱向邊緣111c、第二縱向邊緣111d，第二基座112也具有相對的一組第一橫向邊緣112a、第二橫向邊緣112b和相對的另一組第一縱向邊緣112c、第二縱向邊緣112d，第一基座111的第二縱向邊緣111d靠近第二基座112的第一縱向邊緣112c並且兩者大致平行。第一引腳101、第二引腳102也是並排設置的，認為它們共線，皆位於第一基座111的第一縱向邊緣111c附近，第一引腳101、第二引腳102之間設置有一個連接在第一基座111的第一縱向邊緣111c上的連筋，這是便於第一基座111與引線框架進行機械連接。第三引腳103具有一長條狀的內引腳103a，其內引腳103a沿著第一基座111的第一橫向邊緣111a、第二基座112的第一橫向邊緣112a的長度方向延伸，且內引腳103a自第一引腳101、第二引腳102所在的直線170上向第二基座112的第一縱向邊緣112c、第二縱向邊緣112d的對稱中心線180附近延伸，可以還未延伸到中心線180或者略微超過中心線180。第二基座112在其第一橫向邊緣112a靠近第二縱向邊緣112d的位置上設 置有一個連接在第一橫向邊緣112a上的連筋，這是便於第二基座112與引線框架進行機械連接。第四引腳104具有一個沿著第二基座112的第二縱向邊緣112d的長度方向上延伸的長條狀的內引腳104a。
為了理解圖3中的詳細結構，圖3B特意展示了將圖3A的晶片安裝單元進行翻轉後示意圖。在一些可選實施方式中，第一基座111、第二基座112的底面上各設置有一個向下凸出的方形支柱或凸塊1110、1120，而且第一至第四引腳101~104中的每一個引腳除了包含各自的內引腳之外，還包括一個或者多個外引腳。第一引腳101的外引腳101b除了包括位於其內引腳101a的外側邊緣上的垂直部分101'b之外，還包括自垂直部分101'b的底部朝第一基座111水平延伸並位於內引腳101a底面上的下置部分101"b，其中內引腳101a的外側邊緣為背離第一基座111的一個邊緣，而垂直部分101'b和下置部分101"b相互垂直使外引腳101b呈L形。在一些實施方式中，第一引腳101的兩個外引腳101b各自的下置部分101"b被一它們之間的一個位於內引腳101a底面上中間連接部連接在一起。類似的，第二引腳102的外引腳102b包括一個位於其內引腳102a的背離第一基座111的外側邊緣上的垂直部分102'b，和包括自垂直部分102'b的底部朝第一基座111水平延伸並位於內引腳102a底面上的下置部分102"b，垂直部分102'b和下置部分102"b相互垂直使外引腳102b呈L形。同樣，第三引腳103的外引腳103b包括設置在內引腳103a的位於第一引腳101、第二引腳102所在直線170上的一端的端面上的一個垂直部分103'b，和包括自垂直部分103'b的底部向其內引腳103位於對稱中心線180附近的 另一端延伸的並位於內引腳103a底面上的下置部分103"b，垂直部分103'b和下置部分103"b相互垂直使外引腳103b呈L形。在一些實施方式中，在內引腳103a上還開設有一個長方形的開口，貫穿內引腳103a的厚度，並且沿內引腳103a的長度方向延伸。類似的，第四引腳104的外引腳104b包括一個位於其內引腳104a的外側邊上的垂直部分104'b，和自垂直部分104'b的底部朝第二基座112水平延伸並位於內引腳104a底面上的下置部分104"b，內引腳104a的外側邊緣為其背離第二基座112的一個邊緣，垂直部分104'b和下置部分104"b相互垂直使外引腳102b呈L形。在一些實施方式中，第四引腳104的兩個相互鄰近的外引腳104b各自的下置部分104"b被一它們之間的一個位於內引腳104a底面上中間連接部連接在一起。
值得注意的是，外引腳101b~104b各自的下置部分101"b、102"b、103"b、104"b的底面皆共面，並且與第一基座111、第二基座112的各底面上的方形支柱1110、1120的底面位於同一平面，這將為後續的塑封工序將帶來便捷。
如圖4A，將第一晶片121粘貼至第一基座111的頂面上，將第二晶片122倒裝安裝在第三引腳103的內引腳103a及第二基座112上。 第一晶片121、第二晶片122皆是垂直的功率MOSFET，均包含位於它們正面的主電極(例如源極)、副電極(例如比源極面積小的柵極)和背面的覆蓋的由一金屬化層所構成的背部電極(例如漏極)，而且第一晶片121、第二晶片122在一些實施方式中可以是裸晶片，但是較佳的選擇利用圖12A~12G所形成的帶有塑封層的塑封晶片，該等晶片因為塑封層的支持而可以大幅度降低襯底厚 度從而降低MOSFET的通態電阻，同時也具備便於與橋式金屬片的進行焊接的優勢，這在後續內容中將會詳細介紹。利用諸如焊錫膏之類的導電材料，使第一晶片121的背部電極粘附在第一基座111上，使第二晶片112正面的主電極焊接至第二基座112的頂面上，和使第二晶片112的副電極焊接在第三引腳103的內引腳103a上。圖4A中展示了第一晶片121的朝上的主電極121a和副電極121b，由於第二晶片122是倒裝的，所以圖中並未標注其朝下的正、副電極。
在圖4B的爆炸示意圖中，將呈現為橋式金屬片結構的第一互聯結構橫跨安裝在第一晶片111、第二晶片112的上方，橋式金屬片包括一主平板部分222，並且包括主平板部分222兩側的向下彎折延伸的第一側壁222a、第二側壁222b。鑒於圖4B中一個L形的臺面結構223擋住了部分視線，所以先以圖7B為例，對橋式金屬片進行描述。主平板部分222包括一焊接在第一晶片121的主電極121a、第二晶片122的背部電極之上的本體部2222，和包含一連接部2221。實質為矩形的本體部2222具有一組相對的第一、第二橫向邊緣2222a、2222b和另一組相對的第一、第二縱向邊緣2222c、2222d，在其第一縱向邊緣2222c與第一橫向邊緣2222a的拐角處具有一矩形切口而使其形成為L形結構。在圖7B的實施方式中，連接部2221自本體部2222的第一縱向邊緣2222c向第一引腳101上方橫向延伸，並使連接部2221的一端向下彎折延伸形成第一側壁222a，而第二側壁222b為自本體部2222的第二縱向邊緣2222d向下彎折延伸形成。
在圖4B中，使第一側壁222a抵壓並焊接在第一引腳101上，使第 二側壁222b抵壓並焊接在第四引腳104上，橋式金屬片完成安裝之後的結構如圖5A所示。在一些實施方式中，用於承載第一側壁222a的第一引腳101的內引腳101a的頂面上，形成有沿著第一基座111的第一縱向邊緣111c的長度方向延伸的條狀定位槽101a-1(可參見圖3A)，而片狀的第一側壁222a就對準並插入至定位槽101a-1內以此來固持橋式金屬片，防止其滑動，可以預先在定位槽101a-1內填充一些圖中並未示意出的導電的粘合材料，以增強第一側壁222a和第一引腳101之間的機械及電性連接能力。在圖4B~5A的實施方式中，本體部222的第二縱向邊緣2222d的中間部位向下彎折延伸形成第二側壁222b，以及本體部222的第二縱向。邊緣2222d兩端的分別靠近本體部的第一、第二橫向邊緣2222a、2222b的部位向下彎折延伸形成兩個扣合片222b-1，也呈現為片狀，該兩個扣合片222b-1與第二側壁222b間隔開，並且分別位於第二側壁222b的兩側，其中第二側壁222b包括自第二側壁222b的底部沿著背離第二基座112的方向向外水平延伸的抵接部222'b。 在第四引腳104的內引腳104a的靠近其兩端處，分別形成有貫穿該內引腳104a厚度的卡位孔104a-1、104a-2(可參見圖3A)，在橋式金屬片的安裝步驟中，兩個扣合片222b-1相對應的分別對準並扣持在該兩個卡位孔104a-1內，以固持橋式金屬片，而抵接部222'b則通過導電的粘合材料焊接在第四引腳104的內引腳104a位於兩個卡位孔104a-1、104a-2之間的頂面上。從而將第一晶片121正面的主電極121a以及第二晶片112背面的背部電極電性連接至第一引腳101和第四引腳104上。
如圖5A，第二互聯結構221為一豎截面呈Z形的金屬片，也是由金 屬平板壓印或衝壓形成，包括具有高度落差的高臺面部分221b和低臺面部分221a，前者位置相對較高，高臺面部分221b焊接至第一晶片121正面的副電極121b上，而通過導電的粘合材料，低臺面部分221a焊接至第二引腳102的內引腳102a上。注意本體區2222呈現L形的優勢在於，可使得高臺面部分221b位於在本體區2222的前述切口中，使高臺面部分221b和本體部2222以相嵌的方式佈置，用於優化器件尺寸。
圖5B是對圖5A中的多晶片混合封裝的半導體器件沿著虛線AA的豎截面示意圖，譬如圖7B中的L形的本體部2222向上以整體收縮周邊尺寸的方式，形成了的位於本體部2222之上的一個L形的臺面結構223，與本體部2222連續成一體。在本體部2222的底面用於與第二晶片122的背部電極進行接觸並焊接的區域上，形成有凹陷于本體區底面的凹槽224，凹槽224的至少一端或者兩端均延伸到本體部2222的周邊處，以保障凹槽224不是封閉的而是與外部連通的，在本體部2222通過塗覆在第二晶片122背面的導電粘合材料與第二晶片122的背部電極實施焊接的步驟中，凹槽204用於將集聚在粘合材料(如焊錫膏)內的氣體疏導排出，以免造成電氣性能的可靠性降低。橋式金屬片是以一個金屬平板採取壓印或衝壓而一體成型的整體結構。
圖6也是一種可選的實施方式，橋式金屬片與圖4B不同之處在於，第一側壁222a包括自第一側壁222a的底部沿著背離第一基座111的方向向外水平延伸的抵接部222'a，第二側壁222b包括自第二側壁222b的底部沿著背離第二基座112的方向向外水平延伸的抵接部222'b。晶片安裝單元與圖3A的不同之處在於，第一引腳 101、第四引腳104各自的內引腳的頂面均沒有定位槽或者卡位孔。針對橋式金屬片，可以通過導電的粘合材料，將抵接部222'a焊接在承載第一側壁222a的第一引腳101的內引腳101a的頂面上，將抵接部222'b焊接在用於承載第二側壁222b的第四引腳104的內引腳104a的頂面上。
圖7A~7B也是一種可選的實施方式，晶片安裝單元與圖3A的不同之處在於，第四引腳104的內引腳104a上沒有設置卡位孔，而是在內引腳104a的頂面上形成有沿著第二基座112的第二縱向邊緣112d的長度方向延伸的條狀定位槽104a-3，片狀的第二側壁222b對準和插入至定位槽104a-3內以此來固持橋式金屬片。可以預先在定位槽104a-3內填充一些圖中並未示意出的導電的粘合材料，以增強第二側壁222b和第四引腳104之間的機械及電性連接能力。
圖8也是一種可選的實施方式，與圖5A的實施方式比，僅僅是先前金屬片的第二互聯結構221被鍵合引線的第二互聯結構221'取代了。
圖9也是一種可選的實施方式，與圖5A的實施方式比，晶片安裝單元的變化主要在於，第二引腳102'與圖3A中的第一引腳101的結構完全一致，第一引腳101'與圖3A中的第二引腳102的結構完全一致。橋式金屬片的變化主要在於，在實質為矩形的本體部2222的第一縱向邊緣2222c與第二橫向邊緣2222b(而非第一橫向邊緣2222a)的拐角處具有一矩形切口而使其形成為L形結構。第一晶片121的粘貼方式也稍有變動，在圖4A中，第一晶片121的主電極121a靠近第一基座111的第二橫向邊緣111b、副電極121b靠 近第一基座111的第一橫向邊緣111a，但是在圖9中，第一晶片121的主電極121a靠近第一基座111的第一橫向邊緣111a、副電極121b靠近第一基座111的第二橫向邊緣111b。在圖9的實施方式中，連接部2221自本體部2222的第一縱向邊緣2222c向第二引腳102'上方橫向延伸，並使連接部2221的一端向下彎折延伸形成第一側壁222a，第一側壁222a對準並插入至第二引腳102'的內引腳的頂面的一個定位槽內，以此來固持橋式金屬片。為金屬片的第二互聯結構221的高臺面部分221b焊接至第一晶片121的副電極121b上，低臺面部分221a焊接至第一引腳101'的內引腳的頂面上。在圖4A中，連接部2221位於第一縱向邊緣2222c的靠近第二橫向邊緣2222b的位置上，但是在圖9中，連接部2221位於第一縱向邊緣2222c的靠近第一橫向邊緣2222a的位置上。本體區2222呈現L形的優勢在於，可使得高臺面部分221b位於在本體區2222的本體部2222的前述切口中，使高臺面部分221b和本體部2222以相嵌的方式佈置，以優化器件尺寸。其切口的意義在於暴露出副電極121b而避免該電極被本體區2222覆蓋，此時第二互聯結構221也可以被鍵合引線替代。
完成晶片粘貼、第一、第二互聯結構的安裝之後，包含多個晶片安裝單元的引線框架在塑封工藝中將被塑封料包覆，之後對引線框架和塑封料進行切割形成單獨的多晶片混合封裝的半導體器件。如圖10A~10B的實施方式，多晶片混合封裝的半導體器件還包括將晶片安裝單元和第一晶片121、第二晶片122以及第一、第二互聯結構221、222予以包覆的塑封體250，其包覆方式為至少使第一基座111和第二基座112各自底部的支柱1110、1120的底面外 露于塑封體250的底面，使第一至第四引腳101~104的各自外引腳101b~104b的下置部分101"b~104"b的底面均外露于塑封體250的底面，和使L形的臺面結構223的頂面外露于塑封體250的頂面。在該實施例中，圖10A是塑封體250的頂面的示意圖，圖10B是塑封體250的底面的示意圖。
圖7B所示的多晶片混合封裝的半導體器件，因為橋式金屬片的主平板部分222是直接依賴機械衝壓或沖切形成，沒有類似圖5A的臺面結構223，所以主平板部分222往往會呈現出為一個拱形而其頂面會略微隆起，所以與圖10的主要區別在於，主平板部分222可以選擇被塑封包覆在塑封體250的內部。在該實施例中，圖11A是塑封體250的頂面的示意圖，圖11B是塑封體250的底面的示意圖，第四引腳104的任意兩個相鄰的外引腳104b的下置部分104"b通過中間連接部連接在一起。
圖12A-12F是一種可選的晶圓級封裝的方法，可用來製備第一晶片121、第二晶片122。先在作為源極或柵極的焊墊301上安置金屬凸塊305(如焊錫球、金材質的凸塊等)，之後在晶圓300的正面沿著圖13A中的切割道302(Scribe line)進行切割，形成位於晶圓300正面一側的用於界定相鄰晶片的切割槽315，切割槽215沒有貫穿晶圓300的厚度而是終止在晶圓300之中，如圖12B。 其後在晶圓300的正面進行塑封，以一塑封層306包覆在晶圓300的正面，將金屬凸塊305包覆在內，同時用於形成塑封層306的塑封料的一部分還填充在切割槽215中，如圖12C。注意塑封層306並沒有完全將晶圓300的正面覆蓋住，而在晶圓300正面的周邊處留有一環形區域303，如圖13B。然後對塑封層306的上表面進行 研磨，在減薄後的塑封層306中露出各個金屬凸塊305，如圖12D。鑒於環形區域303的存在，每條切割槽315的兩端均延伸至環形區域303內，基於此點，將填充在每條切割槽315兩端的塑封料作為參考點(兩點確定一條直線)對塑封層306實施切割，形成塑封層306上的多條縱向、橫向的基準線325，如圖12E、13B，很明顯，從與晶圓300所在平面正交的方向上觀察，每條基準線325均與其下方的切割槽315重合，如圖13C。再在晶圓300的背面進行例如CMP的研磨步驟，以減薄晶圓300的厚度，在減薄後的晶圓300的背面覆蓋一金屬化層。然後沿著基準線325，對晶圓300和塑封層306、金屬化層實施切割，分離出多個圖12F所示的帶有由塑封層306切割而成的頂部塑封層306'的晶片300'，頂部塑封層306'覆蓋在晶片300'的正面，而晶片300'背面則具有經由金屬化層切割而成的背部電極307'。在圖12F中，頂部塑封層306'還包括一個環形結構的側部塑封層306'a，因為切割槽315並沒有完全被消除的緣故，晶圓300經切割後，會在每個晶片300'正面的周邊處殘留一個凹陷於正面的環形凹槽，而與此同時，原本填充在切割槽315內的塑封料經切割後就會形成位於環形凹槽內的一個環形結構的側部塑封層306'a，其包覆在晶片300'的一部分厚度的前側部分或上部的側壁上。如果金屬凸塊305自身具有焊接功能，例如焊錫材料，則其與基座或金屬片進行焊接無需額外的粘合材料，但如果金屬凸塊305自身不具有焊接功能，例如金材質或銅材質等，還需要在基座或金屬片之上塗覆粘合材料。
在一些實施方式中，對於作為第一晶片121的高端MOSFET來說，安置在其主電極上的並從頂部塑封層306'中外露的金屬凸塊305 用來與本體部2222進行焊接，安置在副電極上的並從頂部塑封層306'中外露的金屬凸塊305用來與第二互聯結構221進行焊接，而背部電極307'通過導電粘合材料直接粘附在第一基座111的頂面。對於作為第二晶片122的低端MOSFET來說，安置在其主電極上的並從頂部塑封層306'中外露的金屬凸塊305用來與第二基座112進行焊接，安置在副電極上的並從頂部塑封層306'中外露的金屬凸塊305用來與內引腳103a進行焊接，而其背部電極307'通過導電粘合材料直接粘附在本體部2222的底面上。如果第一晶片121或第二晶片122的正面帶有頂部塑封層306'，則塑封體250還將頂部塑封層306'包覆在內。
對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的申請專利範圍書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在申請專利範圍書範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
<AlEx><AlEx><AlEx>
222a‧‧‧第一側壁
2222‧‧‧本體部
2221‧‧‧連接部
222b-1‧‧‧扣合片
222'b‧‧‧抵接部
221b‧‧‧高臺面部分
221a‧‧‧低臺面部分

Claims (29)

  1. 一種多晶片混合封裝的半導體器件，其特徵在於，包括晶片安裝單元和第一、第二晶片及第一、第二互聯結構，其中晶片安裝單元包括：相鄰及並排設置的第一、第二基座，它們各具有相對的一組第一、第二橫向邊緣和相對的另一組第一、第二縱向邊緣，第一基座的第二縱向邊緣靠近第二基座的第一縱向邊緣；並排設置的第一、第二引腳，皆靠近第一基座的第一縱向邊緣；具有一長條狀內引腳的第三引腳，第三引腳的內引腳自第一、第二引腳所在的直線上沿著第一、第二基座各自的第一橫向邊緣的長度方向朝第二基座的第一、第二縱向邊緣的對稱中心線附近延伸；具有一長條狀內引腳的第四引腳，第四引腳的內引腳沿著第二基座的第二縱向邊緣的長度方向上延伸；其中，第一晶片粘貼至第一基座的頂面，第二晶片倒裝安裝在第三引腳的內引腳及第二基座上，使第二晶片正面的主、副電極分別電性連接至第二基座和第三引腳上；第一互聯結構包括橫跨安裝在第一、第二晶片上方的橋式金屬片，具有一主平板部分及主平板部分兩側的向下彎折延伸的第一、第二側壁，第一側壁抵壓並焊接在第一、第二引腳中兩者之一上，第二側壁抵壓並焊接在第四引腳上，以將第一晶片正面的主電極以及第二晶片背面的背部電極電性連接至第四引腳和第一、第二引腳兩者之一上；第二互聯結構將第一晶片正面的副電極電性連接至第一、第二引腳兩者中沒有與第一互聯結構進行電性連接的一個上。
  2. 如申請專利範圍第1項所述的多晶片混合封裝的半導體器件，其特徵在於，主平板部分包括一連接部和一焊接在第一晶片的主電極、第二晶片的背部電極之上的本體部，實質為矩形的本體部在其第一縱向邊緣與第一或第二橫向邊緣的拐角處具有一矩形切口而使其形成為L形結構；其中連接部自本體部的第一縱向邊緣向第一或第二引腳上方橫向延伸並使連接部的一端向下彎折延伸形成第一側壁，第二側壁為自本體部的第二縱向邊緣向下彎折延伸形成。
  3. 如申請專利範圍第2項所述的多晶片混合封裝的半導體器件，其特徵在於，第二互聯結構為一豎截面呈Z形的金屬片，包括具有高度落差的高臺面部分和低臺面部分，分別焊接至第一晶片正面的副電極上和第一或第二引腳中的一個引腳的內引腳上；及高臺面部分位於在所述切口中，使高臺面部分和本體部以相嵌的方式佈置。
  4. 如申請專利範圍第1項所述的多晶片混合封裝的半導體器件，其特徵在於，第二互聯結構為一鍵合引線，其一端鍵合在第一晶片正面的副電極上，另一端鍵合在第一或第二引腳中沒有用於承載第一側壁的一個引腳的內引腳上。
  5. 如申請專利範圍第1項所述的多晶片混合封裝的半導體器件，其特徵在於，用於承載第一側壁的第一或第二引腳的內引腳的頂面上形成有沿著第一基座的第一縱向邊緣的長度方向延伸的條狀定位槽，所述第一側壁插入至定位槽內以此來固持橋式金屬片。
  6. 如申請專利範圍第1項所述的多晶片混合封裝的半導體器件，其特徵在於，第一側壁包括自第一側壁的底部向外水平延伸的抵接部，焊接在承載第一側壁的第一或第二引腳中的一個引腳的內引腳的頂面上。
  7. 如申請專利範圍第1項所述的多晶片混合封裝的半導體器件，其特徵在於，第四引腳的內引腳的頂面上形成有沿著第二基座的第二縱向邊緣的長度方向延伸的條狀定位槽，所述第二側壁插入至定位槽內以此來固持橋式金屬片。
  8. 如申請專利範圍第2項所述的多晶片混合封裝的半導體器件，其特徵在於，本體部的第二縱向邊緣的中間部位向下彎折延伸形成第二側壁，以及本體部的第二縱向邊緣兩端的分別靠近本體部的第一、第二橫向邊緣的部位向下彎折延伸形成兩個扣合片，與第二側壁間隔開的該兩個扣合片分別位於第二側壁的兩側；在第四引腳的內引腳的靠近其兩端處，分別形成有貫穿該內引腳厚度的兩個卡位孔，兩個扣合片分別相對應的扣持在該兩個卡位孔內以固持橋式金屬片；以及第二側壁包括自第二側壁的底部向外水平延伸的抵接部，焊接在第四引腳的內引腳位於兩個卡位孔之間的頂面上。
  9. 如申請專利範圍第1項所述的多晶片混合封裝的半導體器件，其特徵在於，第二側壁包括自第二側壁的底部向外水平延伸的抵接部，焊接在用於承載第二側壁的第四引腳的內引腳的頂面上。
  10. 如申請專利範圍第2項所述的多晶片混合封裝的半導體器件，其特徵在於，在所述本體部底面的用於與第二晶片的背部電極進行接觸並焊接的區域上形成有凹陷于本體區底面的凹槽，所述凹槽的兩端延伸到本體部的周邊處。
  11. 如申請專利範圍第1項所述的多晶片混合封裝的半導體器件，其 特徵在於，第一、第二基座各自的底面上均設置有一個向下凸出的方形支柱；以及第一至第四引腳中的每一個引腳所包含的外引腳均包括設置於該引腳的內引腳的底面上的下置部分，並且第一至第四引腳中各自的外引腳的下置部分的底面皆與第一、第二基座各自的方形支柱的底面共面。
  12. 如申請專利範圍第11項所述的多晶片混合封裝的半導體器件，其特徵在於，L形的所述本體部向上以整體收縮周邊尺寸的方式，形成橋式金屬片的位於本體部之上的一個L形的臺面結構，與所述本體部連續。
  13. 如申請專利範圍第11項所述的多晶片混合封裝的半導體器件，其特徵在於，還包括將晶片安裝單元和第一、第二晶片以及第一、第二互聯結構予以包覆的塑封體，其包覆方式為至少使第一和第二基座各自底部的支柱的底面、第一至第四引腳的各自外引腳的下置部分的底面均外露于塑封體的底面。
  14. 如申請專利範圍第12項所述的多晶片混合封裝的半導體器件，其特徵在於，還包括將晶片安裝單元和第一、第二晶片以及第一、第二互聯結構予以包覆的塑封體，其包覆方式為至少使第一和第二基座各自底部的支柱的底面、第一至第四引腳的各自外引腳的下置部分的底面外露于塑封體的底面，和使臺面結構的頂面外露于塑封體的頂面。
  15. 一種多晶片混合封裝的半導體器件的製備方法，其特徵在於，包括以下步驟：步驟S1、提供一晶片安裝單元，包括：相鄰及並排設置的第一、第二基座，它們各具有相對的一組第一、第二橫向邊緣和相對的另一組第一、第二縱向邊緣，第一基座的第二縱向邊緣靠近第二基座的第一縱向邊緣；並排設置的第一、第二引腳，皆靠近第一基座的第一縱向邊緣；具有一長條狀內引腳的第三引腳，第三引腳的內引腳自第一、第二引腳所在的直線上沿著第一、第二基座各自的第一橫向邊緣的長度方向朝第二基座的第一、第二縱向邊緣的對稱中心線附近延伸；具有一長條狀內引腳的第四引腳，第四引腳的內引腳沿著第二基座的第二縱向邊緣的長度方向上延伸；步驟S2、將第一晶片粘貼至第一基座頂面，將第二晶片倒裝安裝在第三引腳的內引腳及第二基座上，使第二晶片正面的主、副電極分別電性連接至第二基座和第三引腳上；步驟S3、將一橋式金屬片的第一互聯結構橫跨安裝在第一、第二晶片上方，橋式金屬片包括一主平板部分及主平板部分兩側的向下彎折延伸的第一、第二側壁； 於該步驟中，使第一側壁抵壓並焊接在第一、第二引腳中兩者之一上，使第二側壁抵壓並焊接在第四引腳上，以將第一晶片正面的主電極以及第二晶片背面的背部電極電性連接至第四引腳上和同時連接至第一、第二引腳中兩者之一上；利用一第二互聯結構將第一晶片正面的副電極電性連接至第一、第二引腳兩者中沒有與第一互聯結構進行電性連接的一個上。
  16. 如申請專利範圍第15項所述的方法，其特徵在於，主平板部分包括一連接部和一本體部，實質為矩形的本體部在其第一縱向邊緣與其第一或第二橫向邊緣的拐角處具有一矩形切口而使其形成為L形結構，連接部自本體部的第一縱向邊緣向第一或第二引腳上方橫向延伸並使連接部的一端向下彎折延伸形成第一側壁，第二側壁為自本體部的第二縱向邊緣向下彎折延伸形成；在步驟S3中，本體部被安裝到第一、第二晶片上方，並焊接在第一晶片的主電極、第二晶片的背部電極上，同時使第一晶片正面的副電極暴露在所述切口中。
  17. 如申請專利範圍第16項所述的方法，其特徵在於，第二互聯結構為一豎截面呈Z形的金屬片，包括具有高度落差的高臺面部分和低臺面部分，在步驟S3中，分別被焊接至第一晶片的副電極上和第一或第二引腳中的一個引腳的內引腳上；並且高臺面部分被嵌入在所述切口中，使高臺面部分和本體部以相嵌的方式佈置。
  18. 如申請專利範圍第15項所述的方法，其特徵在於，第二互聯結構為一鍵合引線，在步驟S3中，其一端被鍵合在第一晶片正面的副電極上，另一端被鍵合在第一或第二引腳兩者中沒有用於承載第一側壁的一個引腳的內引腳上。
  19. 如申請專利範圍第15項所述的方法，其特徵在於，用於承載第一側壁的第一或第二引腳的內引腳的頂面上形成有沿著第一基座的第一縱向邊緣的長度方向延伸的條狀定位槽，在步驟S3中，所述第一側壁對準並插入至定位槽內以此來固持橋式金屬片。
  20. 如申請專利範圍第15項所述的方法，其特徵在於，第一側壁包括自第一側壁的底部向外水平延伸的抵接部，在步驟S3中，該抵接部被焊接在承載第一側壁的第一或第二引腳中的一個引腳的內引腳的頂面上。
  21. 如申請專利範圍第15項所述的方法，其特徵在於，第四引腳的內引腳的頂面上形成有沿著第二基座的第二縱向邊緣的長度方向延伸的條狀 定位槽，在步驟S3中，所述第二側壁對準並插入至定位槽內以此來固持橋式金屬片。
  22. 如申請專利範圍第16項所述的方法，其特徵在於，本體部的第二縱向邊緣的中間部位向下彎折延伸形成第二側壁，本體部的第二縱向邊緣兩端的分別靠近其第一、第二橫向邊緣的部位向下彎折延伸形成兩個扣合片，與第二側壁間隔開的該兩個扣合片分別位於第二側壁的兩側；以及在第四引腳的內引腳的靠近其兩端處，分別形成有貫穿該內引腳厚度的卡位孔，並且第二側壁包括自第二側壁的底部向外水平延伸的抵接部；在步驟S3中，兩個扣合片分別相對應的扣持在該兩個卡位孔內以固持橋式金屬片，該抵接部被焊接在第四引腳的內引腳位於兩個卡位孔之間的頂面上。
  23. 如申請專利範圍第15項所述的方法，其特徵在於，第二側壁包括自第二側壁的底部向外水平延伸的抵接部，在步驟S3中，該抵接部被焊接在承載第二側壁的第四引腳的內引腳的頂面上。
  24. 如申請專利範圍第16項所述的方法，其特徵在於，在所述本體部底面與第二晶片的背部電極進行接觸並焊接的區域上形成有凹陷于本體區底面的凹槽，所述凹槽的兩端至少延伸到本體部的周邊處；在步驟S2中，本體部通過塗覆在第二晶片背面的導電粘合材料與第二晶片的背部電極實施焊接，所述凹槽用於將集聚在粘合材料中的氣體疏導排出。
  25. 如申請專利範圍第15項所述的方法，其特徵在於，第一、第二基座各自的底面上均設置有一個向下凸出的方形支柱；以及第一至第四引腳中的每一個引腳所包含的外引腳均包括設置於該引腳的內引腳的底面上的下置部分，並且第一至第四引腳中各自的外引腳的下置部分的底面皆與第一、第二基座各自的方形支柱的底面共面。
  26. 如申請專利範圍第25項所述的方法，其特徵在於，L形的所述本體部向上以整體收縮周邊尺寸的方式，形成橋式金屬片的位於本體部之上的一個L形的臺面結構，與所述本體部連續。
  27. 如申請專利範圍第25項所述的方法，其特徵在於，完成步驟S3之後，還包括利用塑封體將晶片安裝單元和第一、第二晶片以及第一、第二互聯結構予以包覆的步驟，其包覆方式為至少使第一和第二基座各自底部的支柱的底面、第一至第四引腳的各自外引腳的下置部分的底面外露于塑封體的底面。
  28. 如申請專利範圍第26項所述的方法，其特徵在於，完成步驟S3之後，還包括利用塑封體將晶片安裝單元和第一、第二晶片以及第一、第二互聯結構予以包覆的步驟，其包覆方式為至少使第一和第二基座各自底部的支柱的底面、第一至第四引腳的各自外引腳的下置部分的底面外露于塑封體的底面，和使臺面結構的頂面外露于塑封體的頂面。
  29. 如申請專利範圍第15項所述的方法，其特徵在於，在步驟S2中，所述第一晶片或第二晶片包括一個頂部塑封層覆蓋在晶片的正面，所述晶片的主、副電極從所述的頂部塑封層中露出各個金屬凸塊。
TW102128309A 2013-08-07 2013-08-07 多晶片混合封裝的半導體器件及其製備方法 TWI529868B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102128309A TWI529868B (zh) 2013-08-07 2013-08-07 多晶片混合封裝的半導體器件及其製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102128309A TWI529868B (zh) 2013-08-07 2013-08-07 多晶片混合封裝的半導體器件及其製備方法

Publications (2)

Publication Number Publication Date
TW201507065A TW201507065A (zh) 2015-02-16
TWI529868B true TWI529868B (zh) 2016-04-11

Family

ID=53019485

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128309A TWI529868B (zh) 2013-08-07 2013-08-07 多晶片混合封裝的半導體器件及其製備方法

Country Status (1)

Country Link
TW (1) TWI529868B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632655B (zh) * 2016-02-05 2018-08-11 萬國半導體股份有限公司 功率器件及製備方法
CN107046010B (zh) * 2016-02-05 2019-08-02 万国半导体股份有限公司 功率器件及制备方法

Also Published As

Publication number Publication date
TW201507065A (zh) 2015-02-16

Similar Documents

Publication Publication Date Title
US10043736B2 (en) Hybrid packaged lead frame based multi-chip semiconductor device with multiple interconnecting structures
TWI512851B (zh) 帶有厚底部基座的晶圓級封裝器件及其製備方法
US9147648B2 (en) Multi-die power semiconductor device packaged on a lead frame unit with multiple carrier pins and a metal clip
TWI430407B (zh) 堆疊式雙晶片封裝及其製備方法
TWI364820B (en) Chip structure
US9583455B2 (en) Semiconductor device
TWI453831B (zh) 半導體封裝結構及其製造方法
TWI222731B (en) Semiconductor device
TWI550786B (zh) 半導體裝置
JP2004079760A (ja) 半導体装置及びその組立方法
CN104347568A (zh) 多芯片混合封装的半导体器件及其制备方法
US8587947B2 (en) Heat spreader for IC package, and IC package clamper having the heat spreader
US11715714B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TWI529868B (zh) 多晶片混合封裝的半導體器件及其製備方法
TWI536507B (zh) 超薄半導體器件及製備方法
TWI466199B (zh) 具有晶圓尺寸貼片的封裝方法
KR20160091810A (ko) 반도체 장치
TWI564997B (zh) 功率半導體裝置及其製備方法
TWI469311B (zh) 聯合封裝的功率半導體元件
TWI509770B (zh) 集成堆疊式多晶片的半導體器件及其制備方法
TWI518860B (zh) 功率控制器件及其製備方法
TWI478252B (zh) 一種倒裝晶片的半導體裝置及製造方法
TWI624021B (zh) 薄型功率器件及其製備方法
TW201505136A (zh) 暴露元件頂面和底面的封裝結構及其製作方法
TW201327747A (zh) 功率元件封裝結構