CN107305851A - 半导体器件的制造方法以及半导体器件 - Google Patents

半导体器件的制造方法以及半导体器件 Download PDF

Info

Publication number
CN107305851A
CN107305851A CN201710267226.1A CN201710267226A CN107305851A CN 107305851 A CN107305851 A CN 107305851A CN 201710267226 A CN201710267226 A CN 201710267226A CN 107305851 A CN107305851 A CN 107305851A
Authority
CN
China
Prior art keywords
lead
face
semiconductor devices
thinner
hermetic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710267226.1A
Other languages
English (en)
Other versions
CN107305851B (zh
Inventor
团野忠敏
松下司
锦泽笃志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107305851A publication Critical patent/CN107305851A/zh
Application granted granted Critical
Publication of CN107305851B publication Critical patent/CN107305851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

本公开涉及半导体器件的制造方法以及半导体器件。在半导体器件的可靠性方面实现改进。在形成树脂密封部分以密封裸片焊盘、安装在裸片焊盘上方的半导体芯片、多条引线和多条线之后，将半导体芯片的多个焊盘电极与引线电连接，利用旋转刀切割树脂密封部分和引线以制造半导体器件。在半导体器件中，从密封部分的下表面露出第一和第二引线的每一条的至少部分。第一和第二引线的作为其对应切割表面的端面从作为树脂密封部分的切割表面的密封部分的每个侧面露出。第一引线的端面的下侧与密封部分的上表面之间的距离小于与其相邻的第二引线的端面的上侧与密封部分的上表面之间的距离。

Description

半导体器件的制造方法以及半导体器件
相关申请的交叉参考
本公开引用于2016年4月22日提交的日本专利申请第2016-086431号的公开，包括说明书、附图和摘要，其全部内容以引用的方式引入本申请。
技术领域
本发明涉及半导体器件的制造方法以及半导体器件，并且可适当地例如用于使用引线框的树脂密封半导体器件的制造方法以及该半导体器件。
背景技术
通过在引线框的裸片焊盘上安装半导体芯片，经由多条线使半导体芯片的多个焊盘电极与引线框的多条引线电连接，然后在树脂中密封包括焊盘电极、裸片焊盘、引线和线的半导体芯片，可以制造半导体封装件形式的半导体器件。
日本未审查专利公开第2003-23134号(专利文献1)、日本未审查专利公开第2008-113021号(专利文献2)和日本未审查专利公开第2005-57067号(专利文献3)中的每一个都描述了与使用引线框的树脂密封半导体器件相关的技术。
[现有技术文献]
[专利文献]
[专利文献1]日本未审查专利公开第2003-23134号
[专利文献2]日本未审查专利公开第2008-113021号
[专利文献3]日本未审查专利公开第2005-57067号
发明内容
在使用引线框的树脂密封半导体器件中，还期望提高其可靠性。可替换地，期望减小半导体器件中包括的引线之间的空间。进一步可替换地，期望提高半导体器件的可靠性并减小半导体器件中包括的引线之间的空间。
本申请的其他问题和新颖特征将从本说明书和附图的阐述中变得明显。
根据一个实施例，一种用于制造半导体器件的方法包括以下步骤：(a)提高具有芯片安装部分和多条引线的引线框；(b)在芯片安装部分上方安装半导体芯片；以及(c)在步骤(b)之后，经由多条线使半导体芯片的多个焊盘电极与引线电连接。制造半导体器件的方法还包括以下步骤：(d)在步骤(c)之后，形成密封半导体芯片、线、芯片安装部分和引线的密封部分；以及(e)，在步骤(d)之后，利用旋转刀切割树脂密封部分和引线。在步骤(d)中，从树脂密封部分的下表面中露出每条引线的至少一部分。在步骤(e)中，从步骤(e)中得到的树脂密封部分的切割表面露出从步骤(e)中得到的每条引线的切割表面。引线包括第一引线和紧邻第一引线定位的第二引线。从步骤(e)得到的第一引线的切割表面的下侧与树脂密封部分的上表面之间的距离小于从步骤(e)得到的第二引线的切割表面的上侧与树脂密封部分的上表面之间的距离。
此外，根据该实施例，一种半导体器件包括：芯片安装部分；半导体芯片，安装在芯片安装部分上方；多条引线；多条线，将半导体芯片的多个焊盘电极与引线电连接；以及树脂密封部分，密封芯片安装部分、半导体芯片、引线和线。从树脂密封部分的下表面露出每条引线的至少一部分。引线包括第一引线和紧邻第一引线定位的第二引线。从树脂密封部分的第一侧面露出第一引线的第一端面和第二引线的第二端面。在第一引线的第一端面和第二引线的第二端面上，形成金属毛刺以沿着与树脂密封部分的下表面和第一侧面中的每一个平行的相应方向上延伸。在侧视图中，第一引线的第一端面的下侧与树脂密封部分的上表面之间的距离小于第二引线的第二端面的上侧与树脂密封部分的上表面之间的距离。
根据该实施例，可以提高半导体器件的可靠性。
可替换地，可以减小半导体器件中包括的引线之间的空间。
进一步可替换地，可以提高半导体器件的可靠性并减小半导体器件中包括的引线之间的空间。
附图说明
图1是一个实施例中的半导体器件的顶视图；
图2是该实施例中的半导体器件的底视图；
图3是该实施例中的半导体器件的透视平面图；
图4是该实施例中的半导体器件的透视平面图；
图5是该实施例中的半导体器件的透视平面图；
图6是该实施例中的半导体器件的截面图；
图7是该实施例中的半导体器件的截面图；
图8是该实施例中的半导体器件的截面图；
图9是该实施例中的半导体器件的侧视图；
图10是以放大关系示出图9的一部分的部分放大侧视图；
图11是该实施例中的半导体器件的透视平面图；
图12是示出该实施例中的半导体器件的制造工艺的工艺流程图；
图13是示出用于制造该实施例中的半导体器件的引线框的平面图；
图14是图13所示引线框的截面图；
图15是图13所示引线框的截面图；
图16是图13所示引线框的截面图；
图17是示出裸片接合步骤的平面图；
图18是示出裸片接合步骤的截面图；
图19是示出裸片接合步骤的截面图；
图20是示出线接合步骤的平面图；
图21是示出线接合部分的截面图；
图22是示出线接合部分的截面图；
图23是示出模制步骤的平面图；
图24是示出模制步骤的截面图；
图25是示出模制步骤的截面图；
图26是示出镀步骤的截面图；
图27是示出镀步骤的截面图；
图28是示出锯切步骤的平面图；
图29是示出锯切步骤的截面图；
图30是示出锯切步骤的截面图；
图31是示出结束锯切步骤的阶段的平面图；
图32是示出结束锯切步骤的阶段的截面图；
图33是示出结束锯切步骤的阶段的截面图；
图34是研究示例中的半导体器件的底视图；
图35是研究示例中的半导体器件的透视平面图；
图36是研究示例中的半导体器件的截面图；
图37是研究示例中的半导体器件的截面图；
图38是研究示例中的半导体器件的侧视图；
图39是研究示例中的半导体器件的侧视图；
图40是该实施例中的半导体器件的侧视图；
图41是以放大关系示出图40的一部分的部分放大侧视图；
图42是第一修改例中的半导体器件的截面图；
图43是第一修改例中的半导体器件的截面图；
图44是第一修改例中的半导体器件的侧视图；
图45是以放大关系示出图44的一部分的部分放大侧视图；
图46是第二修改例中的半导体器件的透视平面图；
图47是第二修改例中的半导体器件的透视平面图；
图48是第二修改例中的半导体器件的侧视图；
图49是第三修改例中的半导体器件的透视平面图；
图50是第三修改例中的半导体器件的透视平面图；
图51是第三修改例中的半导体器件的底视图；
图52是第三修改例中的半导体器件的侧视图；
图53是第四修改例中的半导体器件的透视平面图；
图54是第四修改例中的半导体器件的透视平面图；
图55是第四修改例中的半导体器件的底视图；
图56是第四修改例中的半导体器件的截面图；
图57是第四修改例中的半导体器件的截面图；
图58是第五修改例中的半导体器件的截面图；
图59是第五修改例中的半导体器件的截面图；
图60是第五修改例中的半导体器件的侧视图；以及
图61是以放大关系示出图60的一部分的部分放大侧视图。
具体实施方式
在以下实施例中，如果需要为了方便，将通过划分为多个部分或实施例来进行描述。然而，不意味着它们相互无关，除非另有明确描述，而是它们相互关联，使得一个部分或实施例是另一部分或实施例的一部分或整体的修改、详述、补充说明等。此外，在以下实施例中，当提及元件的数字等(包括数字、数值、量、范围等)时，它们不限于特定数字，除非另有明确描述或者除非它们在原理上明显限于特定数字。元件的数字等可以不小于或不大于特定数字。此外，在以下实施例中，其部件(还包括元件、步骤等)不是必须不可缺少的，除非另有明确描述或者除非部件在原理上认为是明显不可缺少的。类似地，如果在以下实施例中提及部件等的形状、位置关系等，则形状等被假设为包括那些基本相近或相似的，除非另有明确描述或者除非原理上认为它们明显不符合。这同样适用于前述数值和范围。
以下将基于附图详细描述实施例。应注意，在用于示出实施例的所有附图中，具有相同功能的构件通过相同的参考符号来指定，并且省略其重复描述。此外，在以下实施例中，相同或类似部分的描述在原理上不再重复，除非特别需要。
在实施例中使用的附图中，即使在用于改进说明的清楚性的截面中也可以省略阴影，同时即使在平面图中也可以为了改进说明的清楚性而绘制阴影。
(实施例)
参照附图，将描述本发明实施例中的半导体器件。
<关于半导体器件(半导体封装件)的结构>
图1是本发明实施例中的半导体器件PKG的顶视图。图2是半导体器件PKG的底视图(背面侧视图)。图3至图5是半导体器件PKG的透视平面图。图6至图8是半导体器件PKG的截面图。图9是半导体器件PKG的侧视图。图10是图9的一部分被放大的部分放大侧视图。图11也是半导体器件PKG的透视平面图。
图3示出了当穿过密封部分MR看时半导体器件PKG的上表面的透视平面图。图4也示出了也穿过图3中的线BW看时半导体器件PKG的上表面的透视平面图。图5示出了当还穿过图4中的半导体芯片CP看时半导体器件PKG的上表面的透视平面图。沿着图1和图3的每一个中的线A-A的位置处的半导体器件PKG的截面对应于图6。沿着图1和图3的每一个中的线B-B的位置处的半导体器件PKG的截面对应于图7。沿着图1和图3的每一个中的线C-C的位置处的半导体器件PKG的截面对应于图8。图9示出了密封部分MR的侧面MRc1的侧视图。密封部分MR的侧面MRc2的侧视图、密封部分MR的侧面MRc3的侧视图和密封部分MR的侧面MRc4的侧视图也类似于图9。图10示出了图9中被虚线包围的区域RG1的放大图。图11示出了与图5所示相同的透视平面图，但是具有不同厚度的引线LD1和LD2、裸片焊盘DP和悬置引线TL的相应部分用阴影表示以相互区分。
图1至图11中示出的本实施例的半导体器件(半导体封装件)PKG是树脂密封表面安装半导体封装件的形式，其在本文是QFN(四方扁平无引线封装)型半导体器件。以下描述参照图1至图11的半导体器件PKG的配置。
图1至图11所示的本实施例中的半导体器件PKG包括半导体芯片CP、其上方安装半导体芯片CP的裸片焊盘(芯片安装部分或标签)DP、由导体形成的多条引线LD、将半导体芯片CP的多个焊盘电极PD与多条引线LD电连接的多条线BW、以及密封半导体芯片CP、裸片焊盘DP、引线LD和线BS的密封部分(树脂密封部分或密封本体)MR。
密封部分MR(树脂密封本体)由树脂材料制成，诸如热固性树脂材料，并且还可以包含填充剂等。例如，密封部分MR可以使用包含填充剂等的环氧树脂形成。除了基于环氧的树脂之外，为了减小应力等的目的，添加有例如基于苯酚的固化剂、硅橡胶、填充剂等的基于联苯的热固性树脂也可以用作密封部分MR的材料。
密封部分MR具有作为其一个主面的上表面(顶面)MRa、与上表面MRa相对的作为主面的下表面(背面或底面)MRb、以及与上表面和下表面MRa和MRb相交的多个侧面MRc1、MRc2、MRc3和MRc4。即，密封部分MR具有通过上表面和下表面MRa和MRb以及多个侧面MRc1、MRc2、MRc3和MRc4限定的薄板状外观。多个侧面MRc1、MRc2、MRc3和MRc4位于上表面和下表面MRa和MRb之间。
密封部分MR的上表面和下表面MRa和MRb中的每一个都具有矩形(长方形)形状。因此，密封部分MR还具有矩形的二维形状，因此具有四个侧面MRc1、MRc2、MRc3和MRc4。在密封部分MR的侧面MRc1、MRc2、MRc3和MRc4中，侧面MRc1和MRc3被定位为彼此相对，并且侧面MRc2和MRc4被定位为彼此相对。侧面MRc1与侧面MRc2和MRc4中的每一个彼此相交，并且侧面MRc3与侧面MRc2和MRc4中的每一个彼此相交。
密封部分MR的侧面MRc1、MRc2、MRc3和MRc4由利用稍后描述的锯切刀BRD(旋转刀)切割密封部分MR1所得到的切割表面(密封部分MR1的切割表面)来形成。因此，作为切割表面的密封部分MR的每个侧面MRc1、MRc2、MRc3和MRc4通常垂直于密封部分MR的下表面和上表面MRb和MRa。即，在密封部分MR的下表面MRb与其每个侧面MRc1、MRc2、MRc3和MRc4之间形成的角度约为90°，并且在密封部分MR的上表面MRa与其每个侧面MRc1、MRc2、MRc3和MRc4之间形成的角度同样约为90°。在密封部分MR的上表面MRa中，还可以形成诸如产品号的标识标记。
多条引线(引线部分)LD由导体形成，并且优选由诸如铜(Cu)或铜合金的金属材料制成。多条引线LD在密封部分MR中被密封。此外，每条引线LD的至少一部分从密封部分MR的下表面MRb露出。每条引线LD的与其接近裸片焊盘DP的端面(末端部分)相对的端面(末端部分或切割表面)TM从密封部分MR的任一侧面(MRc1、MRc2、MRc3和MRc4)露出。从密封部分MR的下表面MRb露出的每条引线LD的表面(部分)用作半导体器件PKG的外部连接端子部分(外部端子)。每条引线LD几乎不从密封部分MR的侧面突出。
每条引线LD都具有更接近裸片焊盘DP的端面(末端部分)和与此相对的端面(末端部分或切割表面)TM。每条引线LD的更接近裸片焊盘DP的端面(末端部分)在下文称为引线LD的前端面(前末端部分)。每条引线LD的前端面和端面TM是在引线LD的延伸方向上彼此相对定位的端面(末端部分)。
当稍后描述的密封部分MR1利用稍后描述的锯切刀BRD(旋转刀)切割时，每条引线LD的端面TM都由引线LD的切割表面形成。因此，引线LD的端面TM也可以认为是引线LD的切割表面。从而，每条引线LD的端面TM几乎不从密封部分MR的侧面(MRc1、MRc2、MRc3或MRc4)突出。从而，由此露出的密封部分MR的侧面(MRc1、MRc2、MRc3或MRc4)和引线LD的端面TM形成基本相同的平面。
裸片焊盘DP是其上方安装半导体芯片CP的芯片安装部分。裸片焊盘DP被形成为例如具有矩形的二维形状。裸片焊盘DP具有沿着密封部分MR的侧面MRc1的侧面、沿着密封部分MR的侧面MRc2的侧面、沿着密封部分MR的侧面MRc3的侧面以及沿着密封部分MR的侧面MRc4的侧面。
裸片焊盘DP被密封在密封部分MR中，但是裸片焊盘DP的下表面从密封部分MR的下表面MRb露出。应注意，图2和图6至图8中的每一幅均示出了从密封部分MR的下表面MRb露出裸片焊盘DP的下表面的情况。然而，在另一种形式中，还可以防止裸片焊盘DP从密封部分MR的下表面MRb露出。在这种情况下，裸片焊盘DP的下表面被密封部分MR覆盖。
裸片焊盘DP由导体形成，并且优选由金属材料制成，诸如铜(Cu)或铜合金。更优选地，均包括在半导体器件PKG中的裸片焊盘DP和多条引线LD由相同的材料形成。这利于裸片焊盘DP和多条引线LD相互耦合的引线框的生产以及使用该引线框的半导体器件PKG的制造。
在平面图中，包括在半导体器件PKG中的多条引线LD设置在裸片焊盘DP周围。因此，包括在半导体器件PKG中的多条引线LD包括设置为更接近密封部分MR的侧面MRc1的多条引线LD、设置为更接近密封部分MR的侧面MRc2的多条引线LD、设置为更接近密封部分MR的侧面MRc3的多条引线LD以及设置为更接近密封部分MR的侧面MRc4的多条引线LD。
即，在裸片焊盘DP与密封部分MR的侧面MRc1之间，多条引线LD被设置(布置)为沿着密封部分MR的侧面MRC1，并且在裸片焊盘DP与密封部分MR的侧面MRc2之间，多条引线LD被设置(布置)为沿着密封部分MR的侧面MRC2。此外，在裸片焊盘DP与密封部分MR的侧面MRc3之间，多条引线LD被设置(布置)为沿着密封部分MR的侧面MRC3，并且在裸片焊盘DP与密封部分MR的侧面MRc4之间，多条引线LD被设置(布置)为沿着密封部分MR的侧面MRc4。
从密封部分MR的侧面MRc1露出多条引线LD中设置为更接近密封部分MR的侧面MRc1的相应端面TM。此外，从密封部分MR的侧面MRc2露出多条引线LD中设置为更接近密封部分MR的侧面MRc2的相应端面TM。此外，从密封部分MR的侧面MRc3露出多条引线LD中设置为更接近密封部分MR的侧面MRc3的相应端面TM。此外，从密封部分MR的侧面MRc4露出多条引线LD中设置为更接近密封部分MR的侧面MRc4的相应端面TM。
形成裸片焊盘DP的二维形状的矩形的四个边角与相应的悬置引线TL集成地形成。每条悬置引线TL都由与裸片焊盘DP集成的裸片焊盘DP相同的材料形成。裸片焊盘DP的外边缘的四个边角与悬置引线LD集成地形成。悬置引线TL朝向密封部分MR的四个边角在具有矩形二维形状的密封部分中延伸。在图3至图5所示的情况下，每条悬置引线TL都在密封部分MR的边角部分的附近分支为两个部分。在形成边角部分的两个侧面(密封部分MR的侧面)处露出由分支得到的两个前端面(端面TLM)。
当稍后描述的密封部分MR1利用稍后描述的锯切刀BRD(旋转刀)切割时，从密封部分MR的侧面(MRc1、MRc2、MRc3和MRc4)露出的悬置引线TL的端面(露出表面或切割表面)TLM由悬置引线TL的切割表面形成。从而，每个悬置引线TL都几乎不从密封部分MR的端面突出。如此露出的密封部分MR的侧面(MRc1、MRc2、MRc3和MRc4)和悬置引线TL的端面TLM形成基本相同的平面。
在裸片焊盘DP的上表面上方，半导体芯片CP被安装为其顶面(上表面)面朝上，其背面(下表面)面向裸片焊盘DP。在图3至图5所示的情况下，裸片焊盘DP的二维尺寸(平面面积)大于半导体芯片CP的二维尺寸(平面面积)。在平面图中，半导体芯片CP包括在裸片焊盘DP的上表面中。在另一形式中，还可以使裸片焊盘DP的二维尺寸小于半导体芯片CP的二维尺寸。在这种情况下，在平面图中，半导体芯片CP的外围部分从裸片焊盘DP突出。
这里假设在彼此相对定位的两个主面中，形成多个焊盘电极PD的主面被称为半导体芯片CP的顶面，而与顶面相对且面向裸片焊盘DP的主面被称为半导体芯片CP的背面。
通过在例如由单晶硅等制成的半导体衬底(半导体晶圆)的主面中形成各种半导体元件或半导体集成电路，然后通过锯切等将半导体衬底划分为各个半导体芯片来制造半导体芯片CP。半导体芯片CP与其厚度相交的二维形状为矩形。
半导体芯片CP的背面经由将与其固定的接合材料(接合材料层或粘合层)BD来接合至裸片焊盘DP的上表面。半导体芯片CP被密封在密封部分MR中并且不从密封部分MR露出。存在接合材料BD是导电材料且接合材料BD是绝缘接合材料的情况。
在半导体芯片CP的顶面上方，形成多个焊盘电极(焊盘或接合焊盘)PD。半导体芯片CP的多个焊盘电极PD和多条引线LD经由多条线(接合线)BW相互电连接。即，每条线BW都具有与半导体芯片CP的焊盘电极PD连接的一端以及与引线LD连接的另一端。因此，半导体芯片CP的焊盘电极PD和引线LD经由线BW相互电连接。
线(接合线)BW是导电连接件。更具体地，线BW是导线。由于线BW由金属制成，所以线BW可以认为是金属线(薄金属线)。作为线BW，可以适当地使用金(Au)线、铜(Cu)线、铝(Al)线等。线BW被密封在密封部分MR中并且不从密封部分MR露出。
半导体芯片CP的顶面具有矩形二维形状，并且具有沿着密封部分MR的侧面MRc1的侧面(更接近侧面MRc1的侧面)、沿着密封部分MR的侧面MRc2的侧面(更接近侧面MRc2的侧面)、沿着密封部分MR的侧面MRc3的侧面(更接近侧面MRc3的侧面)和沿着密封部分MR的侧面MRc4的侧面(更接近侧面MRc4的侧面)。在半导体芯片CP的顶面上方沿着更接近侧面MRc1的侧面布置的多个焊盘电极PD经由多条线BW与设置为更接近密封部分MR的侧面MRc1的多条引线LD电连接。此外，在半导体芯片CP的顶面上方沿着更接近侧面MRc2的侧面布置的多个焊盘电极PD经由多条线BW与设置为更接近密封部分MR的侧面MRc2的多条引线LD电连接。此外，在半导体芯片CP的顶面上方沿着更接近侧面MRc3的侧面布置的多个焊盘电极PD经由多条线BW与设置为更接近密封部分MR的侧面MRc3的多条引线LD电连接。此外，在半导体芯片CP的顶面上方沿着更接近侧面MRc4的侧面布置的多个焊盘电极PD经由多条线BW与设置为更接近密封部分MR的侧面MRc4的多条引线LD电连接。
在平面图中，半导体器件PKG中包括的多条引线LD设置在裸片焊盘PD周围。引线LD包括引线LD1和引线LD2。在平面图中，引线LD1和LD2交替地设置在裸片焊盘DP周围。即，沿着密封部分MR的任意侧面MRc1、MRc2、MRc3和MRc4，交替地设置引线LD1和LD2。沿着密封部分MR的每个侧面MRc1、MRc2、MRc3和MRc4，紧挨每条引线LD1的引线LD是引线LD2，并且紧挨每条引线LD2的引线LD是引线LD1。因此，引线LD1和LD2彼此相邻。
引线LD1比引线LD2更接近裸片焊盘DP延伸。即，当在彼此相邻的引线LD1和LD2之间进行比较时，每条引线LD1的前端面被定位为比每条引线LD2的前端面更接近裸片焊盘DP。即，当在彼此相邻的引线LD1和LD2之间进行比较时，引线LD1的前端面与裸片焊盘DP之间的距离(空间)短于引线LD2的前端面与裸片焊盘DP之间的距离(空间)。
每条引线LD1都集成地包括具有较大厚度的较厚部分(较大厚度部分)LD1a和具有较小厚度的较薄部分(较小厚度部分)LD1b(参见图6)。此外，每条引线LD2都集成地包括具有较大厚度的较厚部分(较大厚度部分)LD2a和具有较小厚度的较薄部分(较小厚度部分)LD2b(参见图7)。在引线LD1中，较薄部分LD1b的厚度T1b小于较厚部分LD1a的厚度T1a(即，满足T1b<T1a)。此外，在引线LD2中，较薄部分LD2b的厚度T2b小于较厚部分LD2a的厚度T2a(即，满足T2b<T2a)。引线LD1的较厚部分LD1a的厚度T1a基本等于引线LD2的较厚部分LD2a的厚度T2a(即。满足T1a＝T2a)。此外，引线LD1的较薄部分LD1b的厚度T1b基本等于引线LD2的较薄部分LD2b的厚度T2b(即，满足T1b＝T2b)。
即，引线LD1(第一引线)完整地具有较厚部分LD1a(第一较厚部分)和薄于较厚部分LD1a的较薄部分LD1b(第一较薄部分)，它们在引线LD1的延伸方向上彼此相邻。较厚部分LD1a定位为与较薄部分LD1b相比更接近裸片焊盘DP。此外，引线LD2(第二引线)完整地具有较厚部分LD2a(第二较厚部分)和薄于较厚部分LD2a的较薄部分LD2b(第二较薄部分)，它们在引线LD2的延伸方向上彼此相邻。较厚部分LD2a定位为比较薄部分LD2b更接近裸片焊盘DP。
应注意，在图11中，引线LD1和LD2、裸片焊盘DP和悬置引线TL用阴影表示以允许识别它们的相应厚度。在图11中，点阴影区域是较厚区域，因此裸片焊盘DP、引线LD1的较厚部分LD1a和引线LD2的较厚部分LD2a用点阴影表示。此外，在图11中，斜线阴影区域是较薄区域，因此引线LD1的较薄部分LD1b和引线LD2的较薄区域LD2b和悬置引线TL用斜线阴影表示。然而，在不同的定向中设置表示引线LD1的较薄部分LD1b的阴影的斜线和引线LD2的较薄部分LD2b的阴影的斜线。这是因为引线LD1的每个较薄部分LD1b的厚度通过在其下表面上执行的半蚀刻而减小，而引线LD2的每个较薄部分LD2b的厚度通过在其上表面上执行的半蚀刻而减小。另一方面，在相同的定向中设置表示引线LD1的较薄部分LD1b的阴影的斜线和悬置引线TL的阴影的斜线。这是因为引线LD1的较薄部分LD1b和悬置引线TL的相应厚度通过在其下表面上执行的半蚀刻而减小。因此，在图11中，使用三种类型的阴影，但是具有相同阴影类型的区域的相应厚度相等(相同)。通过参照图6至图8以及图11，可以看出引线LD1和lD2、裸片焊盘DP和悬置引线TL的相应厚度。
从图11中还可以看出，每条引线LD1的较薄部分LD1b的宽度W1b基本等于引线LD1的较厚部分LD1a的宽度W1a(W1a＝W1b)。此外，每条引线LD2的较薄部分LD2b的宽度W2b基本等于引线LD2的较厚部分LD2a的宽度W2a(W2a＝W2b)。此外，引线LD1的较薄部分LD1b的宽度W1b基本等于引线LD2的较薄部分LD2b的宽度W2b(W1b＝W2b)。此外，引线LD1的较厚部分LD1a的宽度W1a基本等于引线LD2的较厚部分LD2a的宽度W2a(W1a＝W2a)。因此，引线LD1的端面TM1的横向尺寸W3等于引线LD2的端面TM2的横向尺寸W4(W3＝W4)。
应注意，每条引线LD1的较薄部分LD1b的宽度W1b和引线LD1的较厚部分LD1a的宽度W1a对应于与密封部分MR的下表面MRb平行并且大体垂直于引线LD1的延伸方向的方向上的宽度(尺寸)。此外，每条引线LD2的较薄部分LD2b的宽度W2b和引线LD2的较厚部分LD2a的宽度W2a对应于与密封部分MR的下表面MRb平行并且大体垂直于引线LD2的延伸方向的方向上的宽度(尺寸)。引线LD1的端面TM1的横向尺寸W3对应于与密封部分MR1的下表面MRb平行的方向上的端面TM1的尺寸(长度)，并且相应地对应于与密封部分MR1的下表面MRb平行且与端面TM1平行的方向上的端面TM1的尺寸(长度)。此外，引线LD2的端面TM2的横向尺寸W4对应于与密封部分MR1的下表面MRb平行的方向上的端面TM2的尺寸(长度)，并且相应地对应于与密封部分MR1的下表面MRb平行且与端面TM2平行的方向上的端面TM2的尺寸(长度)。由于引线LD1的端面TM1由引线LD1的较薄部分LD1b的切割表面形成，所以引线LD1的端面TM1的横向尺寸W3基本等于引线LD1的较薄部分LD1b的宽度W1b(W3＝W1b)。此外，由于引线LD2的端面TM2由引线LD2的较薄部分LD2b的切割表面形成，所以引线LD2的端面TM2的横向尺寸W4基本等于引线LD2的较薄部分LD2b的宽度W2b(W4＝W2b)。
当生产用于制造半导体器件PKG的引线框时，通过对引线LD1的用作较薄部分LD1b的部分的下表面执行半蚀刻并由此减小其厚度来形成每条引线LD1的较薄部分LD1b。即，在引线LD1中，较薄部分LD1b对应于经受对其下表面执行的半蚀刻并由此具有减小厚度的区域，并且较厚部分LD1a对应于不经受半蚀刻的区域。另一方面，当生产用于制造半导体器件PKG的引线框时，通过对引线LD2的用作较薄部分LD2b的部分的上表面执行半蚀刻并由此减小其厚度来形成每条引线LD2的较薄部分LD2b。即，在引线LD2中，较薄部分LD2b对应于经受对其上表面执行的半蚀刻并由此具有减小厚度的区域，并且较厚部分LD2a对应于不经受半蚀刻的区域。
因此，在每条引线LD1中，较薄部分LD1b和较厚部分LD1a的相应上表面处于相同的高度位置，使得在较薄部分LD1b和较厚部分LD1a的相应上表面之间不形成阶梯。即，在引线LD1中，较薄部分LD1b和较厚部分LD1a的相应上表面位于相同的平面中。然而，在引线LD1中，较薄部分LD1b和较厚部分LD1a的相应下表面处于不同的高度位置。较薄部分LD1b的下表面所处的位置高于较厚部分LD1a的下表面的位置，使得在较薄部分LD1b与较厚部分LD1a的相应下表面之间形成阶梯(参见图6)。
另一方面，在每条引线LD2中，较薄部分LD2b和较厚部分LD2a的相应下表面处于相同的高度位置，使得在较薄部分LD2b和较厚部分LD2a的相应下表面之间不形成阶梯。即，在引线LD2中，较薄部分LD2b和较厚部分LD2a的相应下表面位于相同的平面中。然而，在引线LD2中，较薄部分LD2b和较厚部分LD2a的相应上表面处于不同的高度位置。较薄部分LD3b的上表面所处的位置低于较厚部分LD2a的上表面的位置，使得在较薄部分LD2b与较厚部分LD2a的相应上表面之间形成阶梯(参见图7)。
在每条引线LD1中，较厚部分LD1a和较薄部分LD1b在引线LD1的延伸方向上彼此相邻。较厚部分LD1a被定位得更接近裸片焊盘DP，而较薄部分LD1b被定位得更接近密封部分MR的侧面。此外，在每条引线LD2中，较厚部分LD2a和较薄部分LD2b在引线LD2的延伸方向上彼此相邻。较厚部分LD2a被定位得更接近裸片焊盘DP，而较薄部分LD2b被定位得更接近密封部分MR的侧面。利用引线LD1和LD2的较厚部分LD1a和LD2a的相应上表面，线BW被连接。
在每条引线LD1中，从密封部分MR的下表面MR露出较厚部分LD1a的下表面，而较薄部分LD1b的下表面被密封部分MR覆盖并且不从密封部分MR的下表面MRb露出。另一方面，在每条引线LD2中，从密封部分MR的下表面MRb露出较厚部分LD2a和较薄部分LD2b的相应下表面。从而，每条引线LD2的整个下表面从密封部分MR的下表面MRb露出。
半导体器件PKG的与密封部分MR的下表面MRb相对应的下表面用作半导体器件PKG的安装表面。引线LD1的较厚部分LD1a的相应下表面和引线LD2的整个下表面从密封部分MR的下表面MRb露出，以用作半导体器件PKG的外部端子。这里假设位于密封部分MR的下表面MRb处的引线LD1的露出表面被称为引线LD1的下露出表面，并且位于密封部分MR的下表面MRb处的引线LD2的露出表面被称为引线LD2的下露出表面。引线LD1的下露出表面由引线LD1的较厚部分LD1a的下表面形成，而引线LD2的下露出表面由引线LD2的整个下表面形成。每条引线LD1和LD2的下露出表面具有矩形的二维形状。每条引线LD1的较厚部分LD1a的二维尺寸(平面面积)基本等于每条引线LD2的较厚部分LD2a的二维尺寸(平面面积)。然而，由于不仅引线LD2的较厚部分LD2a的下表面，而且其较薄部分LD2b的下表面从密封部分MR的下表面MRb露出，所以引线LD2的下露出表面的面积大于引线LD1的下露出表面的面积。
在平面图中，每条引线LD1的较厚部分LD1a与裸片焊盘DP之间的距离小于与引线LD1相邻的每条引线LD2的较厚部分LD2a与裸片焊盘DP之间的距离。因此，引线LD1的较厚部分LD1a被定位为与引线LD2的较厚部分LD2a相比更接近裸片焊盘DP。因此，在平面图中，引线LD1的下露出表面与裸片焊盘DP之间的距离小于与引线LD1相邻的引线LD2的下露出表面与裸片焊盘DP之间的距离。因此，引线LD1的下露出表面被定位为比引线LD2的下露出表面更接近裸片焊盘DP。
在密封部分MR的下表面MRb处，引线LD2的下露出表面位于密封部分MR的下表面MRb的外围区域(外部外围部分)中并且这里设置在与密封部分MR的下表面MRb的横向侧邻接的位置处。密封部分MR的下表面MRb的横向侧在这里对应于密封部分MR的下表面MRb的形成密封部分MR的下表面MRb的最外围的侧面。密封部分MR的下表面MRb的横向侧还与密封部分MR的侧面相邻。此外，在密封部分MR的下表面MRb处，引线LD1的下露出表面设置在朝向引线LD2的下露出表面的内部的位置处。每条引线LD1的下露出表面在这里设置在与密封部分MR的下表面MRb的横向侧相距距离L1(L1>0)的位置处(参见图2)。引线LD1和LD2交替地设置(布置)在裸片焊盘DP周围。用作半导体器件PKG的外部端子的引线LD1和LD2的相应下露出表面在外围部分附近的区域中沿着密封部分MR的下表面MRb的横向侧(外部外围)以交错配置(交错布置)设置在两行中。通过设置这种布置，可以提供具有多端子配置的半导体器件PKG。
从密封部分MR的侧面MRc1、MRc2、MRc3和MRc4露出引线LD1和LD2的相应端面TM。这里假设使用参考标号TM1将每条引线LD1的端面TM表示为端面TM1，使用参考标号TM2将每条引线LD2的端面TM表示为端面TM2。
每条引线LD1的端面TM1与引线LD1的较薄部分LD1b相邻并用作引线LD1的较薄部分LD1b的端面(切割表面)。此外，每条引线LD2的端面TM2与引线LD2的较薄部分LD2b相邻并且用作引线LD2的较薄部分LD2b的端面(切割表面)。即，端面TM1由引线LD1的较薄部分LD1b形成，而端面TM2由引线LD2的较薄部分LD2b形成。具体地，端面TM1是较薄部分LD1b由于利用稍后描述的锯切刀BRD(旋转刀)的切割所得到的切割表面，而端面TM2是较薄部分LD2b由于利用稍后描述的锯切刀BRD(旋转刀)的切割所得到的切割表面。
在密封部分MR的每个侧面MRc1、MRc2、MRc3和MRc4处，引线LD1的端面TM1和引线LD2的端面TM2交替布置。然而，每条引线LD2的端面TM1的高度位置不同于每条引线LD2的端面TM2的高度位置。引线LD1的端面TM1的高度位置高于引线LD2的端面TM2的高度位置。换句话说，引线LD2的端面TM2的高度位置低于引线LD1的端面TM1的高度位置。即，当在引线LD1的端面TM1与引线LD2的端面TM2之间进行比较时，引线LD1的端面TM1被定位为比引线LD2的端面TM2更接近密封部分MR的上表面MRa。引线LD1的端面TM1在高度方向上的尺寸H1基本等于引线LD1的较薄部分LD1b的厚度T1b(H1＝T1b)。引线LD2的端面TM2在高度方向上的尺寸H2基本等于引线LD2的较薄部分LD2b的厚度T2b(H2＝T2b)。
应注意，当提到“高度”或“高度位置”时，“高度”或“高度位置”基于密封部分MR的下表面MRb。假设密封部分MR的更接近其上表面MRa的侧面(即，密封部分MR的远离其下表面MRb的侧面)被假设为高侧，并且密封部分MR的远离其上表面MR1的侧面(即，密封部分MR更接近其下表面MRb的侧面)被假设为低侧。此外，“高度方向”与“密封部分MR的厚度方向”相同，并且对应于大体垂直于密封部分MR的下表面MRb或上表面MRa的方向。因此，端面TM1的尺寸H1对应于端面TM1沿密封部分MR的厚度方向的尺寸，并且端面TM2的尺寸H2对应于端面TM2沿密封部分MR的厚度方向的尺寸。
每条引线LD1的端面TM1都具有下侧KH1和上侧JH1，并且每条引线LD2的端面TM2都具有下侧KH2和上侧JH2(参见图9和图10)。即，引线LD1(第一引线)的端面TM1(第一端面)具有更接近密封部分MR的上表面MRa的上侧JH1(第一上侧)和远离密封部分MR的上表面MRa的下侧KH1(第一下侧)。此外，引线LD2(第二引线)的端面TM2(第二端面)具有更接近密封部分MR的上表面MRa的上侧JH2(第二上侧)和远离密封部分MR的上表面MRa的下侧KH2(第二下侧)。
应注意，每条引线LD1的端面TM1的下侧KH1都对应于形成引线LD1的端面TM1的二维形状(更具体为四边形状)的下侧(更接近密封部分MR的下表面MRb)，并且引线LD1的端面TM1的上侧JH1对应于形成引线LD1的端面TM1的二维形状(更具体为四边形状)的上侧(更接近密封部分MR的上表面MRa)。此外，每条引线LD2的端面TM2的下侧KH2都对应于形成引线LD2的端面TM2的二维形状(更具体为四边形状)的下侧(更接近密封部分MR的下表面MRb)，并且引线LD2的端面TM2的上侧JH2对应于形成引线LD2的端面TM2的二维形状(更具体为四边形状)的上侧(更接近密封部分MR的上表面MRa)。
这里在每条引线LD1的端面TM1的下侧KH1与每条引线LD2的端面TM2的上侧JH2的相应高度位置之间进行比较(参见图9和图10)。在密封部分MR的每个侧面MRc1、MRc2、MRc3和MRc4处的彼此相邻的引线LD1和LD2的端面TM1和TM2处，引线LD1的端面TM1的下侧KH1所处的位置高于引线LD2的端面TM2的上侧JH2所处的位置。换句话说，引线LD2的端面TM2的上侧JH2所处的位置低于引线LD1的端面TM1的下侧KH1所处的位置。即，当在引线LD1的端面TM1的下侧KH1与引线LD2的端面TM2的上侧JH2之间进行比较时，引线LD1的端面TM1的下侧KH1与引线LD2的端面TM2的上侧JH2相比处于更接近密封部分MR的上表面MRa的位置处，并且引线LD2的端面TM2的上侧JH2与引线LD1的端面TM1的下侧KH1相比处于更接近密封部分MR的下表面MRb的位置处。换句话说，引线LD1的端面TM1的下侧KH1与密封部分MR的上表面MRa(即，图9所示上表面MRa的侧面)之间的距离(密封部分MR的厚度方向上的距离)L2小于引线LD2的端面TM2的上侧JH2与密封部分MR的上表面MRa(即，图9所示上表面MRa的侧面)之间的距离(密封部分MR的厚度方向上的距离)L3(即，满足L2<L3)。应注意。距离L2和L3中的每一个都是密封部分MR的厚度方向上的距离并且如图9所示。
每条引线LD1的较薄部分LD1b的厚度通过在其下表面上执行的半蚀刻而减小，同时每条引线LD2的较薄部分LD2b的厚度通过在其上表面上执行的半蚀刻而减小。作为引线LD1的较薄部分LD1b的切割表面的端面TM1以及作为引线LD2的较薄部分LD2b的切割表面的端面TM2从密封部分MR的侧面MRc1、MRc2、MRc3和MRc4露出。因此，在密封部分MR的每个侧面MRc1、MRc2、MRc3和MRc4处，引线LD1的端面TM1的高度位置高于引线LD2的端面TM2的高度位置。此外，引线LD1的端面TM1的下侧KH1所处的位置高于引线LD2的端面TM2的上侧JH2所处的位置。
由于端面TM1的下侧KH1所处的位置高于端面TM2的上侧JH2所处的位置，所以以下也保持适用。即，即使当在密封部分MR的侧面MRc1处彼此相邻的引线LD1的端面TM1和引线LD2的端面TM2中的一个在横向方向(与密封部分MR的下表面MRb和侧面MRc1平行的方向)上实际(virtually)移动时，端面TM1和TM2的实际移动的一个不与端面TM1和TM2中的另一个重叠。这同样还适用于密封部分MR的侧面MRc2、MRc3和MRc4。
从密封部分MR的下表面MRb没有露出悬置引线TL的下表面，但是从密封部分MR的侧面MRc1、MRc2、MRc3和MRc4露出悬置引线TL的端面TLM。
通过在生产引线框时在用于制造半导体器件PKG的引线框的用作悬置引线LT的部分上执行半蚀刻并由此减小其厚度来形成悬置引线TL。因此，每个悬置引线TL的厚度T3小于引线LD1和LD2的较厚部分LD1a和LD2a的相应厚度T1a和T2a(T3<T1a且T3<T2a)并且基本等于引线LD1的较薄部分LD1b的厚度T1b(T3＝T1b)。高度方向上的每条悬置引线TL的端面TLM的尺寸基本等于悬置引线TL的厚度T3。
在密封部分MR的每个侧面MRc1、MRc2、MRc3和MRc4处，每条悬置引线TL的端面TLM的高度位置基本等于每条引线LD1的端面TM1的高度位置，并且相应地高于每条引线LD2的端面TM2的高度位置。即，当在悬置引线TL的端面TLM与引线LD2的端面TM2之间进行比较时，悬置引线TL的端面TLM与引线LD2的端面TM2相比位于更接近密封部分MR的上表面MRa的位置处(远离密封部分MR的下表面MRb的位置)。
应注意，在每个侧面MRc1、MRc2、MRc3和MRc4处，与每条悬置引线TL的端面TLM相邻定位的引线LD的端面TM不是引线LD1的端面TM1而是引线LD2的端面TM2。这可以通过将引线LD2设置为布置在每个侧面MRc1、MRc2、MRc3和MRc4上方的引线LD的最外面(双边)的一个来实现。
这里在每条悬置引线TL的端面TLM的下侧TLKH的相应高度与每条引线LD2的端面TM2的上侧JH2之间进行比较。悬置引线TL的端面TLM具有更接近密封部分MR的上表面MRa的上侧TLJH和远离密封部分MR的上表面MRa的下侧TLKH。悬置引线TL的端面TLM的下侧TLKH对应于形成悬置引线TL的端面TLM的四边形状的下侧(接近密封部分MR的下表面MRb)。
在密封部分MR的每条侧面MRc1、MRc2、MRc3和MRc4处彼此相邻的每条悬置引线TL的端面TLM和每条引线LD2的端面TM2处，悬置引线TL的端面TLM的下侧TLKH所处的位置高于引线LD2的端面TM2的上侧JH2所处的位置。换句话说，引线LD2的端面TM2的上侧JH2所处的位置低于悬置引线TL的端面TLM的下侧TLKH所处的位置。即，当在悬置引线TL的端面TLM的下侧TLKH与引线LD2的端面TM2的上侧JH2之间进行比较时，悬置引线TL的端面TLM的下侧TLKH与引线LD2的端面TM2的上侧JH2相比处于更接近密封部分MR的上表面MRa的位置处(即，远离密封部分MR的下表面MRb的位置)。换句话说，悬置引线TL的端面TLM的下侧TLKH与密封部分MR的上表面MRa(即，图9所示上表面MRa的侧面)之间的距离(密封部分MR的厚度方向上的距离)小于引线LD2的端面TM2的上侧JH2与密封部分MR的上表面MRa(即，图9所示上表面MRa的侧面)之间的距离(密封部分MR的厚度方向上的距离)。
因此，以下也保持适用。即，在密封部分MR的侧面MRc1处，即使当彼此相邻的每个悬置引线TL的端面TLM和每条引线LD2的端面TM2中的一个在横向(与密封部分MR的下表面MRb和侧面MRc1平行的方向)上实际移动时，端面TLM和TM2中的实际移动的一个不与端面TLM和TM2中的另一个重叠。这同样适用于密封部分MR的侧面MRc2、MRc3和MRc4。应注意，悬置引线TL的端面TLM的下侧TLKH可以定位在基本与每条引线LD1的端面TM1的下侧KH1相同的高度位置处。
在从密封部分MR的下表面MRb露出的引线LD1的下露出表面、从密封部分MR的下表面MRb露出的引线LD2的下露出表面和从密封部分MR的下表面MRb露出的裸片焊盘DP的下表面上方，形成镀层(镀膜)PL(参见图6至图8)。每个镀层PL都通过镀方法由金属层形成，并且例如为焊料镀层。当半导体器件PKG安装在安装衬底上方时，形成在引线LD1和LD2的相应下露出表面上方的镀层PL可以提高安装衬底的端子或导体图案与半导体器件PKG的端子(引线LD1和LD2的下露出表面)之间的电连接的可靠性。应注意，在图2中，镀层PL没有示出，但是镀层PL形成在引线LD1和LD2的相应下露出表面以及图2示出的裸片焊盘DP的下表面上方。由于从密封部分MR的侧面MRc1、MRc2、MRc3和MRc4露出的引线LD1和LD2的端面TM1和TM2以及悬置引线TL的端面TLM是切割表面，所以镀层PL不形成在引线LD1和LD2的端面TM1和TM2以及悬置引线TL的端面TLM上方。
应注意，在本实施例中，已经给出半导体器件PKG是QFN类型的半导体封装件的情况的描述。然而，还可以将除QFN类型之外的类型的半导体封装件应用于半导体器件PKG，例如SON(小外形非引线封装件)类型的半导体封装件。
在本实施例中，已经给出从密封部分MR的下表面MRb露出每条引线LD2的较厚部分LD2a和较薄部分LD2b的相应下表面的情况的描述。然而，在另一种形式中，还可以用密封部分MR覆盖引线LD2的较薄部分LD2b的下表面，并且防止引线LD2的较薄部分LD2b的下表面从密封部分MR的下表面MRb露出，同时允许从密封部分MR的下表面MRb露出引线LD2的较厚部分LD2a的下表面。在这种情况下，需要将引线LD2的较薄部分LD2b的下表面的高度位置设置得高于引线LD2的较厚部分LD2a的下表面的高度位置。然而，在这种情况下，还保持引线LD1的端面TM1的下侧KH1与引线LD2的端面TM2的上侧JH2之间的下侧KH1所处的位置高于上侧JH2所处的位置的这种关系。这可以减少切割部分中切割的引线的量(体积)，由此延长了稍后描述的锯切刀BRD的使用寿命。
然而，当考虑半导体器件PKG的接合(安装)强度时，与引线LD2的较薄部分LD2b的下表面不从密封部分MR的下表面MRb露出的情况相比，在本实施例中优选不仅每条引线LD2的较厚部分LD2a的下表面，而且引线LD的较薄部分LD2b的下表面从密封部分MR的下表面MRb露出的情况。具体地，通过从密封部分MR的下表面MRb还露出引线LD2的较薄部分LD2b的下表面，可以增加引线LD2的下露出表面的面积。因此，当半导体器件PKG被安装在安装衬底等上方时，可以进一步提高半导体器件PKG的引线LD2与安装衬底的端子之间的接合强度。因此，可以进一步提高半导体器件PKG的可靠性。
<关于半导体器件的制造工艺>
接下来，将参照图12至图33描述本实施例中的半导体器件PKG的制造工艺。图12是示出本实施例中的半导体器件PKG的制造工艺的工艺流程图。图13至图33中的每一幅都是示出本实施例中的半导体器件PKG的制造工艺的平面图或截面图。在图13至图33中，图13、图17、图20、图23、图28和图31是平面图(顶视图)，以及图14至图16、图18、图19、图21、图22、图24至图27、图29、图30、图32和图33是截面图。图14、图18、图21、图24、图26、图29和图32对应于与图13中的线D-D相对应的位置处的截面图(对应于上述图6的截面图)。图15、图19、图22、图25、图27、图30和图33对应于与图13中的线E-E相对应的位置处的截面图(对应图上述图7的截面图)。图16对应于与图13中的线F-F相对应的位置处的截面图。
首先，如图13至图16所示，提供(准备)用于制造半导体器件PKG的引线框LF(图12中的步骤S1)。
由于是使用一个引线框LF制造多个半导体器件PKG，所以引线框LF具有多个半导体器件区域(器件区域)PE。应注意，每个器件区域PE都对应于从中获取(制造)一个半导体器件PKG的区域。即，在引线框LF中，多个半导体器件PE以阵列进行布置(以行和列进行布置)。图13示出了多个半导体器件区域PE中的两个的平面图。在图13中，由虚线包围的区域对应于半导体器件区域PE。图14和图15中的每一个也示出了两个半导体器件区域PE的截面图。相邻半导体器件区域PE之间的区域对应于稍后描述的步骤S6中的划线(将被切割的区域)。
在引线框LF的每个半导体器件区域PE中，设置用于制造半导体器件PKG的裸片焊盘DP和多条引线LD(LD1和LD2)。在相邻的半导体器件区域PE之间，设置阻碍杆(拉杆)DB。在相邻的半导体器件区域PE之间，阻碍杆DB在其两侧沿着半导体器件区域PE的侧面延伸。因此，在平面图中，每个半导体器件区域PE都被阻碍杆BD圆周环绕。换句话说，阻碍杆BD以栅格状图案延伸，并且在每个栅格中，定位半导体器件区域PE。由于阻碍杆DB设置在相邻的半导体器件区域PE之间的区域中，所以阻碍杆DB被切割并且在稍后描述的步骤S6的锯切步骤中被去除。
在本实施例中，通过蚀刻制造引线框LF。可以通过蚀刻而非通过冲压更加容易地形成引线框的引线。在本实施例中，通过蚀刻制造引线框LF，可以可靠地制造包括每一个都集成地具有较厚部分LD1a和较薄部分LD1b的引线LD1以及每一个都集成地具有较厚部分LD2a和较薄部分LD2b的引线LD2的引线框LF。
引线框LF的每个半导体器件区域PE都具有用作芯片安装部分的裸片焊盘DP、支持裸片焊盘DP的多条悬置引线TL以及多条引线LD。
在平面图中，在每个半导体器件区域PE中，裸片焊盘DP被设置为基本处于其中心处，并且环绕裸片焊盘DP设置多条引线LD(LD1和LD2)。然而，如上所述，设置在裸片焊盘DP周围的多条引线LD包括交替设置的引线LD1和LD2。在每个半导体器件区域PE中，设置在裸片焊盘DP周围的多条引线LD(LD1和LD2)耦合至环绕半导体器件区域PE的阻碍杆DB并且被阻碍杆DB保持。裸片焊盘DP还经由多条悬置引线TL耦合至环绕半导体器件区域PE的阻碍杆DB并且被阻碍杆DB保持。因此，阻碍杆DB还可以认为是用于将多条引线LD相互耦合的耦合部分。
每个半导体器件区域PE中的多条引线(LD1和LD2)集成地与阻碍杆DB连接(耦合)。即，每条引线LD(LD1和LD2)的与其接近裸片焊盘DP的端部(前端部)相对的端部集成地与阻碍杆DP连接。每个半导体器件区域PE中的裸片焊盘DP经由悬置引线TL与阻碍杆DB集成连接(耦合)。即，每条悬置引线TL的与其与裸片焊盘DP连接的端部相对的端部与阻碍杆DB集成连接。阻碍杆DB可用于将阻碍杆DB的两侧上的半导体器件区域PE中设置为更接近阻碍杆DB的多条引线LD(LD1和LD2)相互耦合并且保持引线LD。应注意，引线框LF的最外围由框架(未示出)制成。在以阵列布置的多个半导体器件区域PE的最外面的一个中，与框架相邻的引线LD与框架集成连接(耦合)。引线框LF集成地具有引线LD(LD1和LD2)、裸片焊盘DP、悬置引线TL、阻碍杆DB和框架。
每条引线LD1都集成地具有沿引线LD1的延伸方向彼此相邻的较厚部分LD1a和较薄部分LD1b。每条引线LD2都集成地具有沿引线LD2的延伸方向彼此相邻的较厚部分LD2a和较薄部分LD2b。还可以从图14至图16的截面图中看出，在每条引线LD1中，较厚部分LD1a被定位更接近裸片焊盘DP，并且较薄部分LD1b朝向阻碍杆DB延伸以与阻碍杆DB集成连接。此外，在每条引线LD2中，较厚部分LD2a被定位更接近裸片焊盘DP，并且较薄部分LD2b朝向阻碍杆DB延伸以与阻碍杆DB集成连接。每条悬置引线TL的与其与裸片焊盘DP连接的端部相对的端部朝向阻碍杆DB延伸以与阻碍杆DB集成连接。因此，阻碍杆DB集成地具有与引线LD1的较薄部分LD1b连接的部分DB1、与引线LD2的较薄部分LD2b连接的部分DB2、与悬置引线TL连接的部分DB3以及位于它们之间的部分。
在阻碍杆DB中，与引线LD1的较薄部分LD1b连接的每个部分DB1具有厚度T4a，其等于每个较薄部分LD1b的厚度(T1b)(即，满足T4a＝T1b)。此外，在阻碍杆DB中，与引线LD2的较薄部分LD2b连接的每个部分DB2具有厚度T4b，其等于每个较薄部分LD2b的厚度(T2b)(即，满足T4b＝T2b)。此外，在阻碍杆DB中，与悬置引线TL连接的每个部分DB3具有厚度T4c，其等于引线TL的厚度(T3)(即，满足Tc＝T3)。
此外，在阻碍杆DB中，这些部分DB1、DB2和DB3之间的每个部分(中间部分)都具有厚度(T4d)，其大于这些部分DB1、DB2和DB3的相应厚度(T4a、T4b和T4c)。即，阻碍杆DB的每个中间部分的厚度(T4d)都大于上述部分DB1、DB2和DB3的相应厚度(T4a、T4b和T4c)。换句话说，满足T4d>T4a、T4d>T4b和T4d>T4c。这里提到的阻碍杆DB的中间部分对应于阻碍杆DB的除阻碍杆DB的部分DB1、DB2和DB3之外的部分，并且包括阻碍杆DB的定位在部分DB1和DB2之间的部分以及阻碍杆DB的定位在部分DB2和DB3之间的部分。阻碍杆DB的每个中间部分的厚度(T4d)基本等于引线LD1和LD2的较厚部分LD1a和LD2a的相应厚度(T1a和T2a)(即，满足T4d＝T1a＝T2a)。
因此，与引线LD1连接的阻碍杆DB的每个部分DB1的厚度(T4a)以及与引线LD2连接的阻碍杆DB的每个部分DB2的厚度(T4b)小于定位在部分DB1和DB2之间的阻碍杆DB的每个部分的厚度(T4d)(T4d>T4a且T4d>T4b)。
引线LD1的较薄部分LD1b和阻碍杆DB的与引线LD1的较薄部分LD1b连接的部分DB1具有的厚度通过在其下表面上执行的半蚀刻而减小。此外，引线LD2的较薄部分LD2b和阻碍杆DB的与引线LD2的较薄部分LD2b连接的部分DB2具有的厚度通过在其下表面上执行的半蚀刻而减小。此外，悬置引线TL和阻碍杆DB的与悬置引线TL连接的部分DB3具有的厚度通过在其下表面上执行的半蚀刻而减小。阻碍杆DB的定位在部分DB1、DB2和DB3之间的部分(阻碍杆DB的中间部分)对应于不经受半蚀刻的区域。
在另一形式中，阻碍杆DB还可以具有相等的厚度。在这种情况下，阻碍杆DB的前述部分DB1、DB2和DB3以及阻碍杆DB的定位在它们之间的部分(中间部分)具有基本相等的厚度，其基本等于引线LD1和LD2的较厚部分LD1a和LD2a的相应厚度。即，在这种情况下，薄于阻碍杆DB的较薄部分LD1b和LD2b以及悬置引线TL与总体厚度基本等于较厚部分LD1a和LD2a的厚度的阻碍杆DB集成连接。在稍后描述的步骤S6的锯切步骤中切割阻碍杆DB来将其去除，由于阻碍杆DB的体积较小，所以更加容易地执行锯切步骤。
因此，与本实施例相同，在阻碍杆DB中，与引线LD1的较薄部分LD1b连接的部分DB1优选具有等于较薄部分LD1b的厚度的厚度。此外，在阻碍杆DB中，与引线LD2的较薄部分LD2b连接的部分DB2优选具有等于较薄部分LD2b的厚度的厚度。此外，在阻碍杆DB中，与悬置引线TL连接的部分DB3优选具有等于悬置引线TL的厚度的厚度。这可以减小阻碍杆DB的体积，因此利于步骤S6中的锯切步骤。这还可以延长稍后描述的锯切刀BRD的使用寿命。此外，阻碍杆DB的位于这些部分DB1、DB2和DB3之间的部分(阻碍杆DB的中间部分)的厚度被设置得大于部分DB1、DB2和DB3的厚度，并且优选设置为基本等于引线LD1和LD2的较厚部分LD1a和LD2a的厚度。这可以集成地将部分DB1、DB2和DB3彼此集成连接，并且确保阻碍杆DB的强度。
接下来，如图17至图19所示，执行裸片接合步骤，以在引线框LF的每个半导体器件区域PE中经由接合材料BD将半导体芯片CP安装在裸片焊盘DP的上表面上方，并且将半导体芯片CP接合(固定)至此(图12中的步骤S2)。
步骤S2中的裸片接合步骤包括以下步骤：例如，在裸片焊盘DP的上表面上方施加接合材料BD，然后在裸片焊盘DP的上表面上方安装半导体芯片CP，然后固化接合材料BD。
接下来，如图20至图22所示，执行线接合步骤以经由多条线BW将每个半导体器件区域PE中的半导体芯片CP的多个焊盘电极PD与半导体器件区域PE中的多条引线LD(LD1和LD2)电连接(图12中的步骤S3)。
接下来，如图23至图25所示，使用模制步骤来执行树脂密封以形成密封部分(批量模制部分)MR1作为树脂密封部分(树脂密封本体)来利用密封部分MR1密封多个半导体器件区域PE的每一个中的裸片焊盘DP、半导体芯片CP、线BW、引线LD(LD1和LD2)以及悬置引线TL(图12中的步骤S4)。模制步骤的示例包括转印模制步骤。
在本实施例中，在步骤S4的模制步骤中，执行批量模制以利用密封部分MR1批量模制引线框LF的多个半导体器件区域PE。即，形成密封部分MR1以覆盖引线框LF的多个整体半导体器件区域PE。因此，密封部分MR1不仅形成在半导体器件区域PE上方，而且还形成在相邻的半导体器件区域PE之间，并且阻碍杆DB也利用密封部分MR1来密封。即，在引线框LF的多个整体半导体器件区域PE上方，利用密封部分MR1来密封半导体芯片CP、线BW、裸片焊盘、引线LD、悬置引线TL和阻碍杆DB。
密封部分MR1例如由树脂材料(诸如热固性树脂材料等)制成，并且还可以包含填充剂等。例如，可以使用包含填充剂等的环氧树脂来形成密封部分MR1。例如，可以通过以下方式来形成密封部分MR1：在模具中设置引线框LF，使得引线框LF的多个半导体器件区域PE位于模具的腔中，然后将密封树脂材料注入到模具的腔中，并且通过加热固化密封树脂材料。
密封部分MR1具有定位为彼此相对的上表面MR1a和下表面MR1b。当形成密封部分MR1时，每个半导体器件区域PE中的每条引线LD都具有从密封部分MR1的下表面MR1b露出的至少一部分。具体地，在每条引线LD1中，从密封部分MR1的下表面MR1b露出较厚部分LD1a的下表面，而较薄部分LD1b的下表面被密封部分MR1覆盖并且不从密封部分MR1的下表面MR1b露出。另一方面，在每条引线LD2中，从密封部分MR1的下表面MR1b露出较厚部分LD2a的下表面和较薄部分LD2b的下表面。因此，每条引线LD2的整体下表面从密封部分MR1的下表面MR1b露出。
接下来，如图26和图27所示，镀层PL形成在从密封部分MR1的下表面MR1b露出的引线LD1和LD2的下露出表面上方以及从密封部分MR1的下表面露出的裸片焊盘DP的下表面上方(图12中的步骤S5)。镀层PL是金属层，其例如由焊料镀层制成，并且可以使用电解质镀方法等来形成。
在每条引线LD1中，从密封部分MR1的下表面MR1b露出较厚部分LD1a的下表面，使得镀层PL形成在引线LD1的较厚部分LD1a的下表面上方。引线LD1的较薄部分LD1b的下表面被密封部分MR1覆盖，使得镀层PL不形成在引线LD1的较薄部分LD1b的下表面上方。每条引线LD2的整体下表面都从密封部分MR1的下表面MR1b露出，使得镀层PL形成在引线LD2的整个下表面上方。
接下来，引线框LF和密封部分MR1被切割(通过锯切)以分裂(划分)为对应的半导体器件区域PE(图12中的步骤S6)。
图28至图30包括平面图(图28)和截面图(图29和图30)，每一幅都用于示出步骤S6中的锯切步骤(切割步骤)。图31至图33示出了结束步骤S6中的锯切步骤之后的阶段。
在步骤S6的锯切步骤中，将锯切刀(切割锯BRD)作为旋转切割刀(旋转刀)，密封部分MR和引线框LF(包括引线LD、悬置引线TL和阻碍杆DB)被切割。此时，如图28至图30所示，锯切刀BRD沿着阻碍杆DB延伸的方向在彼此相邻的半导体器件区域PE之间的区域中移动。因此，在相邻的半导体器件区域PE之间的区域中，密封部分MR1和引线框LF被切割。即，在相邻的半导体器件区域PE之间的区域中，密封部分MR1、引线LD、悬置引线TL和阻碍杆DB被切割。
划线(切割区域)是彼此相邻的半导体器件区域PE之间的区域，即，位于半导体器件区域PE周围的区域。在平面图中，密封部分MR1被切割成栅格状图案。沿着划线，不仅密封部分MR1，而且引线框LF都被切割。从而，引线LD和悬置引线TL的定位在划线内的相应部分(将被切割的区域)也利用锯切刀BRD切割来去除。此外，整个阻碍杆DB位于划线(将被切割的区域)内，因此利用锯切刀BRD进行切割来去除。
通过步骤S6中的锯切步骤，密封部分MR1和引线框LF被切割以分裂(划分)为各个半导体器件区域PE。每个独立的半导体器件区域PE都用作半导体器件PKG。因此，如图31至图33所示，可以制造半导体器件PKG。
切割和分裂成各个半导体器件区域PE的密封部分MR1对应于密封部分MR。此外，密封部分MR1的上表面MR1a对应于密封部分MR的上表面MRa，并且密封部分MR1的下表面MR1b对应于密封部分MR的下表面MRb。此外，利用锯切刀BRD的切割所得到的密封部分MR1的切割表面对应于密封部分MR的侧面(MRc1、MRc2、MRc3和MRc4)。应注意，密封部分MR的每个侧面都与密封部分MR的每个上表面和下表面MRa和MRb相交(参见图6和图7)。阻碍杆DB与位于相邻半导体器件区域PE之间的区域中的密封部分MR1一起被锯切刀BRD切割来去除。因此，阻碍杆DB不再保持在制造完成的半导体器件PKG中。
与阻碍杆DB集成连接的引线LD(LD1和LD2)和悬置引线TL与位于相邻半导体器件区域PE之间的区域中的密封部分MR1一起利用锯切刀BRD进行切割。利用锯切刀BRD的切割所得到的引线LD1的切割表面对应于引线LD1的端面TM1。利用锯切刀BRD的切割所得到的引线LD2的切割表面对应于引线LD2的端面TM2。利用锯切刀BRD的切割所得到的悬置引线TL的切割表面对应于悬置引线TL的端面TLM。引线LD1和LD2以及悬置引线TL的相应切割表面(TM1、TM2和TLM)从密封部分MR1的切割表面(MRc1、MRc2、MRc3和MRc4)露出。
密封部分MR1的切割表面(MRc1、MRc2、MRc3和MRc4)和从其露出的端面TM1、TM2和TLM是利用锯切刀BRD(旋转刀)的切割所得到的切割表面。因此，引线LD1的端面TM1、引线LD2的端面TM2和悬置引线TL的端面TLM几乎不从密封部分MR1的侧面突出。
在每条引线LD1中，不切割较厚部分LD1a，而是利用锯切刀BRD切割较薄部分LD1b。因此，引线LD1的端面TM1对应于引线LD1的较薄部分LD1b的切割表面。此外，在每条引线LD2中，不切割较厚部分LD2a，而是利用锯切刀BRD切割较薄部分LD2b。因此，引线LD2的端面TM2对应于引线LD2的较薄部分LD2b的切割表面。引线LD1的较薄部分LD1b的厚度通过在其下表面上执行的半蚀刻而减小。引线LD2的较薄部分LD2b的厚度通过在其下表面上执行的半蚀刻而减小。每条悬置引线TL的厚度通过在其下表面上执行的半蚀刻而减小。因此，在密封部分MR的每个侧面(切割表面)处，引线LD1的端面TM1的高度位置高于引线LD2的端面TM2的高度位置。此外，悬置引线TL的端面TLM的高度位置高于引线LD2的端面TM2的高度位置。
以这种方式，可以制造本实施例中的半导体器件PKG。
<关于发明人的研究>
图34是由发明人研究的研究示例中的半导体器件PKG101的底视图。图35是该研究示例中的半导体器件PKG101的透视平面图。图36和图37是该研究示例中的半导体器件PKG101的截面图。图38是该研究示例中的半导体器件PKG101的侧视图并且对应于上面描述的图2、图3、图6、图7和图9中的每一个。应注意，沿着图35中的线A1-A1的位置处的半导体器件PKG101的截面对应于图36，并且沿着图35中的线B1-B1的位置处的半导体器件PKG101的截面对应于图37。
图34至图38的每一幅图的研究示例中的半导体器件PKG101也是QFN型半导体封装件。在图34的研究示例中的半导体器件PKG101中，引线LD101和引线LD102交替设置在裸片焊盘DP周围。引线LD101的端面TM101、引线LD102的单面TM102和悬置引线TL101的端面TLM101从密封部分(树脂密封部分)MR101的侧面露出。密封部分MR101的侧面以及从其露出的端面TM101、TM102和TLM101是通过在切割树脂密封部分(对应于前述密封部分MR1)的锯切步骤中利用锯切刀(对应于前述锯切刀BRD)的切割所形成的切割表面。
在包括多条引线的半导体封装件形式的半导体器件中，由于引线的数量随着端子数量的增加而增加并且半导体器件被小型化，所以彼此相邻的两条引线之间的空间(间距)逐渐减小。相邻引线之间的空间的减小增加了相邻引线之间的短路的风险。引起相邻引线之间的短路的因素的示例包括在切割树脂密封部分的锯切步骤中形成的金属毛刺。
即，在切割树脂密封部分的锯切步骤中形成的金属毛刺可以引起相邻引线之间的短路。在切割树脂密封部分的锯切步骤中，利用锯切刀来切割树脂密封部分和引线。然而，此时在锯切刀的移动方向上，金属毛刺频繁地形成在引线上。当一条引线上的金属毛刺与相邻引线接触时，在相邻引线之间发生短路。
图39还是示出研究示例中的半导体器件PKG101的侧面的侧视图。图39示出了在锯切步骤中在引线LD101和LD102上形成金属毛刺MB的情况。
此外，如图39所示，在锯切刀的移动方向上形成金属毛刺MB。因此，在密封部分MR101的相同侧面处露出的引线LD101和LD102上，在相同方向上形成金属毛刺MB。在图39所示的情况下，由箭头YG101示出的方向是锯切刀的移动方向。在引线LD101和LD102上，在由箭头YG101示出的方向上形成金属毛刺MB。形成在引线(LD101和LD102)上的金属毛刺MB与引线(LD101和LD102)集成形成以作为薄膜在树脂密封部分的侧面上方延伸。
在本文描述的研究示例的半导体器件PKG101中，每条引线LD101都具有与每条前述引线LD1基本相同的配置。因此，引线LD101集成地具有对应于前述较厚部分LD1a的较厚部分LD101a和对应于前述较薄部分LD1b的较薄部分LD101b。较薄部分LD101b的切割表面用作引线LD101的端面TM101并且在密封部分MR101的侧面处露出(参见图36、图38和图39)。然而，不同于每条前述引线LD2，每条引线LD102都具有总体均匀的厚度，其基本等于前述较厚部分LD2a的厚度(参见图37)。具有均匀厚度的引线LD102的切割表面用作引线LD102的端面TM102并且在密封部分MR101的侧面处露出(参见图37、图38和图39)。在研究示例的半导体器件PKG101中，在密封部分MR101的下表面处，露出引线LD101的较厚部分LD101a的下表面，但是利用密封部分MR101覆盖引线LD101的较薄部分LD101b的下表面且由此不被露出。引线LD102的整个下表面从密封部分MR101的下表面露出。因此，图34所示的研究示例的半导体器件PKG101的底视图基本与上述图2中的半导体器件PKG的底视图相同。
在研究示例的半导体器件PKG101的情况下，当在切割树脂密封部分的锯切步骤中形成金属毛刺MG时，金属毛刺MG会引起相邻引线LD101和LD102之间的短路。
即，又如图39所示，在锯切刀的移动方向上形成金属毛刺MB。从而，在密封部分MR101的给定一个侧面(例如，图39所示的侧面)处露出的引线LD101和LD102上，在横向(与密封部分MR101的下表面和侧面平行的方向)上形成金属毛刺MB。从图39还可以看出，从相邻的引线LD101和LD102中的一个朝向另一个的横向上形成金属毛刺MB。然而，当金属毛刺长距离延伸时，金属毛刺MB到达另一引线，使得相邻的引线LD101和LD102通过金属毛刺MB短路。引线之间的短路的可能性导致半导体器件的可靠性的劣化。
需要防止引线LD101和LD102通过金属毛刺MB短路。因此，在研究示例的半导体器件PKG101的情况下，需要增加引线LD101和LD102之间的空间，以防止引线LD101和LD102之间的短路，即使在形成金属毛刺MB时。然而，引线LD101和LD102之间的空间的增加导致半导体器件PKG101的二维尺寸的增加，这在增加半导体器件的端子数量和小型化半导体器件方面是不利的。然而，当相反地减小引线LD101和LD102之间的空间以增加半导体器件的端子的数量并小型化半导体器件时，通过金属毛刺MB引起引线LD101和LD102之间的短路的风险(可能性)上升。当引线LD101和LD102通过金属毛刺MB短路时，在制造之后的检查步骤中去除具有短路的半导体器件。因此，通过金属毛刺MB在引线LD101和LD102之间存在短路风险导致半导体器件的制造产量的劣化以及半导体器件的制造成本的增加。
<关于主要特性特征和效果>
本实施例的一个主要特性特征在于：基于密封部分MR的下表面MRb，每条引线LD1的端面TM1的下侧KH1的高度位置高于与引线LD1相邻的每条引线LD2的端面TM2的上侧JH2的高度位置。换句话说，在侧视图中，沿着密封部分MR的厚度方向上的引线LD1的端面TM1的下侧KH1与密封部分MR的上表面MRa之间的距离(L2)小于沿着密封部分MR的厚度方向上的引线LD2的端面TM2的上侧JH2与密封部分MR的上表面MRa之间的距离(L3)(L2<L3)。因此，即使当在作为引线LD1和LD2的切割表面的引线LD1和LD2的端面TM1和TM2上形成金属毛刺(引线上的金属毛刺)时，也可以可靠地防止彼此相邻的两条引线LD1和LD2通过金属毛刺短路。以下是其原因。
类似于上述图9，图40也是示出本实施例中的半导体器件PKG的侧面的侧视图。图40示出了在步骤S6的锯切步骤中金属毛刺MB形成在引线LD1和LD2上的情况。图41对应于上述图10并且示出了被图40中的虚线包围的区域RG1的放大图。
如上所述，当制造半导体器件PKG时，在上述步骤S6中，利用锯切刀BRD(旋转刀)来切割密封部分MR1以及引线LD1和LD2。此时，金属毛刺MB可形成在引线LD1和LD2上以在锯切刀BRD(旋转刀)的移动方向上行进。
还如图40和图41所示，在锯切刀BRD的移动方向上形成金属毛刺MB，使得金属毛刺MB形成在密封部分MR的同一侧面处露出的引线LD1和LD2上，从而在相同方向上行进。因此，在图40所示的情况下，由箭头YG示出的方向是锯切刀BRD的移动方向，并且在每条引线LD1和LD2上，形成金属毛刺MB以在由箭头YG示出的方向上行进。即，由于金属毛刺MB形成在锯切刀BRD的移动方向上，所以在密封部分MR的给定一个侧面(这里假设为侧面MRc1)处露出的每条引线LD1和LD2上，在横向(与密封部分MR的下表面MRb和侧面MRc1平行的方向)上形成金属毛刺MB。形成在引线(LD1和LD2)上的相应金属毛刺MB与引线(LD1和LD2)集成地形成，以在密封部分MR1的侧面上方从引线(LD1和LD2)的端面(TM1和TM2)开始延伸(扩展)为薄膜。
形成金属毛刺MB的方向是金属毛刺MB延伸的方向(金属毛刺MB从每条引线扩展的方向)。在密封部分MR的侧面MRc1处，形成在引线LD1和LD2的端面TM1和TM2上的每个金属毛刺MB在与密封部分MR的下表面MRb和侧面MRc1中的每一个平行或者与密封部分MR的上表面MRa和侧面MRc1平行的方向(即，横向)上延伸。换句话说，在密封部分MR的侧面MRc1处，形成在引线LD1和LD2的端面TM1和TM2上的每个金属毛刺MB都在密封部分MR的下表面MRb与侧面MRc1相遇的一侧延伸的方向或者密封部分MR的上表面MRa与侧面MRc1相遇的一侧延伸的方向上延伸。此外，在密封部分MR的侧面MRc2处，形成在引线LD1和LD2的端面TM1和TM2上的每个金属毛刺MB都在与密封部分MR的下表面MRb和侧面MRc2中的每一个平行的方向(即，横向)上延伸。此外，在密封部分MR的侧面MRc3处，形成在引线LD1和LD2的端面TM1和TM2上的每个金属毛刺MB都在与密封部分MR的下表面MRb和侧面MRc3中的每一个平行的方向(即，横向)上延伸。此外，在密封部分MR的侧面MRc4处，形成在引线LD1和LD2的端面TM1和TM2上的每个金属毛刺MB都在与密封部分MR的下表面MRb和侧面MRc4中的每一个平行的方向(即，横向)上延伸。
在本实施例中，引线LD1的端面TM1的下侧KH1的高度位置被设置为高于引线LD2的端面TM2的上侧JH2的高度位置，使得即使在从彼此相邻的引线LD1和LD2中的一个朝向另一个的横向上形成金属毛刺MB并且长距离延伸时，也防止金属毛刺MB与其他引线接触。
在前述研究示例的半导体器件PKG101的情况下，不同于本实施例，每条引线LD101端面TM101的下侧KH101的高度位置低于与引线LD101相邻的每条引线LD102的端面TM102的上侧JH101的高度位置(参见图38和图39)。因此，当在从彼此相邻的引线LD101和LD102中的一个朝向另一个的横向上形成金属毛刺MB并且长距离延伸时，金属毛刺MB与其他引线接触。例如，在图39中，形成在每条引线LD101上的金属毛刺MB在由箭头YG101所示的方向上沿着朝向与其相邻的引线LD102的横向延伸。当金属毛刺MB长距离延伸时，形成在引线LD101上的金属毛刺MB在由箭头YG101示出的方向上不期望地达到与其相邻的引线LD102，从而通过金属毛刺MB引起引线LD101和LD102之间的短路。类似地，在图39中，形成在每条引线LD102上的金属毛刺MB在由箭头YG101示出的方向上沿着朝向与其相邻的引线LD101的横向延伸。当金属毛刺MB长距离延伸时，形成在引线LD2上的金属毛刺MB在由箭头YG101示出的方向上不期望地到达与其相邻的引线LD101，以通过金属毛刺MB引起引线LD102和YG101之间的短路。因此，在前述研究示例的半导体器件PKG101的情况下，为了防止引线LD101和LD102通过金属毛刺MB短路，必然增加引线LD101和LD102之间的空间，导致半导体器件的二维尺寸的增加。
相反，在本实施例中，每条引线LD1的端面TM1的下侧KH1的高度位置被设置为高于与引线LD1相邻的每条引线LD2的端面TM2的上侧JH2的高度位置。因此，即使当在相邻的引线LD1和LD2中的一个上形成金属毛刺MB以在朝向另一个的横向上行进且长距离延伸时，也会防止金属毛刺MB与其他引线接触。因此，可以防止相邻的引线LD1和LD2通过金属毛刺MB短路，由此提高了半导体器件PKG的可靠性。在本实施例的半导体器件PKG的情况下，即使当引线LD1和LD2之间的空间不增加时，也可以防止相邻的引线LD1和LD2通过金属毛刺MB短路。这可以减小半导体器件PKG的二维尺寸并小型化半导体器件PKG。
为了防止相邻的引线LD1和LD2通过金属毛刺MB短路，重要的是将引线LD1的端面TM1的下侧KH1的高度位置设置得高于引线LD2的端面TM2的上侧JH2的高度位置。例如，在图41中，当每条引线LD1的端面TM1的下侧KH1的高度位置高于每条引线LD2的端面TM2的上侧JH2的高度位置时，即使形成在引线LD1上的金属毛刺MB长距离延伸时，也会防止金属毛刺MB与引线LD2接触，这是因为金属毛刺MB在横向上延伸。然而，在图41中，不同于本实施例中，当每条引线LD1的端面TM1的下侧KH1的高度位置低于每条引线LD2的端面TM2的上侧JH2的高度位置时，如果形成在引线LD1上的金属毛刺MB长距离延伸，则金属毛刺MB到达引线LD2来与其接触，因为金属毛刺MB在横向上延伸。因此，通过将引线LD1的端面TM1的下侧KH1的高度位置设置得高于引线LD2的端面TM2的上侧JH2的高度位置，即使当金属毛刺MB形成在引线LD1和LD2的切割表面(端面TM1和TM2)上时，在金属毛刺MB的延伸方向上在毛刺MB的前方也不存在相邻的引线。因此，可以防止通过金属毛刺MB引起引线LD1和LD2之间的短路。
因此，发明人的关注点集中在以下事实：在利用锯切刀(旋转刀)切割树脂密封部分和引线的情况下，金属毛刺可形成在每条引线的切割表面上并且金属毛刺在横向上延伸。然后，发明人将每条引线LD1的切割表面(端面TM1)和每条引线LD2的切割表面(端面TM2)设置在不同的高度位置处并且将每条引线LD1的端面TM1的下侧KH1的高度位置设置得高于每条引线LD2的端面TM2的上侧JH2的高度位置，使得即使在金属毛刺形成在引线的切割表面上时，沿着其延伸方向在金属毛刺的前方也不存在相邻的引线。即，密封部分MR的相同侧面处的与引线LD2相邻的引线LD1的端面TM1的最下部分(这里为下侧KH1)的高度位置被设置为高于与引线LD1相邻的引线LD2的端面TM2的最高部分(这里为上侧JH2)的高度位置。换句话说，即使当密封部分MR的相同侧面处的彼此相邻的引线LD1和LD2的端面TM1和TM2中的一个在横向(与密封部分MR的下表面MRb和侧面平行的方向)上实际移动时，防止端面TM1和TM2中的一个与另一个重叠。因此，即使当金属毛刺(MB)形成在引线LD1和LD2的切割表面(端面TM1和MT2)上时，也可以可靠地防止相邻的引线LD1和LD2通过金属毛刺(MB)短路。
在本实施例中，即使在引线LD1和LD2的切割期间形成金属毛刺(MB)时，也可以可靠地防止相邻的引线LD1和LD2通过金属毛刺(MB)短路。这允许减小相邻引线LD1和LD2之间的空间。即，在本实施例中，通过将每条引线LD1的端面TM1的下侧KH1的高度位置设置得高于每条引线LD2的端面TM2的上侧JH2的高度位置，即使当减小相邻引线LD1和LD2之间的空间时，也不增加通过金属毛刺(MB)在相邻引线LD1和LD2之间引起短路的风险(可能性)。由于相邻引线LD1和LD2之间的空间可由此减小而不增加相邻引线LD1和LD2通过金属毛刺(MB)短路的风险(可能性)，所以可以减小半导体器件PKG的二维尺寸，并且增加引线LD的数量而不增加半导体器件PKG的二维尺寸。这可以小型化半导体器件PKG并且增加其端子的数量。当经由金属毛刺在相邻引线之间发生短路时，在制造之后的检查步骤中去除具有短路的半导体器件。在本实施例中，可以防止由引线上的金属毛刺引发的引线之间的短路。因此，可以提高半导体器件的制造产量，并降低半导体器件的制造成本。
如上所述，在本实施例中，作为将关注点集中于当利用锯切刀(旋转刀)切割树脂密封部分(密封部分MR1)和引线时金属毛刺可形成在每条引线LD的端面上且金属毛刺沿横向延伸的事实的结果，发明人将每条引线LD1的端面TM1的下侧KH1的高度位置设置得高于每条引线LD2的端面TM2的上侧JH2的高度位置。不同于本实施例，当通过冲压(冲孔)切割树脂密封部分(密封部分MR1)和引线时，金属毛刺形成在每条引线上以在垂直方向而非横向上行进。
因此，当应用于在制造半导体器件(PKG)时利用锯切刀(旋转刀)切割树脂密封部分(密封部分MR)和引线LD的情况时，本实施例是有效的。当利用锯切刀(旋转刀)而非冲压进行切割时，即使当位于将被切割的区域中的树脂密封部分相当厚时，也可以可靠地切割树脂密封部分。
当应用于在制造成的半导体器件PKG中金属毛刺(MB)形成在从密封部分MR的侧面露出的引线LD(LD1和LD2)的端面TM(TM1和TM2)上且金属毛刺(MB)在横向上行进的情况时，本实施例也是有效的。在查看密封部分MR的侧面MRc1的侧视图中，本文提到的横向是与密封部分MR的下表面MRb和侧面MRc1中的每一个平行的方向(即，与下表面MRb平行并且还与侧面MRc1平行的方向)或者与密封部分MR的上表面MRa和侧面MRc1平行的方向(即，与上表面MRa平行并且还与侧面MRc1平行的方向)。换句话说，横向是密封部分MR的下表面MRb和侧面MRc1相遇的一侧延伸的方向或者密封部分MR的上表面MRa和侧面MRc1相遇的一侧延伸的方向。在查看密封部分MR的侧面MRc2的侧视图中，横向是与密封部分的下表面MRb和侧面MRc2中的每一个平行的方向或者与密封部分MR的上表面MRa和侧面MRc2中的每一个平行的方向。换句话说，横向是密封部分MR的下表面MRb和侧面MRc2相遇的一侧延伸的方向或者密封部分MR的上表面MRa和侧面MRc2相遇的一侧延伸的方向。相同的概念也可以适用于查看密封部分MR的侧面MRc3的侧视图以及查看密封部分MR的侧面MRc4的侧视图。
即，假设以下情况：在制造成的半导体器件PKG中，金属毛刺(MB)形成在从密封部分MR的每个侧面露出的引线LD的端面TM上并且金属毛刺在横向上行进。在这种情况下，不同于本实施例，建议除非每条引线LD1的端面TM1的下侧KH1的高度位置被设置为高于每条引线LD2的端面TM2的上侧JH2的高度位置，否则存在通过在引线LD的切割期间形成的金属毛刺引线LD之间的短路的风险。因此，可以说，在这种情况下，通过与本实施例相同将每条引线LD1的端面TM1的下侧KH1的高度位置设置得高于每条引线LD2的端面TM2的上侧JH2的高度位置，消除了通过在引线的切割期间形成的金属毛刺(MB)引起的引线LD之间的短路的风险。因此，当金属毛刺(MB)形成在从制造成的半导体器件PKG中的密封部分MR的每个侧面露出的引线LD的端面TM上且金属毛刺在横向上行进时，有效地将本实施例应用于半导体器件PKG。如此，可以得到上述的这种效果。
在步骤S3的线接合步骤中，还可以使用通过施加热量和负载将线BW与焊盘电极PD和引线LD连接的方法(热压方法)。然而，更优选地使用将线BW与焊盘PD和引线LD连接同时还施加除热量和负载之外的超声波的方法(超声热压方法)。通过使用超声热压方法，可以增强线BW相对于焊盘电极PD和引线LD的连接强度。
应注意，由于铜(Cu)是硬于金(Au)的材料，所以与金(Au)线相比更难以确保相对于铜(Cu)线的引线的连接强度。因此，期望与使用金线的线接合步骤相比在使用铜线的线接合步骤中将所施加的超声波的频率设置得更高，如此可以确保用于铜线的连接强度。然而，当减小引线的宽度(线接合区域中的引线的宽度)时，难以在高频下施加超声波。因此，当使用铜线时，期望利用线接合期间施加的超声波的频率的增加来增加引线的宽度(线接合区域中的引线的宽度)。
然而，在前述研究示例的半导体器件PKG101中，当引线的宽度(线接合区域中的引线的宽度)由于铜线的使用而增加并且相邻引线之间的空间由此增加时，可以增加通过在引线的切割期间形成的金属毛刺引起的引线之间的短路的风险。因此，当在前述研究示例的半导体器件PKG101中使用铜线并且防止通过在引线的切割期间形成的金属毛刺引发引线之间的短路时，增加引线的宽度(线接合区域中的引线的宽度)，同时保持相邻引线之间的空间。然而，这增加了半导体器件PKG101的二维尺寸。
相反，在本实施例中，如上所述，每条引线LD1的端面TM1的下侧KH1的高度位置被设置为高于每条引线LD2的端面TM2的上侧JH2的高度位置，由此防止通过在引线LD的切割期间形成的金属毛刺引发引线LD之间的短路。从而，即使当相邻引线LD之间的空间减小时，也可以防止通过在引线LD的切割期间形成的金属毛刺引发引线LD之间的短路。因此，在本实施例的半导体器件PKG101中，即使当引线LD的宽度(线接合区域中的引线LD的宽度)由于铜线作为线BW的使用而增加并且相邻引线LD之间的空间相应增加时，也可以防止通过在引线LD的切割期间形成的金属毛刺引发引线LD之间的短路。
因此，在本实施例中，当铜线被用作线BW时，可以增加引线LD的宽度(线接合区域中的引线LD的宽度)并使得容易地执行使用超声热压方法的线接合。此外，由于允许减小相邻引线LD之间的空间，所以可以减小半导体器件PKG的二维尺寸。因此，作为线BW，可以适当地使用金(Au)线、铜(Cu)线、铝(Al)线等。当应用于铜线被用作线BW的情况时，本实施例实现显著的效果。
在金线被用作线BW的情况下，与使用铜线的情况相比可以降低在线接合期间施加的超声波的频率，并且相应地可以减小引线LD的宽度。这可以减少锯切步骤中切割的引线的量(体积)，由此延长锯切刀BRD的使用寿命。因此，可以期望，即使在应用于金线被用作线BW的情况下时，本实施例也可以实现效果。
如上所述，在本实施例中，每条引线LD1的端面TM1的下侧KH1的高度位置被设置为高于每条引线LD2的端面TM2的上侧JH2的高度位置。当引线LD1的端面TM1的下侧KH1的高度位置与引线LD2的端面TM2的上侧JH2的高度位置之间的距离(高度方向上的距离)被假设为使用参考标记DF(参见图10)的距离DF时，差值DF大于零(即，满足DF>0)。应注意，差值DF对应于引线LD1的端面TM1的下侧KH1与密封部分MR的上表面MRa(即，图9中示出的上表面MRa的一侧)之间沿密封部分MR的厚度方向的距离L2与引线LD2的端面TM2的上侧JH2与密封部分MR的上表面MRa(即，图9所示上表面MRa的一侧)之间沿密封部分MR的厚度方向的距离L3之间的差值(DF＝L3-L2)。
距离DF优选为引线LD1或LD2的最厚部分的厚度的10至40％(这里为较厚部分LD1a的厚度T1a或较厚部分LD2a的厚度T2a)。即，优选地满足T1a×0.1≤DF≤T1a×0.4或者T2a×0.1≤DF≤T2a×0.4。当差值DF增加时，即使当金属毛刺(MB)形成在每条引线LD上以在引线LD的切割期间由于任何原因从横向倾斜一定程度的方向上行进时，可以可靠地防止通过金属毛刺引发相邻引线LD1和LD2之间的短路。从该观点来看，差值DF优选不小于引线LD1或LD2的最厚部分的厚度(其是较厚部分LD1a的厚度T1a或较厚部分LD2a的厚度T2a)的10％。即，优选满足T1a×0.1≤DF或者T2a×0.1≤DF。
然而，当厚度DF过分增加时，引线LD1和LD2的较薄部分LD1b和LD2b的厚度T1b和T2b显著减小并且会难以执行半导体器件PKG的制造工艺。从该观点来看，差值DF优选不大于引线LD1或LD2的最厚部分的厚度(其是较厚部分LD1a的厚度T1a或较厚部分LD2的厚度T2a)的40％。即，优选满足DF≤T1a×0.4或DF≤T2a×0.4。因此，差值DF尤其优选为引线LD1或LD2的最厚部分的厚度(其是较厚部分LD1a的厚度T1a或较厚部分LD2的厚度T2a)的40％。即，尤其优选地满足T1a×0.1≤DF≤T1a×0.4或者T2a×0.1≤DF≤T2a×0.4。
通过示例，引线LD1和LD2的较厚部分LD1a和LD2a的厚度T1a和T2a中的每一个都可以被设置为约0.2mm，引线LD1和LD2的较薄部分LD1b和LD2b的厚度T1b和T2b可以被设置为约0.08mm，并且差值DF可以设置为约0.04mm。
<关于第一修改例>
接下来，将给出本实施例中的半导体器件PKG的第一修改例的描述。应注意，以下将使用参考符号PKG1将第一修改例中的半导体器件PKG表示为半导体器件PKG1并且将上述图1至图11中的半导体器件PKG表示为前述半导体器件PKG。
图42和图43是第一修改例中的半导体器件PKG1的截面图。图44是第一修改例中的半导体器件PKG1的侧视图。图45是示出由图44中的虚线包围的区域RG2的放大图的部分放大侧视图。图42对应于上述图6。图43对应于上述图7。图44对应于上述图9。图45对应于上述图10。
在前述半导体器件PKG(上述图1至图11中的半导体器件PKG)中，每条引线LD1的较薄部分LD1b的厚度T1b基本等于每条引线LD2的较薄部分LD2b的厚度T2b(T1b＝T2b)(参见图6和图7)。在前述半导体器件PKG中，反映T1b＝T2b，每条引线LD1的端面TM1在高度方向上的尺寸H1基本等于每条引线LD2的端面TM2在高度方向上的尺寸H2(H1＝H2)(参见图10)。
相反，在第一修改例的半导体器件PKG1中，每条引线LD1的较薄部分LD1b的厚度T1b大于每条引线LD2的较薄部分LD2b的厚度T2b(T1b>T2b)(参见图42和图43)。在第一修改例的半导体器件PKG1中，反映T1b>T2b，每条引线LD1的端面TM1在高度方向上的尺寸H1大于每条引线LD2的端面TM2在高度方向上的尺寸H2(H1>H2)(参见图45)。
第一修改例中的半导体器件PKG1与前述半导体器件PKG的相同之处在于，引线LD1的端面TM1在高度方向上的尺寸H1基本等于引线LD1的较薄部分LD1b的厚度T1b(H1＝T1b)并且引线LD2的端面TM2在高度方向上的尺寸H2基本等于引线LD2的较薄部分LD2b的厚度T2b(H2＝T2b)。
第一修改例中的半导体器件PKG1的配置的其他方面与前述半导体器件PKG基本相同，因此这里省略重复描述。此外，第一修改例中的半导体器件PKG1的制造工艺与前述半导体器件PKG的制造工艺基本相同，因此这里省略重复描述。
根据第一修改例中的半导体器件PKG1，可以得到与前述半导体器件PKG所获取的基本相同的效果。此外，还可以从半导体器件PKG1中得到以下效果。
当制造半导体器件时，引线框LF的每条引线LD2的整个下表面和每条引线LD1的较厚部分LD1a的下表面可以支持在支持件的支持表面上，但是引线LD1的较薄部分LD1ab的下表面以非支持状态与支持件的支持表面隔开。支持件的示例包括接合至引线框LF的整个下表面的片状件(背部带)等。例如，在生成引线框LF之后，背部带接合至引线框LF的整个下表面，并且在模制步骤中形成密封部分MR1之后且在执行镀步骤(形成前述镀层PL的步骤)之前从引线框LF去除。由于引线框LF中的每条引线LD2的整个下表面和每条引线LD1的较厚部分LD1a的下表面与背部带接触，所以即使当执行模制步骤时，引线LD2的相应下表面和引线LD1的较厚部分LD1a也不被密封部分MR1覆盖。另一方面，由于每条引线LD1的较薄部分LD1b的下表面与背部带隔开，所以当执行模制步骤时，引线LD1的较薄部分LD1b的下表面被密封部分MR1覆盖。
当制造半导体器件时，不仅每条引线LD2的较厚部分LD2a，而且其较薄部分LD2b被诸如背部带的支持件所支持。因此，即使当减小引线LD2的较薄部分LD2b的厚度T2时，引线LD2的支持强度也不降低并且与半导体器件的制造工艺相关联的问题也不太可能发生。另一方面，当制造半导体器件时，可以通过诸如背部带的支持件来支持每个引线LD1的较厚部分LD1，但是引线LD1的较薄部分LD1b不被诸如背部带的支持件所支持。因此，当引线LD1的较薄部分LD1b的厚度T1b过多减小时，引线LD1的支持强度劣化，从而可能引发引线LD1的变形。因此，期望增加引线LD1的较薄部分LD1b的厚度T1b。
因此，在第一修改例的半导体器件PKG1中，每条引线LD2的较薄部分LD2b的厚度T2b被设置为小于引线LD1的较薄部分LD1b的厚度T1b(T1b>T2b)。从而，引线LD1的端面TM1在高度方向上的尺寸H1大于引线LD2的端面TM2在高度方向上的尺寸H2(H1>H2)。因此，通过增加引线LD1的较薄部分LD1b的厚度T1b，可以确保用于引线LD1的支持强度，并且可靠地防止引线LD1的变形，并且通过减小引线LD2的较薄部分LD2b的厚度T2b，可以可靠地提供引线LD1的端面TM1的下侧KH1的高度位置高于引线LD2的端面TM2的上侧JH2的高度位置的结构。
应注意，在第一修改例的半导体器件PKG1的情况下，还以与前述半导体器件PKG相同的方式，前述差值DF尤其优选为引线LD1或LD2的最厚部分的厚度(其在这里是较厚部分LD1a的厚度T1a或较厚部分LD2a的厚度T2a)的10-40％。即，具体优选地满足T1a×0.1≤DF≤T1a×0.4或者T1b×0.1≤DF≤T1b×0.4。通过示例，引线LD1和LD2的较厚部分LD1a和LD2a的厚度T1a和T2a中的每一个都可以被设置为约0.2mm，引线LD1的较薄部分LD1b的厚度T1b可以设置为约0.1mm，引线LD2的较薄部分LD2b的厚度T2b可以设置为约0.06mm，并且差值DF可以设置为约0.04mm。
<关于第二修改例>
接下来，将给出本实施例中的半导体器件PKG的第二修改例的描述。应注意，以下将使用参考符号PKG2将第二修改例中的半导体器件PKG表示为半导体器件PKG2并且将上述图1至图11中的半导体器件PKG表示为前述半导体器件PKG。
图46和图47是第二修改例中的半导体器件PKG2的透视平面图。图48是第二修改例中的半导体器件PKG2的侧视图。应注意，图46对应于上述图3。图47对应于上述图11，以及图48对应于上述图9。也向图47增加了向上述图11增加的相同阴影。由于第二修改例中的半导体器件PKG2的顶视图与上述图1的相同，第二修改例中的半导体器件PKG2的底视图与上述图2的相同，并且第二修改例中的半导体器件PKG2的截面图与上述图6至图8的每一幅相同，所以这里省略重复说明。
在前述半导体器件PKG(上述图1至图11中的半导体器件PKG)中，每条引线LD1的较薄部分LD1b的宽度W1b基本等于每条引线LD1的较厚部分LD1a的宽度W1a(W1a＝W1b)(参见图11)。此外，在前述半导体器件PKG中，每条引线LD2的较薄部分LD2b的宽度W2b基本等于每条引线LD2的较厚部分LD2a的宽度W2a(W2a＝W2b)。此外，在前述半导体器件PKG中，引线LD1的较薄部分LD1b的宽度W1b基本等于引线LD2的较薄部分LD2b的宽度W2b(W1b＝W2b)。此外，在前述半导体器件PKG中，引线LD1的较厚部分LD1a的宽W1a基本等于引线LD2的较厚部分LD2a的宽度W2a(W1a＝W2a)(参见图11)。因此，在前述半导体器件PKG中，引线LD1的端面TM1的横向尺寸W3等于引线LD2的端面TM2的横向尺寸W4(W3＝W4)(参见图9)。
与之相比，第二修改例中的半导体器件PKG2与前述半导体器件PKG的相同之处在于，每条引线LD2的较薄部分LD2b的宽度W2b基本等于引线LD2的较厚部分LD2a的宽度W2a(W2a＝W2b)(参见图47)。然而，在第二修改例的半导体器件PKG2中，不同于前述半导体器件PKG，每条引线LD1的较薄部分LD1b的宽度W1b小于引线LD1的较厚部分LD1a的宽度W1a(W1a>W1b)(参见图47)。第二修改例中的半导体器件PKG2与前述半导体器件PKG的相同之处还在于，引线LD1的较厚部分LD1a的宽度W1a基本等于每条引线LD2的较厚部分LD2a的宽度W2a(W1a＝W2a)(参见图47)。然而，在第二修改例的半导体器件PKG2中，不同于前述半导体器件PKG，引线LD1的较薄部分LD1b的宽度W1b小于引线LD2的较薄部分LD2b的宽度W2b(W1b<W2b)(参见图47)。因此，在第二修改例的半导体器件PKG2中，不同于前述半导体器件PKG，引线LD1的端面TM1的横向尺寸W3小于引线LD2的端面TM2的横向尺寸W4(W3<W4)。这是因为引线LD1的端面TM1的横向尺寸基本等于引线LD1的较薄部分LD1b的宽度W1b，并且引线LD2的端面TM2的横向尺寸基本等于引线LD2的较薄部分LD2b的宽度W2b(参见图48)。
第二修改例中的半导体器件PKG2的配置的其他方面与前述半导体器件PKG基本相同，因此这里省略重复描述。此外，第二修改例中的半导体器件PKG2的制造工艺与前述半导体器件PKG的制造工艺基本相同，因此这里省略重复描述。
根据第二修改例中的半导体器件PKG2，可以得到与前述半导体器件PKG所获取的基本相同的效果。此外，还可以从半导体器件PKG2中得到以下效果。
当半导体器件被安装在安装衬底上方时，引线LD1和LD2的相应下露出表面利用焊料等接合至安装衬底的端子。当弯曲半导体器件时，由弯曲引起的压力在密封部分MR的下表面MRb的外围部分处最大。在密封部分MR的下表面MRb处，引线LD2的下露出表面被定位为比引线LD1的下露出表面更接近外围。因此，当弯曲半导体器件时，作为针对每条引线LD2的下露出表面与安装衬底的端子之间的结部分的弯曲的结果所施加的压力大于作为针对每条引线LD1的下露出表面与安装衬底的端子之间的结部分的弯曲的结果所施加的压力。从而，当弯曲半导体器件时，引线LD2与安装衬底的端子之间的结部分的剥离的风险(可能性)高于引线LD1与安装衬底的端子之间的结部分的剥离的风险(可能性)。
因此，在第二修改例的半导体器件PKG2中，还以与前述半导体器件PKG相同的方式，每条引线LD2的较薄部分LD2b的宽度W2b被设置为基本等于引线LD2的较厚部分LD2a的宽度W2a(W2a＝W2b)，以确保从密封部分MR的下表面MRb露出的引线LD2的下露出表面的面积。这可以确保半导体器件的引线LD2与安装衬底的端子之间的结强度。从而，即使在半导体器件被安装在安装衬底上方时弯曲半导体器件，通过增加作为弯曲的结果而向其施加大压力的引线LD2的下露出表面的面积并增强引线LD2与安装衬底的端子之间的结强度，可以可靠地防止引线LD2与安装衬底的端子之间的结部分被剥离。因此，可以提高半导体器件的安装可靠性。
另一方面，当弯曲半导体器件时，作为弯曲的结果施加给每条引线LD2的下露出表面与安装衬底的端子之间的结部分的压力小于作为弯曲的结果施加给每条引线LD1的下露出表面与安装衬底的端子之间的结部分的压力。此外，引线LD2的下露出表面由引线LD1的较厚部分LD1a的下表面制成，并且引线LD1的较薄部分LD1b的下表面被密封部分MR覆盖。因此，即使当减小引线LD1的较薄部分LD1b的宽度W1b时，引线LD2的下露出表面的面积保持不变。因此，引线LD1的较薄部分LD1b的宽度W1b的减小不影响引线LD1的下露出表面与安装衬底的端子之间的结强度。
因此，在第二修改例的半导体器件PKG2中，每条引线LD1的较薄部分LD1b的宽度W1b被设置为小于引线LD1的较厚部分LD1a的宽度W1a(W1a>W1b)。这可以减小引线LD1的较薄部分LD1b的宽度W1b，同时确保引线LD1的较厚部分LD1a的宽度W1a和二维尺寸(平面面积)。通过增加引线LD1的较厚部分LD1a的宽度W1a和二维尺寸(平面面积)，容易将线BW与引线LD1的较厚部分LD1a的上表面连接并且确保引线LD1的较厚部分LD1a的下表面(即，下露出表面)与安装衬底的端子之间的结强度。此外，在切割树脂密封部分和引线的锯切步骤中，由于将被切割的金属件的量(体积)较小，可以更加容易地执行锯切步骤。在第二修改例的情况下，通过减小引线LD1的较薄部分LD1b的宽度W1b，可以减小在步骤S6的锯切步骤中切割的引线LD1的量(体积)。这允许更加容易地执行步骤S6中的锯切步骤，并且还允许延长锯切刀BRD的使用寿命。
因此，在第二修改例的半导体器件PKG2中，每条引线LD1的较薄部分LD1b的宽度W1b被设置为小于每条引线LD2的较薄部分LD2的宽度W2b(W1b<W2b)。从而，引线LD1的端面TM1的横向尺寸W3小于引线LD2的端面TM2的横向尺寸W4(W3<W4)。这可以增加引线LD2的较薄部分LD2b的宽度W2b(端面TM2的横向尺寸W4)，增强引线LD2的下露出表面与安装衬底的端子之间的结强度，并且提高半导体器件的安装可靠性。这还可以减小引线LD1的较薄部分LD1b的宽度W1b(端面TM1的横向尺寸W3)，并且允许更加容易地执行步骤S6中的锯切步骤。这还可以延长锯切刀BRD的使用寿命。
因此，在第二修改例(半导体器件PKG2)的情况下，与制造前述半导体器件PKG的情况相比，可以减小步骤S6的锯切步骤中切割的金属件的量(体积)，同时确保如前述半导体器件PKG所确保的基本相同的安装可靠性。因此，可以得到有利于步骤S6中的锯切步骤的优势。
在步骤S5的镀步骤中，还没有形成端面TM1、TM2和TLM，使得在步骤S5中，镀层PL没有形成在端面TM1、TM2和TLM上方。然而，当在步骤S6的锯切步骤中切割引线LD2时，形成在引线LD2的下露出表面上方的镀层PL(从密封部分MR1的下表面MR1b露出其部分)还与引线LD2一起被切割。从而，每个镀层PL的一部分可以导致镀层PL的毛刺并且在引线LD2的切割表面(端面TM2)的一部分上方延伸。在这种情况下，在制造完成的半导体器件中，每条引线LD2的端面TM2的一部分被镀层PL覆盖。如果每条引线LD2的端面TM2的一部分被镀层PL覆盖，则当半导体器件焊接安装在安装衬底上方时，焊料上升以润湿覆盖引导LD2的端面TM2的一部分的镀层PL的上表面。以与前述半导体器件PKG相同的方式，在第二修改例的半导体器件PKG2中，也不减小引线LD2的较薄部分LD2b的宽度W2b。因此，当半导体器件被焊接安装在安装衬底上方时，可以增加上升以润湿覆盖引线LD2的端面TM2的一部分的镀层PL的上表面的焊料的量。在这一点上，在第二修改例的半导体器件PKG2中，还可以确保与前述半导体器件PKG所确保的基本相同的安装可靠性。
<关于第三修改例>
接下来，将给出本实施例中的半导体器件PKG的第三修改例的描述。应注意，以下将使用参考符号PKG3将第三修改例中的半导体器件PKG表示为半导体器件PKG3并且将上述图1至图11中的半导体器件PKG表示为前述半导体器件PKG。
图49和图50是第三修改例中的半导体器件PKG3的透视平面图。图51是第三修改例中的半导体器件PKG3的底视图。图52是第三修改例中的半导体器件PKG3的侧视图。应注意，图49对应于上述图3，图50对应于上述图11，图51对应于上述图2，以及图52对应于上述图9。也向图50增加了向上述图11增加的相同阴影。由于第三修改例中的半导体器件PKG3的顶视图与上述图1的相同，并且第三修改例中的半导体器件PKG3的截面图与上述图6至图8的每一幅图相同，所以这里省略重复说明。
在第三修改例的半导体器件PKG3中，不同于前述半导体器件PKG和第二研究示例中的半导体器件PKG2，每条引线LD2的较薄部分LD2b的宽度W2b小于引线LD2的较厚部分LD2a的宽度W2a(W2a>W2b)(参加图50)。此外，在第三修改例的半导体器件PKG3中，不同于前述半导体器件PKG，但是以与第二修改例中的半导体器件PKG2相同的方式，每条引线LD1的较薄部分LD1b的宽度W1b小于引线LD1的较厚部分LD1a的宽度W1a(W1a>W1b)(参见图50)。第三修改例中的半导体器件PKG3与前述半导体器件PKG和第二研究示例中的半导体器件PKG2的相同之处在于，引线LD1的较厚部分LD1a的宽度W1a基本等于引线LD2的较厚部分LD2a的宽度W2a(W1a＝W2a)(参见图50)。此外，在第三修改例的半导体器件PKG3中，引线LD1的较厚部分LD1b的宽度W1b基本等于引线LD2的较薄部分LD2b的宽度W2b(W1b＝W2b)(参见图50)。从而，在第三修改例的半导体器件PKG3中，引线LD1的端面TM1的横向尺寸W3基本等于引线LD2的端面TM2的横向尺寸W4(参见图52)。这是因为引线LD1的端面TM1的横向尺寸W3基本等于引线LD1的较薄部分LD1b的宽度W1b，并且引线LD2的端面TM2的横向尺寸W4基本等于引线LD2的较薄部分LD2b的宽度W2b。
第三修改例的半导体器件PKG3的配置的其他方面基本与前述半导体器件PKG相同，使得这里省略其重复描述。此外，第三修改例的半导体器件PKG3的制造工艺与前述半导体器件PKG的制造工艺基本相同，使得这里省略重复描述。
根据第三修改例的半导体器件PKG3，可以得到与从前述半导体器件PKG所获取的相同效果。此外，还可以从半导体器件PKG3中得到以下效果。
即，在第三修改例的半导体器件PKG3中，以与第二修改例中的半导体器件PKG2相同的方式，引线LD1的较薄部分LD1b的宽度W1b被设置为小于引线LD1的较厚部分LD1a的宽度W1a(W1a>W1b)。因此，可以减小引线LD1的较薄部分LD1b的宽度W1b，同时确保引线LD1的较厚部分LD1a的宽度W1a和二维尺寸(平面面积)。此外，在第三修改例的半导体器件PKG3中，不同于前述半导体器件PKG和第二修改例中的半导体器件PKG2，每条引线LD2的较薄部分LD2b的宽度W2b被设置为小于引线LD2的较厚部分LD2a的宽度W2a(W2a>W2b)。因此，可以减小引线LD2的较薄部分LD2b的宽度W2b，同时确保引线LD2的较厚部分LD2a的宽度W2a和二维尺寸(平面面积)。通过增加引线LD1和LD2的较厚部分LD1a和LD2a的宽度W1a和W2a以及二维尺寸(平面面积)，更容易地将线BW与引线LD1和LD2的较厚部分LD1a和LD2a的相应上表面连接，并且确保引线LD1和LD2与安装衬底的端子之间的结强度。在切割树脂密封部分和引线的锯切步骤中，由于被切割的金属件的量较小，所以更容易地执行锯切步骤。在第三修改例的情况下，不仅引线LD1的较薄部分LD1b的宽度W1b(端面TM1的横向尺寸W3)减小，而且引线LD2的较薄部分LD2b的宽度W2b(端面TM2的横向尺寸W4)也减小，以允许减少将在步骤S6的锯切步骤中切割的引线LD1和LD2的量(体积)。因而，在第三修改例的情况中，可以更容易地执行步骤S6中的锯切步骤。此外，还可以延长锯切刀BRD的使用寿命。
因此，当在前述半导体器件PKG、第二修改例的半导体器件PKG2和第三修改例的半导体器件PKG3之间进行比较时，根据允许容易地执行步骤S6中的锯切步骤，第三修改例中的半导体器件PKG3是最具优势的，并且第二修改例中的半导体器件PKG2是接下来最具优势的。另一方面，根据最大化半导体器件的安装可靠性，第二修改例中的半导体器件PKG2和前述半导体器件PKG是有利的。
<关于第四修改例>
接下来，将给出本实施例中的半导体器件PKG的第四修改例的描述。应注意，以下将使用参考符号PKG4将第四修改例中的半导体器件PKG表示为半导体器件PKG4并且将上述图1至图11中的半导体器件PKG表示为前述半导体器件PKG。
图53和图54是第四修改例中的半导体器件PKG4的透视平面图。图55是第四修改例中的半导体器件PKG4的底视图。图56和图57是第四修改例中的半导体器件PKG4的截面图。应注意，图53对应于上述图3，图54对应于上述图11，图55对应于上述图2，图56对应于上述图6，以及图57对应于上述图7。应注意，沿着图53中的线A2-A2的位置处的半导体器件PKG4的截面图以及沿着图53中的线B2-B2的位置处的半导体器件PKG4的截面图对应于图57。也向图54增加了向上述图11增加的相同阴影。在图53中，为了允许相互区分引线LD1和LD2，用倾斜线为引线LD1添加阴影。由于第四修改例中的半导体器件PKG4的顶视图与上述图1的相同，并且第四修改例中的半导体器件PKG4的侧视图与上述图9至图10的相同，这里省略重复说明。
在前述半导体器件PKG中，引线LD1比引线LD2更接近裸片焊盘DP延伸。即，在前述半导体器件PKG中，当在彼此相邻的引线LD1和LD2之间进行比较时，每条引线LD1的前端面(前端部)被定位为比每条引线LD2的前端面(前端部)更接近裸片焊盘DP。
相反，在第四修改例的半导体器件PKG4中，当在彼此相邻的引线LD1和LD2之间进行比较时，从每条引线LD2的前端面到裸片焊盘DP的距离(空间)基本等于从每条引线LD1的前端面到裸片焊盘DP的距离(空间)。
第四修改例中的半导体器件PKG4与前述半导体器件PKG的相同之处在于，引线LD1和LD2交替地设置(布置)在裸片焊盘DP周围，每条引线LD1集成地具有较厚部分LD1a和较薄部分LD1b，并且每条引线LD2集成地具有较厚部分LD2a和较薄部分LD2b。第四修改例中的半导体器件PKG4还与前述半导体器件PKG的相同在于，在密封部分MR的下表面MRb处，引线LD1的较厚部分LD1a的下表面被露出以用作引线LD1的下露出表面，并且引线LD2的整个下表面被露出以用作引线LD2的下露出表面。
在前述半导体器件PKG中，还可以从上述图2中看到，在密封部分MR的下表面MRb处，沿着下表面MRb的外围(横向侧)以交错配置(交错布置)在两行中布置引线LD1和LD2的下露出表面。与此不同，在第四修改例的半导体器件PKG4中，还可以从图55中看出，在密封部分MR的下表面MRb处，沿着下表面MRb的外围(横向侧)在(对准)的一行中布置引线LD1和LD2的下露出表面。
即，在第四修改例的半导体器件PKG4中，在平面图中，每条引线LD1的较厚部分LD1a与裸片焊盘DP之间的距离基本等于与引线LD1相邻的每条引线LD2的较厚部分LD2a与裸片焊盘DP之间的距离。因此，在平面图中，引线LD1的下露出表面与裸片焊盘DP之间的距离基本等于与引线LD1相邻的每条引线LD2的下露出表面与裸片焊盘DP之间的距离。从而，在第四修改例的半导体器件PKG4中，在平面图中，在位于引线LD1两侧上的两条引线LD2的较厚部分LD2之间，定位引线LD1的较厚部分LD1a。因此，在密封部分MR的下表面MRb处，在位于引线LD1的两侧上的两条引线LD2的下露出表面之间，定位引线LD1的下露出表面。类似地，在第四修改例的半导体器件PKG4中，在平面图中，在位于引线LD2的两侧上的两条引线LD1的较厚部分LD1a之间，定位引线LD2的较厚部分LD2a。因此，在密封部分MR的下表面MRb处，在位于引线LD2的两侧上的两条引线LD1的下露出表面之间，定位引线LD2的下露出表面。
第四修改例中的半导体器件PKG4的配置的其他方面与前述半导体器件PKG基本相同，因此这里省略重复描述。此外，第四修改例中的半导体器件PKG4的制造工艺与前述半导体器件PKG的制造工艺基本相同，因此这里省略重复描述。
在第四修改例的半导体器件PKG4中，还如上述图9和图10所示，每条引线LD1的端面TM1的下侧KH1的高度位置被设置得高于每条引线LD2的端面TM2的上侧JH2的高度位置。因此，可以得到如上所述的这些效果。
然而，当考虑可在半导体器件PKG焊接安装在安装衬底上方时发生的焊料桥(焊料接头之间的短路)时，优选地，以与前述半导体器件PKG相同的方式，在密封部分MR的下表面MRb处，沿着下表面MRb的外围(横向侧)以交错配置(交错布置)在两行中布置引线LD1和LD2的下露出表面，以增加均从密封部分MR的下表面MRb露出的引线LD1的露出表面与引线LD2的下露出表面之间的空间。
<关于第五修改例>
接下来，将给出本实施例中的半导体器件PKG的第五修改例的描述。应注意，以下将使用参考符号PKG5将第五修改例中的半导体器件PKG表示为半导体器件PKG5并且将上述图1至图11中的半导体器件PKG表示为前述半导体器件PKG。
图58和图59是第五修改例中的半导体器件PKG5的截面图。图60是第五修改例中的半导体器件PKG5的侧视图。图61是示出由图60中的虚线包围的区域RG3的放大图的部分放大侧视图。应注意，图58对应于上述图6，图59对应于上述图7，图60对应于上述图9，以及图61对应于上述图10。由于第五修改例中的半导体器件PKG5的顶视图与上述图1相同，第五修改例中的半导体器件PKG5的底视图与上述图2相同，并且第五修改例中的半导体器件PKG5的透视平面图与上述图3相同，所以这里省略重复说明。
第五修改例中的半导体器件PKG5与前述半导体器件PKG的相同之处在于，引线LD1和LD2交替地设置(布置)在裸片焊盘DP周围。在前述半导体器件PKG中，每条引线LD1都集成地具有较厚部分LD1a和较薄部分LD1b，并且每条引线LD2都集成地具有较厚部分LD2a和较薄部分LD2b。在第五修改例的半导体器件PKG5中，引线LD1和LD2具有基本相等的厚度。
第五修改例中的半导体器件PKG5与前述半导体器件PKG的相同之处还在于，每条引线LD1的端面TM1的下侧KH1的高度位置被设置为高于每条引线LD2的端面TM2的上侧JH2的高度位置(参见图9、图10、图60和图61)。为了提供下侧KH1和上侧JH2之间的关系，使得下侧KH1的高度位置高于上侧JH2的高度位置，在前述半导体器件PKG中，引线LD1的较薄部分LD1b通过在其下表面上执行半蚀刻来执行，并且引线LD2的较薄部分LD2b通过在其上表面上执行半蚀刻来形成。另一方面，在第五修改例的半导体器件PKG5的情况下，为了提供下侧KH1与上侧JH2之间的关系以使下侧KH1的高度位置高于上侧JH2的高度位置，引线LD1经受弯曲。
即，第五修改例的半导体器件PKG5中的每条引线LD2对应于前述半导体器件PKG中的每条引线，其中，较薄部分LD2b设置有与较厚部分LD2a相同的厚度。因此，在第五修改例的半导体器件PKG5中，具有均匀厚度的引线LD2不经受弯曲并且整体上基本平坦。每条引线LD2都在密封部分MR1中被密封，并且从密封部分MR的下表面MRb露出引线LD2的整个下表面，同时从密封部分MR的侧面露出引线LD2的作为切割表面的端面TM2。在第五修改例的半导体器件PKG5的情况下，在生产引线框(LF)的阶段，引线LD1已经弯曲。从而，在第五修改例的半导体器件PKG5中，在密封部分MR中以弯曲状态密封引线LD1。即，在第五修改例的半导体器件PKG5的情况下，引线LD1位于其端部(前端部)附近的面向裸片焊盘DP的部分的下表面从密封部分MR的下表面MRb露出以用作引线LD1的下露出表面。另一方面，引线LD1的进一步远离前端部的部分相对于前端部上升。换句话说，引线LD1的定位在其前端部附近的部分的下表面从密封部分MR的下表面MRb露出，同时作为引线LD1的切割表面的端面TM1与密封部分MR的下表面MRb隔开。引线LD1在密封部分MR中弯曲，使得在密封部分MR的每个侧面处，引线LD1的端面TM1的下侧KH1的高度位置高于引线LD2的端面TM2的上侧JH2的高度位置。
第五修改例中的半导体器件PKG5的配置的其他方面与前述半导体器件PKG基本相同，使得这里省略重复描述。
当制造第五修改例中的半导体器件PKG5时，通过冲压生产引线框(LF)。引线LD1和LD2具有基本相同的厚度，并且在生产引线框(LF)的阶段，引线LD已经被弯曲。即，在引线框(LF)中，引线LD1经受上移加工(upset working)。第五修改例中的半导体器件PKG5的制造工艺的其他方面与前述半导体器件PKG的制造工艺基本相同，使得这里省略重复描述。
在第五修改例的半导体器件PKG5中，还如图60和图61所示，每条引线LD1的端面TM1的下侧KH1的高度位置被设置为高于每条引线LD2的端面TM2的上侧JH2的高度位置。因此，可以得到上述的这些效果。
应注意，在前述半导体器件PKG中，可以通过蚀刻生产引线框LF。因此，可以容易且可靠地生成引线框LF，其可以提供下侧KH1与上侧JH2之间的上述关系，使得下侧KH1的高度位置高于上侧JH2的高度位置。这可以进一步减小半导体器件的制造成本。
虽然至此基于实施例具体描述了发明人所实现的发明，但是本发明不限于前述实施例。将理解，在不背离本发明的精神的范围内，可以在本发明中做出各种改变和修改。

Claims (20)

1.一种制造半导体器件的方法，包括以下步骤：
(a)提供引线框，所述引线框具有芯片安装部分和多条引线；
(b)在所述芯片安装部分上方安装半导体芯片，所述半导体芯片具有多个焊盘电极；
(c)在步骤(b)之后，经由多条线分别将所述半导体芯片的所述多个焊盘电极与所述多条引线电连接；
(d)在步骤(c)之后，形成密封所述半导体芯片、所述多条线、所述芯片安装部分和所述多条引线的树脂密封部分；以及
(e)在步骤(d)之后，利用旋转刀切割所述树脂密封部分和所述多条引线，
其中步骤(d)中形成的所述树脂密封部分具有彼此相对定位的第一上表面和第一下表面，
其中在步骤(d)中，从所述树脂密封部分的所述第一下表面露出所述多条引线中的每条引线的至少一部分，
其中在步骤(e)中，从步骤(e)中得到的所述树脂密封部分的切割表面露出从步骤(e)中得到的所述多条引线中的每条引线的切割表面，
其中所述多条引线包括第一引线以及定位为与所述第一引线相邻的第二引线，
其中从步骤(e)得到的作为所述第一引线的切割表面的第一端面具有接近所述第一上表面的第一上侧和远离所述第一上表面的第一下侧，
其中从步骤(e)得到的作为所述第二引线的切割表面的第二端面具有接近所述第一上表面的第二上侧和远离所述第一上表面的第二下侧，并且
其中所述第一下侧与所述第一上表面之间的在所述树脂密封部分的厚度方向上的距离小于所述第二上侧与所述第一上表面之间的在所述树脂密封部分的厚度方向上的距离。
2.根据权利要求1所述的制造半导体器件的方法，
其中在步骤(d)中，所述多条线与所述多条引线分别连接，同时向其施加超声波。
3.根据权利要求2所述的制造半导体器件的方法，
其中所述多条线中的每条线都是铜线。
4.根据权利要求1所述的制造半导体器件的方法，
其中所述树脂密封部分的厚度方向上的所述第一端面的第一尺寸大于所述树脂密封部分的厚度方向上的所述第二端面的第二尺寸。
5.根据权利要求1所述的制造半导体器件的方法，
其中在步骤(a)中，通过蚀刻生产所述引线框。
6.根据权利要求1所述的制造半导体器件的方法，
其中所述多条引线被设置为环绕所述芯片安装部分，
其中所述多条引线包括多条所述第一引线和多条所述第二引线，并且
其中所述第一引线和所述第二引线交替设置。
7.根据权利要求1所述的制造半导体器件的方法，
其中在与所述第一下表面平行的方向上的所述第一端面的第三尺寸小于在与所述第一下表面平行的方向上的所述第二端面的第四尺寸。
8.根据权利要求1所述的制造半导体器件的方法，
其中所述第一引线集成地具有第一较厚部分和薄于所述第一较厚部分的第一较薄部分，所述第一较厚部分和所述第一较薄部分在所述第一引线的延伸方向上彼此相邻，
其中所述第一较厚部分被定位为比所述第一较薄部分更接近所述芯片安装部分，
其中在步骤(d)中，从所述树脂密封部分的所述第一下表面露出所述第一较厚部分的第二下表面，同时用所述树脂密封部分覆盖所述第一较薄部分的第三下表面，
其中所述第一端面是从步骤(e)得到的所述第一较薄部分的切割表面，
其中所述第二引线集成地具有第二较厚部分和薄于所述第二较厚部分的第二较薄部分，所述第二较厚部分和所述第二较薄部分在所述第二引线的延伸方向上彼此相邻，
其中所述第二较厚部分被定位为比所述第二较薄部分更接近所述芯片安装部分，并且
其中所述第二端面是从步骤(e)得到的所述第二较薄部分的切割表面。
9.根据权利要求8所述的制造半导体器件的方法，
其中所述第一较薄部分的第一宽度小于所述第一较厚部分的第二宽度。
10.根据权利要求9所述的制造半导体器件的方法，
其中所述第二较薄部分的第三宽度小于所述第二较厚部分的第四宽度。
11.一种制造半导体器件的方法，包括以下步骤：
(a)提供引线框，所述引线框具有第一器件形成区域以及经由阻碍杆定位为与所述第一器件形成区域相邻的第二器件形成区域，
其中所述第一器件形成区域和所述第二器件形成区域中的每一个都具有芯片安装部分、支持所述芯片安装部分的多条悬置引线和多条引线；
(b)在所述第一器件形成区域中的所述芯片安装部分上方安装第一半导体芯片以及在所述第二器件形成区域中的所述芯片安装部分上方安装第二半导体芯片，
其中所述第一半导体芯片和所述第二半导体芯片中的每一个都具有多个焊盘电极；
(c)在步骤(b)之后，经由多条第一线分别将所述第一半导体芯片的多个焊盘电极与所述第一器件形成区域中的多条引线电连接，并且经由多条第二线分别将所述第二半导体芯片的多个焊盘电极与所述第二器件形成区域中的多条引线电连接；以及
(d)在步骤(c)之后，形成树脂密封部分以覆盖所述引线框的所述第一器件形成区域和所述第二器件形成区域，
其中所述树脂密封部分密封所述第一器件形成区域中的所述第一半导体芯片、所述多条第一线、所述芯片安装部分和所述多条引线以及所述第二器件形成区域中的所述第二半导体芯片、所述多条第二线、所述芯片安装部分和所述多条引线，
其中所述树脂密封部分具有定位为彼此相对的第一上表面和第一下表面，并且
其中从所述树脂密封部分的所述第一下表面露出所述第一器件形成区域和所述第二器件形成区域中的所述多条引线中的每条引线的至少一部分；
(e)在步骤(d)之后，利用旋转刀切割所述树脂密封部分、所述多条引线、所述多条悬置引线以及所述第一器件形成区域与所述第二器件形成区域之间的所述阻碍杆，
其中从步骤(e)得到的所述树脂密封部分的切割表面露出从步骤(e)得到的多条引线中的每条引线的切割表面，
其中所述多条引线包括第一引线和定位为与所述第一引线相邻的第二引线，
其中从步骤(e)得到的作为所述第一引线的切割表面的第一端面具有接近所述第一上表面的第一上侧和远离所述第一上表面的第一下侧，
其中从步骤(e)得到的作为所述第二引线的切割表面的第二端面具有接近所述第一上表面的第二上侧和远离所述第一上表面的第二下侧，并且
其中所述第一下侧与所述第一上表面在所述树脂密封部分的厚度方向上的距离小于所述第二上侧与所述第一上表面在所述树脂密封部分的厚度方向上的距离。
12.根据权利要求11所述的制造半导体器件的方法，
其中所述第一引线集成地具有第一较厚部分和薄于所述第一较厚部分的第一较薄部分，所述第一较厚部分和所述第一较薄部分在所述第一引线的延伸方向上彼此相邻，
其中所述第一较厚部分被定位为比所述第一较薄部分更接近所述芯片安装部分，同时所述第一较薄部分与所述阻碍杆连接，
其中所述第二引线集成地具有第二较厚部分和薄于所述第二较厚部分的第二较薄部分，所述第二较厚部分和所述第二较薄部分在所述第二引线的延伸方向上彼此相邻，
其中所述第二较厚部分被定位为比所述第二较薄部分更接近所述芯片安装部分，同时所述第二较薄部分与所述阻碍杆连接，
其中所述第一端面是从步骤(e)得到的所述第一较薄部分的切割表面，
其中所述第二表面是从步骤(e)得到的所述第二较薄部分的切割表面，
其中所述阻碍杆的与所述第一引线的所述第一较薄部分连接的第一部分具有与所述第一引线的所述第一较薄部分相同的厚度，并且
其中所述阻碍杆的与所述第二引线的所述第二较薄部分连接的第二部分具有与所述第二引线的所述第二较薄部分相同的厚度。
13.一种半导体器件，包括：
芯片安装部分；
半导体芯片，安装在所述芯片安装部分上方并具有多个焊盘电极；
多条引线；
多条线，将所述半导体芯片的所述多个焊盘电极与所述多条引线电连接；以及
树脂密封部分，密封所述芯片安装部分、所述半导体芯片、所述线和所述引线，
其中所述树脂密封部分具有定位为彼此相对的第一上表面和第一下表面、以及位于所述第一上表面与所述第一下表面之间的多个侧面，
其中从所述树脂密封部分的所述第一下表面露出所述多条引线中的每条引线的至少一部分，
其中所述多条引线包括第一引线和定位为与所述第一引线相邻的第二引线，
其中从所述树脂密封部分的所述侧面中的第一侧面露出所述第一引线的第一端面和所述第二引线的第二端面，
其中所述第一引线的所述第一端面具有接近所述第一上表面的第一上侧和远离所述第一上表面的第一下侧，
其中所述第二引线的所述第二端面具有接近所述第一上表面的第二上侧和远离所述第一上表面的第二下侧，
其中在所述第一引线的所述第一端面和所述第二引线的所述第二端面上，金属毛刺被形成为在与所述第一下表面和所述第一侧面中的每一个平行的相应方向上延伸，并且
其中所述第一下侧与所述第一上表面之间的在所述树脂密封部分的厚度方向上的距离小于所述第二上侧与所述第一上表面之间的在所述树脂密封部分的厚度方向上的距离。
14.根据权利要求13所述的半导体器件，
其中所述树脂密封部分的厚度方向上的所述第一端面的第一尺寸大于所述树脂密封部分的厚度方向上的所述第二端面的第二尺寸。
15.根据权利要求13所述的半导体器件，
其中所述多条引线被设置为环绕所述芯片安装部分，
其中所述多条引线包括多条所述第一引线和多条所述第二引线，并且
其中所述第一引线和所述第二引线交替设置。
16.根据权利要求13所述的半导体器件，
其中所述第一引线集成地具有第一较厚部分和薄于所述第一较厚部分的第一较薄部分，所述第一较厚部分和所述第一较薄部分在所述第一引线的延伸方向上彼此相邻，
其中所述第一较厚部分被定位为比所述第一较薄部分更接近所述芯片安装部分，
其中从所述树脂密封部分的第一下表面露出所述第一较厚部分的第二下表面，同时所述第一较薄部分的第三下表面被所述树脂密封部分覆盖，
其中所述第一端面由所述第一较薄部分形成，
其中所述第二引线集成地具有第二较厚部分和薄于所述第二较厚部分的第二较薄部分，所述第二较厚部分和所述第二较薄部分在所述第二引线的延伸方向上彼此相邻，
其中所述第二较厚部分被定位为比所述第二较薄部分更接近所述芯片安装部分，并且
其中所述第二端面由所述第二较薄部分形成。
17.根据权利要求16所述的半导体器件，
其中所述第二较厚部分的第四下表面和所述第二较薄部分的第五下表面从所述树脂密封部分的所述第一下表面露出。
18.根据权利要求16所述的半导体器件，
其中所述第一较薄部分的第一宽度小于所述第一较厚部分的第二宽度。
19.根据权利要求18所述的半导体器件，
其中所述第二较薄部分的第三宽度小于所述第二较厚部分的第四宽度。
20.根据权利要求13所述的半导体器件，
其中与所述第一下表面平行的方向上的所述第一端面的第三尺寸小于与所述第一下表面平行的方向上的所述第二端面的第四尺寸。
CN201710267226.1A 2016-04-22 2017-04-21 半导体器件的制造方法以及半导体器件 Active CN107305851B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-086431 2016-04-22
JP2016086431A JP6603169B2 (ja) 2016-04-22 2016-04-22 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
CN107305851A true CN107305851A (zh) 2017-10-31
CN107305851B CN107305851B (zh) 2021-11-30

Family

ID=60089075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710267226.1A Active CN107305851B (zh) 2016-04-22 2017-04-21 半导体器件的制造方法以及半导体器件

Country Status (6)

Country Link
US (2) US9837339B2 (zh)
JP (1) JP6603169B2 (zh)
KR (1) KR20170121067A (zh)
CN (1) CN107305851B (zh)
HK (1) HK1245997A1 (zh)
TW (1) TWI775747B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107416A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI676252B (zh) * 2018-07-23 2019-11-01 長華科技股份有限公司 導線架及其製造方法
US11264309B2 (en) * 2019-06-24 2022-03-01 Mediatek Inc. Multi-row QFN semiconductor package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512574A (zh) * 2002-12-26 2004-07-14 ��ʽ���������Ƽ� 半导体器件及其制造方法
CN1577828A (zh) * 2003-07-02 2005-02-09 株式会社瑞萨科技 半导体器件及引线框架
CN102214631A (zh) * 2010-04-09 2011-10-12 飞思卡尔半导体公司 用于半导体装置的引线框
US20110304046A1 (en) * 2009-02-27 2011-12-15 ON SEMICONDUCTOR TRADING, LTD. a Bermuda limited company Semiconductor device and method for producing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283645A (ja) * 1990-03-30 1991-12-13 Toppan Printing Co Ltd リードフレームおよびその製造方法
JP2003023134A (ja) 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2003124420A (ja) * 2001-10-16 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及び該リードフレームを用いた半導体装置の製造方法
JP2005057067A (ja) * 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
TWI347664B (en) * 2007-02-07 2011-08-21 Advanced Semiconductor Eng Semiconductor chip package structure
JP5122835B2 (ja) * 2007-02-27 2013-01-16 ローム株式会社 半導体装置、リードフレームおよび半導体装置の製造方法
JP2008113021A (ja) 2007-12-17 2008-05-15 Renesas Technology Corp 半導体装置の製造方法
TWI383478B (zh) * 2008-09-23 2013-01-21 Radiative semiconductor package and its lead frame and design method
JP5411529B2 (ja) * 2009-02-27 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
JP5183572B2 (ja) * 2009-06-08 2013-04-17 株式会社三井ハイテック リードフレーム及び半導体装置
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US9257306B2 (en) * 2013-04-18 2016-02-09 Dai Nippon Printing Co., Ltd. Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device
US9601415B2 (en) * 2014-03-27 2017-03-21 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device
US9673122B2 (en) * 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512574A (zh) * 2002-12-26 2004-07-14 ��ʽ���������Ƽ� 半导体器件及其制造方法
CN1577828A (zh) * 2003-07-02 2005-02-09 株式会社瑞萨科技 半导体器件及引线框架
US20110304046A1 (en) * 2009-02-27 2011-12-15 ON SEMICONDUCTOR TRADING, LTD. a Bermuda limited company Semiconductor device and method for producing the same
CN102214631A (zh) * 2010-04-09 2011-10-12 飞思卡尔半导体公司 用于半导体装置的引线框

Also Published As

Publication number Publication date
JP2017195344A (ja) 2017-10-26
US9837339B2 (en) 2017-12-05
JP6603169B2 (ja) 2019-11-06
CN107305851B (zh) 2021-11-30
US20180076115A1 (en) 2018-03-15
TW201739018A (zh) 2017-11-01
US20170309550A1 (en) 2017-10-26
TWI775747B (zh) 2022-09-01
HK1245997A1 (zh) 2018-08-31
KR20170121067A (ko) 2017-11-01
US10083898B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
CN103515261B (zh) 用于制造半导体器件的方法和半导体器件
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
CN101512762B (zh) 用于半导体电路小片的三维封装的可堆叠封装
US8102035B2 (en) Method of manufacturing a semiconductor device
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
KR101665721B1 (ko) 수지 밀봉형 반도체 장치 및 그 제조 방법
JP6125332B2 (ja) 半導体装置
CN103367300A (zh) 引线框、半导体装置以及引线框的制造方法
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
CN107305851A (zh) 半导体器件的制造方法以及半导体器件
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
US10937728B2 (en) Preformed lead frame and lead frame package made from the same
JP5569097B2 (ja) 半導体装置及びリードフレーム
JP2007141947A (ja) 半導体装置およびその製造方法
US20050098859A1 (en) Semiconductor device and fabrication method thereof
KR20050000972A (ko) 칩 스택 패키지
JP2011091146A (ja) 半導体装置の製造方法
TWI761105B (zh) 半導體封裝結構及導線架
JP2011054626A (ja) 半導体装置およびその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
TWI620279B (zh) 分離式預成形封裝導線架及其製作方法
CN117673011A (zh) 一种半导体产品及其加工工艺
JP5562780B2 (ja) 半導体装置
JP2006019531A (ja) 半導体装置及びその製造方法
JP2012084806A (ja) 実装半導体装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1245997

Country of ref document: HK

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant