CN101231979A - 内引脚接合封装 - Google Patents
内引脚接合封装 Download PDFInfo
- Publication number
- CN101231979A CN101231979A CNA2007100077643A CN200710007764A CN101231979A CN 101231979 A CN101231979 A CN 101231979A CN A2007100077643 A CNA2007100077643 A CN A2007100077643A CN 200710007764 A CN200710007764 A CN 200710007764A CN 101231979 A CN101231979 A CN 101231979A
- Authority
- CN
- China
- Prior art keywords
- pin
- junction surface
- chip
- bonding land
- eutectic bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title description 12
- 230000005496 eutectics Effects 0.000 claims abstract description 71
- 238000005538 encapsulation Methods 0.000 claims description 6
- 239000012528 membrane Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004804 winding Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000000265 homogenisation Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 208000010727 head pressing Diseases 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
本发明公开一种内引脚接合封装，适于以卷带自动接合技术将芯片接合至软板上，其包括一芯片、一软板以及配置在软板上并延伸至芯片接合区内的多个引脚。芯片具有与引脚共晶接合的凸块，而引脚包括第一引脚及第二引脚，其中第一引脚对应于凸块的一端具有与第一引脚宽度相等的第一共晶接合区，且第二引脚对应于凸块的一端具有至少一开槽，以形成宽度小于第二引脚宽度的第二共晶接合区。因此，第一引脚/第二引脚与凸块共晶接合的面积可达到均一化。由此可一次性地完成内引脚接合封装的制程，而不至产生接合强度不足或溢锡的问题。
Description
技术领域
本发明是有关于一种半导体封装结构，且特别是有关于一种以内引脚接合芯片于软板上的封装结构。
背景技术
现有技术中，使用卷带自动接合(TAB，tape automatic bonding)方式进行芯片封装的制程，是在完成软板上的线路及芯片上的凸块制程的后，以热压合(thermal compression)方式进行内引脚接合(ILB，inner lead bonding)，使芯片上的凸块与软板上的内引脚产生共晶接合而电性连接。接着，使用封装树脂将芯片及软板上的内引脚的线路加以密封，在电性检测后，再进行外引脚接合(OLB，outer lead bonding)。其中，外引脚是由软板上的内引脚向外延伸所形成，利用外引脚使软板与一电路基板或其他元件电性连接。
图1是现有一种以内引脚接合的芯片封装结构100的示意图，而图2是图1的芯片封装结构100的俯视图。请参考图1，芯片102配置在已形成铜箔线路引脚122、124与防焊层130的软板110上，且芯片102以热压接合的方式，使芯片102上的凸块104a、104b与引脚122、124内端之间因金-锡共晶接合而电性连接。接着，请参考图2，现行部分产品设计为配合电性需求将引脚制作成具有不同宽度W1、W2的第一引脚(细脚)122以及第二引脚(粗脚)124，通常所述第一引脚122为输出端引脚，而所述第二引脚124为输入端引脚，且第二引脚124的宽度大约为第一引脚122的1.5～2倍，但不以此为限。且不同宽度的第一引脚122以及第二引脚124对应接合于不同宽度(或尺寸)的凸块104a、104b，但由于第一引脚122与较小凸块104a之间的共晶接合区的面积(以C1表示)小于第二引脚124与较大凸块104b之间的共晶接合区的面积(以C2表示)，即C1＜C2，因此共晶接合所需的时间因接合的面积(C1、C2)不同而不一致。
值得注意的是，粗脚/细脚与凸块共晶接合所需的时间不相同，将无法一致性地完成共晶接合的制程，若配合细脚与凸块共晶所需时间，则粗脚可能产生共晶强度不足的情况，若配合粗脚共晶所需时间，则细脚可能发生溢锡，引脚与凸块共晶接合的强度不一致将影响芯片封装结构的可靠度。
发明内容
本发明为解决上述技术问题而提供一种内引脚接合封装，其借由控制粗脚/细脚与凸块共晶接合的面积来达到均一化的目的。
本发明提出一种内引脚接合封装，包括一芯片、一软板以及多个引脚。芯片具有多个凸块。软板具有一芯片接合区，用以承载该芯片。引脚配置在软板上，这些引脚延伸至芯片接合区内，且分别与芯片的凸块电性连接，其中这些引脚包括第一引脚以及第二引脚，而第一引脚对应于这些凸块的一端具有与第一引脚宽度相等的第一共晶接合区，且第二引脚对应于这些凸块的一端具有至少一开槽，以形成宽度小于第二引脚宽度的第二共晶接合区。
在上述内引脚接合封装中，第一引脚的宽度小于第二引脚的宽度，但借由开槽的开设可使第一引脚/第二引脚与凸块共晶接合区的面积大致上相等。第一共晶接合区的形状可为矩形，而第二共晶接合区可以开槽为界区分为第一接合部以及第二接合部。第一接合部与第二接合部的形状可为矩形。在另一实施例中，第二共晶接合区除了第一接合部与第二接合部之外，还可包括至少一第三接合部，其延伸于第一接合部与第二接合部之间的开槽中。此外，第二共晶接合区除了第一接合部、第二接合部与第三接合部之外，还可包括至少一第四接合部，其连接第一接合部与第二接合部及/或第三接合部。另外，第二共晶接合区除了第一接合部、第二接合部之外，还可包括至少一第四接合部，其连接第一接合部与第二接合部。较佳的，第二共晶接合区的所述接合部的面积大约相同。
本发明因采用具有开槽结构的第二引脚以减少第二引脚与凸块共晶接合的面积，可使第一引脚/第二引脚相对于凸块的共晶接合区的面积及/或宽度大致上相等，因此可一次性地完成内引脚接合封装的制程，而不至产生接合强度不足或溢锡的问题。
附图说明
为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明，其中：
图1是现有一种以内引脚接合的芯片封装结构的示意图。
图2是图1的芯片封装结构100的俯视图。
图3是本发明以内引脚按合的芯片封装结构的一实施例的俯视图。
图4-图7是本发明不同实施例的内引脚结构的放大示意图。
具体实施方式
图3是本发明以内引脚接合的芯片封装结构的一实施例的俯视图。请参考图3，此内引脚接合封装200包括一芯片202、一软板210以及配置在软板210上与芯片202电性连接的引脚222、224。此内引脚接合封装200先完成芯片202上金凸块或其他焊料凸块的制作、以及完成在软板210上引脚222、224及防焊层230的制作之后，再以热压接合或超音波接合的方式，使芯片202上的凸块204a、204b与引脚222、224的内端因金-锡共晶接合而电性连接。虽然本发明以卷带自动接合制程所使用的卷带式承载封装(TCP，tape carrierpackage)软板或薄膜覆晶(COF，chip on film)软板为较佳范例说明，但本领域技术人员也可将此内引脚接合封装应用到塑胶基板、玻璃基板或陶瓷基板等硬板为载体的芯片封装结构中，并不以为限。
请参考图3，以卷带式承载封装(TCP)软板为例，软板210对应于芯片202具有一芯片接合区212，其形成一开口，而引脚222、224延伸至开口中并借由热压头压合而与芯片202上的凸块204a、204b接合。当然，在另一实施例中，引脚222、224也可延伸至未形成开口的芯片接合区上，由薄膜覆晶软板的绝缘材料提供引脚222、224支撑强度。
承上所述，芯片202具有多个凸块204a、204b，而芯片202借由凸块204a、204b与引脚222、224的内端共晶接合而承载于软板210上，以完成内引脚接合封装。接着，再以封装胶体(未图示)将封装完成的芯片凸块204a、204b与引脚222、224的内端包覆，以避免受到外力破坏。
请参考图3，值得注意的是，由于引脚依电性需求而分为第一引脚(细脚)222以及第二引脚(粗脚)224，即第一引脚222的宽度W1小于第二引脚224的宽度W2，因此本发明借由开槽226来控制第二引脚224与凸块204b共晶接合的区域。通常，第一引脚222为输出端引脚，而第二引脚224为输入端引脚，且第二引脚224的宽度约为第一引脚222的1.5～2倍，但不以此为限。
如图3所示，定义第一引脚222相对于凸块204a的一端具有第一共晶接合区，其形状例如是矩形，而第一共晶接合区的面积(斜线部分)以A1表示，且第一共晶接合区的宽度与第一引脚222的宽度W1相等。此外，第二引脚224与凸块204b之间的第二共晶接合区的面积(斜线部分)以A2表示，不同的是，第二引脚224相对于凸块204b的一端具有一开槽226，以使第二共晶接合区的宽度可借由开槽变窄而小于第二引脚224的宽度W2，进而使第一共晶接合区与第二共晶接合区的面积(A1、A2)大致上相同，以达到均一化的目的。
图4-图7是本发明不同实施例的内引脚结构的放大示意图。值得注意的是，虽然图4-图7以独立的方式表示不同特征的内引脚结构，但图4-图7中各个特征是可部分结合而成为新的变化例的内引脚结构。由于变化例的种类太多无法一一列举，故仅举例较具代表性的内引脚结构作详细说明。
请先参考图4，第二引脚224的一端例如具有一矩形开槽226，其具有一深度D以及一宽度W。在本实施例中，矩形开槽226的深度D可大于第二共晶接合区A2的长度，较佳地，第二共晶接合区A2的内边至矩形开槽226底部的距离为2微米，但不以此为限。第二共晶接合区A2以开槽226为界区分为第一接合部S1以及第二接合部S2，第一接合部S1与第二接合部S2例如是面积相当的矩形区块，但不以此为限，只要第一/第二接合部的面积之和(即第二共晶接合区A2的总面积)大致上等于第一共晶接合区A1的面积即可。
请参考图5，其为图4的一变化例。第二共晶接合区A2除了具有第一接合部S1’与第二接合部S2’之外，还可包括至少一第三接合部S3，其延伸于第一接合部S1’与第二接合部S2’之间的开槽226中。因此，图4中的矩形开槽226被第三接合部S3分隔成二个开槽226a。第一、第二与第三接合部例如是面积相当的矩形区块，但不以此为限，只要第一/第二/第三接合部的面积之和(即第二共晶接合区A2的总面积)大致上等于第一共晶接合区A1的面积即可。
请参考图6，其为图4的另一变化例。当图4中矩形开槽226的深度D缩短为深度D1时，在形成相同面积的第二共晶接合区A2的条件下，第二共晶接合区A2除了具有第一接合部S1”与第二接合部S2”之外，还可包括至少一第四接合部S4，其连接于第一接合部S1”与第二接合部S2”的一侧而形成类似ㄈ字型的第二共晶接合区A2。第一/第二/第四接合部的面积之和(即第二共晶接合区A2的总面积)大致上等于第一共晶接合区A1的面积为宜。
图6变化例中的第四接合部S4也可与图5变化例中的第三接合部S3组合而成为新的变化例，即第二共晶接合区A2包括由第一/第二/第三/第四接合部所组合而成的类似E字型的区块。虽然本发明未图式说明第三接合部S3与第四接合部S4可独立组合的情况，但本领域具有技术人员皆可得知由第三/第四接合部所组合而成的类似凸字形的第二共晶接合区，也在本发明保护范围内。
请参考图7，其示出图4的又一变化例。图7的第四接合部S4’与图6的第四接合部S4不同的是，其跨过开槽而连接于第一接合部S1”’与第二接合部S2”’之间而形成类似工字形的第二共晶接合区A2，并将开槽区分为二个开槽226d。第一/第二/第四接合部的面积之和(即第二共晶接合区A2的总面积)大致上等于第一共晶接合区A1的面积为宜。
同样，图7变化例中的第四接合部S4’也可与图5变化例中的第三接合部S3组合而成为新的变化例，即第二共晶接合区A2包括由第一/第二/第三/第四接合部所组合而成的类似王字型的区块。由于变化例的种类太多，无法一一绘示，但本领域具有技术人员皆可得知类似口字型、田字型、日字型等变化的第二共晶接合区，也在本发明保护范围内。
由以上说明可知，本发明的内引脚接合封装中的引脚(即第二引脚)借由开槽来减少较大共晶接合区(即第二共晶接合区)的面积及/或宽度，使第一共晶接合区与第二共晶接合区的面积大致上相等。也由于第一/第二引脚相对于凸块具有相同面积的共晶接合区，可有效控制凸块与引脚之间共晶接合的时间，并在施予一定的热压接合条件及温度控制下一次性地完成内引脚接合封装的制程，进而提供芯片封装结构的可靠度。
综上所述，本发明的内引脚接合封装可广泛地运用在各种芯片封装结构中，不限定在卷带自动接合制程中所使用的卷带式承载封装(TCP)软板以及薄膜覆晶封装(COF)软板。同样，本发明也不限定用在与芯片上的凸块共晶结合的内引脚结构，由内引脚向外延伸而形成的外引脚结构在以共晶接合的方式与外部电路基板电性连接的情况下，也可采用上述的技术手段来解决粗脚/细脚的共晶接合区有不同面积的问题，同样可达到相同的功效。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当可作出各种修改和替换，因此本发明的保护范围当以所附的权利要求书所界定的为准。
Claims (9)
1.一种内引脚接合封装，其特征在于，包括：
一芯片，具有多个凸块；
一软板，具有一芯片接合区，用以承载所述芯片；以及
多个引脚，配置在所述软板上，所述引脚延伸至所述芯片接合区内，且分别与所述芯片的所述凸块电性连接，
其中所述引脚包括第一引脚以及第二引脚，而所述第一引脚对应于所述凸块的一端具有与第一引脚宽度相等的第一共晶接合区，且所述第二引脚对应于所述凸块的一端具有至少一开槽，以形成宽度小于第二引脚宽度的第二共晶接合区。
2.如权利要求1所述的内引脚接合封装，其特征在于，所述第一引脚的宽度小于所述第二引脚的宽度。
3.如权利要求1所述的内引脚接合封装，其特征在于，所述第一共晶接合区与所述第二共晶接合区的面积相等。
4.如权利要求1所述的内引脚接合封装，其特征在于，所述开槽的形状包括矩形。
5.如权利要求1所述的内引脚接合封装，其特征在于，所述第二共晶接合区以所述开槽为界，区分为第一接合部以及第二接合部。
6.如权利要求5所述的内引脚接合封装，其特征在于，所述第二共晶接合区还包括至少一第三接合部，其延伸于所述第一接合部与所述第二接合部之间的所述开槽中。
7.如权利要求5或6所述的内引脚接合封装，其特征在于，所述第二共晶接合区还包括至少一第四接合部，其连接于所述第一接合部与所述第二接合部。
8.如权利要求1所述的内引脚接合封装，其特征在于，所述软板为卷带式承载封装软板。
9.如权利要求1所述的内引脚接合封装，其特征在于，所述软板为薄膜覆晶软板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100077643A CN100541774C (zh) | 2007-01-26 | 2007-01-26 | 内引脚接合封装 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100077643A CN100541774C (zh) | 2007-01-26 | 2007-01-26 | 内引脚接合封装 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101231979A true CN101231979A (zh) | 2008-07-30 |
| CN100541774C CN100541774C (zh) | 2009-09-16 |
Family
ID=39898312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100077643A Expired - Fee Related CN100541774C (zh) | 2007-01-26 | 2007-01-26 | 内引脚接合封装 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100541774C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110739238A (zh) * | 2019-10-29 | 2020-01-31 | 颀中科技（苏州）有限公司 | Cof封装方法 |
| CN111613603A (zh) * | 2019-09-27 | 2020-09-01 | 友达光电股份有限公司 | 元件基板 |
| CN111867223A (zh) * | 2020-05-06 | 2020-10-30 | 合肥新汇成微电子有限公司 | 一种内引脚接合机压合平台离子风枪固定支架 |
-
2007
- 2007-01-26 CN CNB2007100077643A patent/CN100541774C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111613603A (zh) * | 2019-09-27 | 2020-09-01 | 友达光电股份有限公司 | 元件基板 |
| CN110739238A (zh) * | 2019-10-29 | 2020-01-31 | 颀中科技（苏州）有限公司 | Cof封装方法 |
| CN110739238B (zh) * | 2019-10-29 | 2021-03-19 | 颀中科技（苏州）有限公司 | Cof封装方法 |
| CN111867223A (zh) * | 2020-05-06 | 2020-10-30 | 合肥新汇成微电子有限公司 | 一种内引脚接合机压合平台离子风枪固定支架 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100541774C (zh) | 2009-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100572946B1 (ko) | 반도체장치및그제조방법 | |
| KR100452903B1 (ko) | 칩 온 필름용 테이프와 이것을 이용하는 반도체 | |
| US6841863B2 (en) | Ball grid array package with stacked center pad chips and method for manufacturing the same | |
| US7109588B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| KR970703618A (ko) | 다층 리드 프레임(multi-layer lead frame) | |
| CN100424721C (zh) | 采用塑封工艺将芯片和元件组合封装成智能卡的方法 | |
| US10373894B2 (en) | Package structure and the method to fabricate thereof | |
| US20120056337A1 (en) | Rfic chip mounting structure | |
| US20090102049A1 (en) | Semiconductor device, layered type semiconductor device using the same, base substrate and semiconductor device manufacturing method | |
| CN1647106B (zh) | 电子微电路模块条带 | |
| CN103745932A (zh) | Wb型封装基板的制作方法 | |
| KR0139694B1 (ko) | 솔더 볼을 이용한 반도체 패키지 및 그 제조방법 | |
| CN100541774C (zh) | 内引脚接合封装 | |
| DE10016135A1 (de) | Gehäusebaugruppe für ein elektronisches Bauteil | |
| JPH02292836A (ja) | Ｉｃチップ実装用フィルムキャリア | |
| WO2016107298A1 (zh) | 一种微型模塑封装手机智能卡以及封装方法 | |
| US5621242A (en) | Semiconductor package having support film formed on inner leads | |
| US4919857A (en) | Method of molding a pin holder on a lead frame | |
| US7492037B2 (en) | Package structure and lead frame using the same | |
| CN101552249B (zh) | 半导体封装构造 | |
| JP5990894B2 (ja) | 半導体モジュール、半導体モジュールの製造方法及びカード | |
| US6137166A (en) | Semiconductor device | |
| JP7273209B2 (ja) | チップカード用電子モジュールの製造方法 | |
| CN100592505C (zh) | 薄膜覆晶封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090916 Termination date: 20160126 |
|
| EXPY | Termination of patent right or utility model |