JP2008103531A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】メモリカードの製造歩留まりを向上させることのできる技術を提供する。
【解決手段】コア材１ａと、コア材１ａの上面に形成された第１ソルダーレジスト１ｂと、コア材１ａの下面に形成された第２ソルダーレジスト１ｃとから構成されたカード基板１を有するメモリカードＭＣの製造過程において、第１ソルダーレジスト１ｂ上にフラッシュメモリチップ２、第１コントローラチップ３および第２コントローラチップ４を搭載する際、まず、金型を用いて第１ソルダーレジスト１ｂのチップ搭載領域をプレスすることにより、第１ソルダーレジスト１ｂに凹部１４を形成し、絶縁ペーストを用いて凹部１４の底面にフラッシュメモリチップ２および第１コントローラチップ３を接着する。その後、絶縁ペーストを用いてフラッシュメモリチップ２の上面に第２コントローラチップ４を接着する。
【選択図】図２

Description

本発明は、半導体装置の製造技術に関し、特に、メモリカードの製造において半導体チップをカード基板に搭載し、樹脂封止する工程に適用して有効な技術に関するものである。

例えばメモリチップとメモリチップを制御するコントローラチップとが実装された複数個のコネクタ端子と共にコネクタ端子に導通された複数個の接続パッドが形成されたカード基板を有し、接続パッドはコントローラチップのコネクタインタフェース端子にボンディングワイヤを介して接続され、コントローラチップのメモリインタフェース端子はメモリチップのコントローラインタフェース端子にボンディングワイヤを介して接続されたメモリカードが開示されている（例えば特許文献１参照）。
特開２００１−２０９７７３号公報（段落［００７９］〜［００８９］、図１５、図１６）

通常、メモリカードに使用される半導体チップを搭載するカード基板は、多層配線板からなるコア材と、コア材の上面および下面に形成されたソルダーレジストとから構成されており、コア材の上面に形成されたソルダーレジスト上に半導体チップが搭載される。

しかしながら、上記構造のカード基板を有するメモリカードについては、以下に説明する種々の技術的課題が存在する。

すなわち、ソルダーレジストは、液状のレジストを用いたスクリーン印刷法によりコア材の上面および下面に形成されるが、ソルダーレジストの表面には凹凸があり、その凹凸の最も高い位置と最も低い位置とを比較すると１０μｍ以上の差がある。このため、ソルダーレジスト上に半導体チップを搭載すると、半導体チップの裏面とソルダーレジストの表面の凸部とが接着剤（絶縁ペースト）を介して主として点接触により接着することになる。しかし、点接触による接着は半導体チップとソルダーレジストとの強い接着強度を得ることができず、半導体チップの剥がれの主な原因の１つとなっている。そこで、接着剤の塗布量を増加して接着剤を厚くすることにより、上記点接触に起因する接着強度の強度不足を回避している。

ところで、近年、メモリカードの高機能化および大容量化に伴い、複数の半導体チップを積層した多段積層構造のメモリカードが使用されている。半導体チップを単純に多段積層するとメモリカードが厚くなるため、多段積層構造のメモリカードでは、カード基板に搭載する半導体チップの厚さをさらに薄くする必要があり、例えば１００μｍ以下としている。

これに対して、前述したように、半導体チップの剥がれを防止するために、半導体チップをソルダーレジスト上に接着する際に使用する接着剤の厚さは厚くなる傾向にある。しかし、多段積層構造のメモリカードを実現するためには、接着剤の厚さも薄くする必要がある。そこで、ソルダーレジストの表面を平坦化して、半導体チップの裏面とソルダーレジストの表面との主とする接触を点接触ではなく面接触とすることにより、接着剤の厚さを薄くしても半導体チップとソルダーレジストとの強い接着強度が得られる技術の検討が行われている。例えば、液状のレジストに代えて、ソルダーレジストの表面の平坦化を図ることのできるフォルム状のレジストを用いる方法がある。しかし、この方法においては、フィルム状のレジストの価格が液状のレジストの価格の約２倍であることから、フィルム状のレジストを採用したことによる製品コストの増加などの未だ解決すべき課題が残されている。

本発明の目的は、メモリカードの製造歩留まりを向上させることのできる技術を提供する。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、コア材と、コア材の上面および下面にそれぞれ形成された第１および第２ソルダーレジストとから構成されたカード基板を有し、第１ソルダーレジスト上に半導体チップを搭載する半導体装置の製造方法であって、金型を用いて第１ソルダーレジストのチップ搭載領域をプレスすることにより、第１ソルダーレジストのチップ搭載領域に凹部を形成した後、絶縁ペーストを用いて凹部の底面に半導体チップを接着する工程と、半導体チップの上面の外部端子とコア材の表面に形成されて第１ソルダーレジストから露出した接続端子とをボンディングワイヤを用いて接続する工程と、半導体チップおよびボンディングワイヤを樹脂により封止する工程とを有するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

ソルダーレジストのチップ搭載領域を金型でプレスして凹部を形成することにより、ソルダーレジストに形成されたチップ搭載面が平坦化されて、半導体チップの裏面とチップ搭載面との間の隙間が少なくなり、両者の接触面積が増えることから、半導体チップの剥がれを低減することができる。また、ソルダーレジストに形成された凹部に半導体チップを搭載することから、半導体チップの裏面とソルダーレジストのチップ搭載面とを接着する絶縁ペーストを厚くすることができるので、両者の接着強度が向上し、絶縁ペーストのリード形成領域へのはみ出しおよび半導体チップを接着する際の半導体チップの回転を防ぐことができる。これにより、メモリカードの製造歩留まりを向上させることができる。

さらに、ソルダーレジストの共通化を図ることが可能となり、コストを低減することができる。

本実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、本実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、本実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。

本発明の一実施の形態によるメモリカードＭＣの要部上面図の一例を図１に示し、図１のＡ−Ａ′線におけるメモリカードＭＣの要部断面図を図２に示す。なお、メモリカードＭＣとして、ＭＭＣ（Multi Media Card）メモリカードを例示する。

図１および図２に示すように、メモリカードＭＣは、カード基板１の表面にフラッシュメモリチップ２および第１コントローラチップ３が実装され、さらにフラッシュメモリ２上には絶縁ペーストにより接着されたセキュリティ用の第２コントローラチップ４が積層されている。

カード基板１は、その表面、裏面および内部に多層の配線パターンを形成した、主としてガラスクロスをエポキシ樹脂で固めたガラスエポキシ樹脂からなるコア材１ａを有し、このコア材１ａの表面に形成された複数の接続端子５および裏面に形成された複数の接続端子６などを露出させるように、それぞれ第１ソルダーレジスト１ｂおよび第２ソルダーレジスト１ｃがコア材１ａを覆っている。第１ソルダーレジスト１ｂおよび第２ソルダーレジスト１ｃの厚さは、例えば２０〜４０μｍである。接続端子５，６は、例えば銅などの導体パターンからなり、その表面に金メッキまたはニッケルメッキ等が施されている。また、本実施の形態で使用するソルダーレジスト１ｂ，１ｃには、液状タイプとフィルムタイプのものがある。液状タイプを使用する場合は、コア材１ａ上に液状のソルダーレジストを塗布して硬化することで、コア材１ａ上にソルダーレジスト１ｂ，１ｃを形成する。このとき、カード基板１の表面の平坦性を向上するためには、塗布および硬化工程を複数回繰り返す。また、フィルムタイプを使用する場合は、コア材１ａの表裏にフィルム状のソルダーレジストを貼り付け、プレス加工により圧接することで平坦性を有するソルダーレジスト１ｂ、１ｃを形成する。

フラッシュメモリチップ２はベアチップであり、フラッシュメモリチップ２の表面の縁辺に配列された複数の外部端子７と、これら複数の外部端子７と１対１対応するようにカード基板１の表面に形成された複数の接続端子５とが第１ボンディングワイヤ８ａを用いて接続されている。外部端子７は、例えばアルミニウム、アルミニウム合金または銅からなる。フラッシュメモリチップ２は、例えばコントロールゲート、フローティングゲート、ソースおよびドレインを持つ不揮発性メモリセルトランジスタをマトリクス状に配置したメモリセルアレイを有し、外部から供給されるコマンドとアドレスとに従って、データの読出し、消去、書込み、ベルファイなどの動作を行うようになっている。

第１コントローラチップ３は、フラッシュメモリチップ２と同様にベアチップであり、第１コントローラチップ３の表面の縁辺に配列された複数の外部端子９と、これら複数の外部端子９と１対１対応するようにカード基板１の表面に形成された複数の接続端子５とが第２ボンディングワイヤ８ｂを用いて接続されている。外部端子９は、例えばアルミニウム、アルミニウム合金または銅からなる。第１コントローラチップ３は、例えば外部からの指示に従ってフラッシュメモリチップ２に対するリード・ライド動作を制御する。

第２コントローラチップ４は、フラッシュメモリチップ２と同様にベアチップであり、第２コントローラチップ４の表面の縁辺に配列された複数の外部端子１１と、これら複数の外部端子１１と１対１対応するようにカード基板１の表面に形成された複数の接続端子５とが第３ボンディングワイヤ８ｃを用いて接続されている。外部端子１１は、例えばアルミニウム、アルミニウム合金または銅からなる。第２コントローラチップ４は、例えばデータセキュリティまたは著作権保護などを考慮して、フラッシュメモリチップ２に書き込むデータに対して暗号化を行い、フラッシュメモリチップ２から読み出したデータに対して復号を行う機密保護機能を備えている。

さらに、カード基板１のフラッシュメモリチップ２、第１コントローラチップ３および第２コントローラチップ４が搭載されたカード基板１の表面側は、全体として一つの熱硬化性の樹脂１３、例えばエポキシ樹脂により封止されている。

フラッシュメモリチップ２および第１コントローラチップ３は、カード基板１の表面に絶縁ペーストを用いて接着されているが、フラッシュメモリチップ２および第１コントローラチップ３は第１ソルダーレジスト１ｂに形成された凹部１４に接着されている。凹部１４の深さは、例えば１０〜２０μｍである。凹部１４は、例えばフラッシュメモリチップ２および第１コントローラチップ３よりも僅かに大きい寸法のディプレス金型を用いて、第１ソルダーレジスト１ｂをプレスすることにより形成される。金型を用いてプレスすることにより、第１ソルダーレジスト１ｂに凹部１４を形成すると同時に、凹部１４の底面の凹凸が緩和されて、フラッシュメモリチップ２および第１コントローラチップ３が搭載される第１ソルダーレジスト１ｂの凹部の底面を平坦化することができる。凹部１４の底面の凹凸の最も高い位置と最も低い位置との差を１０μｍよりも小さくすることができる。

次に、本発明の一実施の形態によるメモリカードＭＣの製造方法の一例を図３〜図１１を用いて工程順に説明する。図３はフレームの要部上面図、図４（ａ）および（ｂ）はそれぞれフレームの要部上面図および要部断面図、図５〜図７はメモリカードＭＣの要部断面図、図８〜図１１はメモリカードＭＣの要部斜視図である。

まず、図３に示すように、フラッシュメモリチップ２、第１コントローラチップ３および第２コントローラチップ４が搭載されるカード基板１が複数存在するフレーム１Ｆを用意する。フレーム１Ｆは、その長手方向に、メモリカード１つ分に該当する単位フレームが１列に配置された構成となっている。この単位フレームは、前述したカード基板１に相当する。すなわち、図示は省略するが、１つの単位フレームの表面には複数の配線パターンおよび前述した複数の接合端子５が第１ソルダーレジスト１ｂから露出しており、さらにその裏面には複数の接合端子６が第２ソルダーレジスト１ｃから露出している。

次に、図４に示すように、第１ソルダーレジスト１ｂのフラッシュメモリチップ２および第１コントローラチップ３が接合されるチップ搭載領域を、例えばフラッシュメモリチップ２および第１コントローラチップ３よりも僅かに大きい寸法のディプレス金型１５を用いてプレスして、第１ソルダーレジスト１ｂに、深さ１０〜２０μｍの凹部１４を形成する。第１ソルダーレジスト１ｂに凹部１４を形成すると同時に、凹部１４の底面の凹凸を緩和して、フラッシュメモリチップ２および第１コントローラチップ３が搭載される第１ソルダーレジスト１ｂのチップ搭載面（単位フレーム毎に第１ソルダーレジスト１ｂに形成された凹部１４の底面）を平坦化する。

次に、図５に示すように、フレーム１Ｆのカード基板１のチップ搭載面（凹部１４の底面）上に絶縁ペーストを載せて、ここにフラッシュメモリチップ２および第１コントローラチップ３を軽く押しつける。さらに、フラッシュメモリチップ２のチップ搭載面上に絶縁ペーストを載せて、ここに第２コントローラチップ４を軽く押しつける。その後、１００〜２００℃程度の温度により硬化処理を行う。これにより、フラッシュメモリチップ２および第１コントローラチップ３をフレーム１Ｆのカード基板１のチップ搭載面（凹部１４の底面）上に接着し、第２コントローラチップ４をフラッシュメモリチップ２のチップ搭載面上に接着する。ここで、硬化処理温度は１００〜２００℃程度としているが、液状タイプのソルダーレジストを使用する場合は、フィルムタイプのソルダーレジストに比べて耐熱性が低く、高温にしすぎると形状が変形してしまう。そのため、液状タイプのソルダーレジストを使用する場合は、１００〜１５０℃程度が好ましい。一方、フィルムタイプのソルダーレジストの場合、液状タイプのものよりも耐熱性が高く、液状タイプのソルダーレジストを使用する場合よりも高温、例えば１５０〜２００℃程度で処理することが可能である。このように、高温で処理することが可能であるため、半導体チップを実装するための絶縁ペーストの硬化速度も向上でき、製造時間を短縮することが可能である。

次に、図６に示すように、フラッシュメモリチップ２の表面の縁辺に配列された外部端子７とフレーム１Ｆのカード基板１の表面に配列された接続端子５とを第１ボンディングワイヤ８ａを用いて接続し、第１コントローラチップ３の表面の縁辺に配列された外部端子９とフレーム１Ｆのカード基板１の表面に配列された接続端子５とを第２ボンディングワイヤ８ｂを用いて接続し、第２コントローラチップ４の表面の縁辺に配列された外部端子１１とフレーム１Ｆのカード基板１の表面に配列された接続端子５とを第３ボンディングワイヤ８ｃを用いて接続する。

次に、図７に示すように、フラッシュメモリチップ２、第１コントローラチップ３および第２コントローラチップ４が搭載されたフレーム１Ｆを上部金型および下部金型からなる金型成形機にセットした後、溶融した樹脂１３を圧送して流し込み、フラッシュメモリチップ２、第１コントローラチップ３および第２コントローラチップ４等を樹脂１３で封入してモールド成形する。

次に、フレーム１Ｆにある封止後の個々のカード基板１を切断し、図８に示すように個々のカード基板１に切り分ける。そして、図９および図１０に示すように、樹脂１３による封止面側に接着剤を塗布してカード基板１にキャップ１６を接着する。その後、図１１に示すように、キャップ１６にラベルを貼り付け、メモリカードＭＣが完成する。

なお、本実施の形態では、フラッシュメモリチップ２および第１コントローラチップ３を搭載する第１ソルダーレジスト１ｂの上面に凹部を形成したが、フラッシュメモリチップ２を搭載する第１ソルダーレジスト１ｂの上面のみに凹部を形成してもよい。フラッシュメモリチップ２の上面には第２コントローラチップ４が積層されるが、第１コントローラチップ３の上面には他のチップを搭載しないことから、第１コントローラチップ３の裏面と第１ソルダーレジスト１ｂの上面との接着に相対的に厚い接着剤を使用することができる。これにより、第１ソルダーレジスト１ｂの上面を平坦化しなくとも、強い接着強度を得ることができる。

このように、本実施の形態によれば、フラッシュメモリチップ２および第１コントローラチップ３を搭載する第１ソルダーレジスト１ｂのチップ搭載面（凹部１４の底面）を平坦化することにより、フラッシュメモリチップ２および第１コントローラチップ３の裏面と第１ソルダーレジスト１ｂのチップ搭載面（凹部１４の底面）との隙間が少なくなり、両者の接触面積が増えることから、第１ソルダーレジスト１ｂのチップ搭載面（凹部の底面）からのフラッシュメモリチップ２および第１コントローラチップ３の剥がれを低減することができる。

また、第１ソルダーレジスト１ｂに形成された凹部１４にフラッシュメモリチップ２、第１コントローラチップ３および第２コントローラチップ４を搭載することから、フラッシュメモリチップ２および第１コントローラチップ３と第１ソルダーレジスト１ｂとを接着する絶縁ペースト、ならびにフラッシュメモリチップ２と第２コントローラチップ４とを接着する絶縁ペーストを厚くすることができる。これにより、フラッシュメモリチップ２および第１コントローラチップ３と第１ソルダーレジスト１ｂとの接着強度、ならびにフラッシュメモリチップ２と第２コントローラチップ４との接着強度が向上する。

また、第１ソルダーレジスト１ｂに形成された凹部１４にフラッシュメモリチップ２、第１コントローラチップ３および第２コントローラチップ４を搭載することから、フラッシュメモリチップ２および第１コントローラチップ３と第１ソルダーレジスト１ｂとを接着する絶縁ペーストのリード形成領域へのはみ出し、ならびにフラッシュメモリチップ２および第１コントローラチップ３を接着する際の半導体チップの回転を防ぐことができる。

また、組成が互いに異なる第１ソルダーレジスト１ｂであっても、同様な平坦化ができるので、第１ソルダーレジスト１ｂの材料の共通化を図ることが可能となり、コストを低減することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、本実施の形態によれば、ＭＭＣメモリカードへの適用を前提としてメモリカードの構造およびその製造方法等を説明したが、これに限定されるものではなく、例えばＣＦ（Compact Flash）メモリカード、ＳＤ（Secure Digital）またはメモリスティックにも本願発明を適用することができる。

本発明は、半導体装置または電子機器等の製造業において利用可能である。

本発明の一実施の形態であるメモリカードの要部平面図である。 図１のＡ−Ａ′線におけるメモリカードの要部断面図である。 本発明の一実施の形態であるメモリカードの製造工程を示すフレームの要部上面図である。 （ａ）および（ｂ）はそれぞれ図３に続くメモリカードの製造工程中のフレームの要部上面図および要部断面図である。 図４に続くメモリカードの製造工程中のメモリカードの要部断面図である。 図５に続くメモリカードの製造工程中の図５と同じ箇所の要部断面図である。 図６に続くメモリカードの製造工程中の図６と同じ箇所の要部断面図である。 図７に続くメモリカードの製造工程中の斜視図である。 図８に続くメモリカードの製造工程中の図８と同じ箇所の斜視図である。 図９に続くメモリカードの製造工程中の図８と同じ箇所の斜視図である。 図１０に続くメモリカードの製造工程中の図８と同じ箇所の斜視図である。

符号の説明

１ カード基板
１ａ コア材
１ｂ 第１ソルダーレジスト
１ｃ 第２ソルダーレジスト
１Ｆ フレーム
２ フラッシュメモリチップ
３ 第１コントローラチップ
４ 第２コントローラチップ
５ 接続端子
６ 接続端子
７ 外部端子
８ａ 第１ボンディングワイヤ
８ｂ 第２ボンディングワイヤ
８ｃ 第３ボンディングワイヤ
９ 外部端子
１１ 外部端子
１３ 樹脂
１４ 凹部
１５ 金型
１６ キャップ
ＭＣ メモリカード

Claims (5)

1. コア材と、前記コア材の上面に形成された第１ソルダーレジストと、前記コア材の下面に形成された第２ソルダーレジストとから構成されたカード基板を有し、前記第１ソルダーレジスト上に半導体チップを搭載する半導体装置の製造方法であって、以下の工程を含むことを特徴とする半導体装置の製造方法：
   （ａ）前記第１ソルダーレジストのチップ搭載領域に凹部を形成する工程、
   （ｂ）前記凹部の底面に前記半導体チップを接着する工程。
2. 請求項１記載の半導体装置の製造方法において、金型を用いて前記第１ソルダーレジストをプレスすることにより前記凹部を形成することを特徴とする半導体装置の製造方法。
3. 請求項１記載の半導体装置の製造方法において、前記凹部の底面における凹凸の最も高い位置と最も低い位置との差は１０μｍよりも小さいことを特徴とする半導体装置の製造方法。
4. コア材と、前記コア材の上面に形成された第１ソルダーレジストと、前記コア材の下面に形成された第２ソルダーレジストとから構成されたカード基板を有し、前記第１ソルダーレジスト上に半導体チップを搭載する半導体装置の製造方法であって、以下の工程を含むことを特徴とする半導体装置の製造方法：
   （ａ）前記第１ソルダーレジストのチップ搭載領域に凹部を形成する工程、
   （ｂ）前記凹部の底面に前記半導体チップを接着する工程、
   （ｃ）前記半導体チップの上面の外部端子と前記コア材の表面に形成されて前記第１ソルダーレジストから露出した接続端子とをボンディングワイヤを用いて接続する工程、
   （ｄ）前記半導体チップおよび前記ボンディングワイヤを樹脂により封止する工程。
5. コア材と、前記コア材の上面に形成された第１ソルダーレジストと、前記コア材の下面に形成された第２ソルダーレジストとから構成されたカード基板を有し、前記第１ソルダーレジスト上に半導体チップを搭載する半導体装置の製造方法であって、以下の工程を含むことを特徴とする半導体装置の製造方法：
   （ａ）前記第１ソルダーレジストのチップ搭載領域に凹部を形成する工程、
   （ｂ）前記凹部の底面に第１半導体チップを接着する工程、
   （ｃ）前記第１半導体チップの上面に第２半導体チップを接着する工程、
   （ｄ）前記第１半導体チップの上面の外部端子と前記コア材の表面に形成されて前記第１ソルダーレジストから露出した接続端子とを第１ボンディングワイヤを用いて接続し、前記第２半導体チップの上面の外部端子と前記コア材の表面に形成されて前記第１ソルダーレジストから露出した接続端子とを第２ボンディングワイヤを用いて接続する工程、
   （ｅ）前記第１および第２半導体チップならびに前記第１および第２ボンディングワイヤを樹脂により封止する工程。

Images