TW201535668A - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201535668A
TW201535668A TW103122855A TW103122855A TW201535668A TW 201535668 A TW201535668 A TW 201535668A TW 103122855 A TW103122855 A TW 103122855A TW 103122855 A TW103122855 A TW 103122855A TW 201535668 A TW201535668 A TW 201535668A
Authority
TW
Taiwan
Prior art keywords
spacer
semiconductor wafer
wiring substrate
semiconductor device
layer
Prior art date
Application number
TW103122855A
Other languages
English (en)
Inventor
Takeshi Watanabe
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201535668A publication Critical patent/TW201535668A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

本發明提高半導體裝置之動作速度，並且縮小安裝面積。 實施形態之半導體裝置具備：配線基板；第1半導體晶片，其設置於配線基板上，且具有第1厚度；第1間隔件及第2間隔件，其等以隔著第1半導體晶片而相互分離之方式設置於配線基板上，且具有較第1厚度厚之第2厚度；第2半導體晶片，其以重疊於第1半導體晶片之方式設置於第1間隔件及第2間隔件上；密封樹脂層，其密封由配線基板、第1間隔件、第2間隔件及第2半導體晶片所包圍之空間、及第2半導體晶片之周圍。第1間隔件及第2間隔件含有絕緣樹脂材料。

Description

半導體裝置及半導體裝置之製造方法 [相關申請案]
本申請案享有以日本專利申請案2014-50427號(申請日：2014年3月13日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
實施形態之發明係關於一種半導體裝置及半導體裝置之製造方法。
近年，隨著通訊技術及資訊處理技術之發展而要求半導體裝置之小型化及高速化。為應對此而存在如下技術，即於半導體裝置中，藉由積層有複數個半導體晶片之三維安裝而縮短零件間之配線長度來應對動作頻率之增大，且提高安裝面積效率。
例如：於NAND(與非)型記憶體等半導體裝置中，自小型化及高速化之觀點考慮而有於同一配線基板上積層有控制器晶片與記憶體晶片之三維安裝構造。作為三維構造，例如研究有以晶粒黏著膜(Die Attach Film：DAF)等接著層覆蓋控制器晶片且於接著層上積層記憶體晶片之構造(Film On Die：FOD，膜覆晶片)、或使用矽隔片積層記憶體晶片之構造等。
即便於採用上述三維安裝構造之情形時，亦較佳為儘可能地減少製造成本之增加。為使用上述晶粒黏著膜而實現三維安裝構造，必須加厚晶粒黏著膜以免控制器晶片與記憶體晶片直接接觸。然而，若 晶粒黏著膜變厚，則切割速度無法提昇，且可適用之材料亦有限，因此製造成本增加。又，於使用矽隔片之情形時，因必須針對每個晶片來設置矽隔片等原因而導致製造成本增加。
本發明係提供一種動作速度較快且安裝面積較小之半導體裝置及其製造方法。
實施形態之半導體裝置具備：配線基板；第1半導體晶片，其設置於配線基板上，且具有第1厚度；第1間隔件及第2間隔件，其等以隔著第1半導體晶片而相互分離之方式設置於配線基板上，且具有較第1厚度厚之第2厚度；第2半導體晶片，其以重疊於第1半導體晶片之方式設置於第1間隔件及第2間隔件上；及密封樹脂層，其密封由配線基板、第1間隔件、第2間隔件及第2半導體晶片所包圍之空間、及第2半導體晶片之周圍。第1間隔件及第2間隔件含有絕緣樹脂材料。
1‧‧‧半導體裝置
2‧‧‧配線基板
3‧‧‧絕緣樹脂層
3a‧‧‧間隔件
3b‧‧‧間隔件
4‧‧‧半導體晶片
5‧‧‧接著層
6‧‧‧半導體晶片
7‧‧‧接合線
8‧‧‧接合線
9‧‧‧表面安裝元件
10‧‧‧密封樹脂層
14‧‧‧半導體晶片
21‧‧‧絕緣層
22‧‧‧配線層
23‧‧‧配線層
24‧‧‧通孔
25‧‧‧外部連接端子
28‧‧‧阻焊劑
29‧‧‧阻焊劑
X-Y‧‧‧線段
圖1A及B係表示半導體裝置之構造例之圖。
圖2A~C係用以說明半導體裝置之製造方法例之剖面圖。
圖3A及B係用以說明半導體裝置之製造方法例之剖面圖。
圖4係表示半導體裝置之另一構造例之剖面圖。
圖5係表示半導體裝置之另一構造例之剖面圖。
以下，參照圖式對實施形態之半導體裝置進行說明。再者，圖式為模式性者，例如存在厚度與平面面積之關係、各層厚度之比率等與實際情況不同之情形。又，於實施形態中，對實質上相同之構成要素附上相同符號並省略說明。
圖1為表示本實施形態之半導體裝置之構造例之圖，圖1(A)為俯視圖，圖1(B)為沿圖1(A)之線段X-Y之剖面圖。圖1(A)及圖1(B)所示 之半導體裝置1具備：配線基板2；間隔件3a，其設置於配線基板2上；間隔件3b，其以與間隔件3a分離之方式設置於配線基板2上；半導體晶片4，其設置於配線基板2上之夾於間隔件3a與間隔件3b之間之區域；半導體晶片6，其以重疊於半導體晶片4之方式隔著間隔件3a及間隔件3b而設置於配線基板2上；表面安裝元件9，其設置於配線基板2上；密封樹脂層10，其密封半導體晶片4及半導體晶片6等。再者，圖1(A)中方便起見而未圖示密封樹脂層10。
配線基板2如圖1(B)所示具備：絕緣層21，其設置於第1面與第2面之間；配線層22，其設置於第1面；配線層23，其設置於第2面；通孔24，其貫通絕緣層21而設置；外部連接端子25，其電性連接於配線層23；阻焊劑28，其設置於配線層22上；及阻焊劑29，其設置於配線層23上。再者，配線基板2之第1面相當於圖1(B)中之配線基板2之表面，第2面相當於圖1(B)中之配線基板2之下表面，配線基板2之第1面及第2面相互對向。再者，圖1(A)中方便起見而未圖示配線層22、配線層23、通孔24、外部連接端子25、阻焊劑28及阻焊劑29。
間隔件3a設置於配線基板2上之第1面上，間隔件3b以與間隔件3a分離之方式設置於配線基板2之第1面上(參照圖1(A))。即，間隔件3a及間隔件3b係以隔著半導體晶片4而相互分離之方式設置於配線基板2上。藉由使間隔件3a及間隔件3b分離，而可於間隔件3a與間隔件3b之間設置密封樹脂之流入口及流出口。因此，例如即便於設置半導體晶片6之後，仍可經由流入口及流出口將密封樹脂填充至設置有半導體晶片4之空間，可藉由密封樹脂層10密封半導體晶片4。此時，間隔件3a與間隔件3b之間隔亦可寬於半導體裝置之寬度。又，密封樹脂之黏度係根據例如間隔件3a與間隔件3b之間隔、或間隔件3a及間隔件3b之厚度等而設定。
於半導體晶片4設為具有第1厚度時，間隔件3a及間隔件3b較佳為 具有較第1厚度厚之第2厚度。藉此，可易於將密封樹脂填充至半導體晶片4與半導體晶片6之間隙中。又，間隔件3a及間隔件3b之厚度較佳為相同。間隔件3a及間隔件3b之厚度可設為例如100μm~150μm。
間隔件3a及間隔件3b之形狀並無特別限定，只要為能將密封樹脂填充至半導體晶片6下即可。又，亦可使俯視下之間隔件3a及間隔件3b之一者之面積大於另一者之面積。又，亦能以於俯視下至少一部分自半導體晶片6伸出之方式設置間隔件3a及間隔件3b。
再者，間隔件之數量並不限定於兩個，亦可設置大於等於三個之間隔件。此時，流入口或流出口之至少一者形成有複數個。藉此，可易於將密封樹脂填充至半導體晶片4上。
間隔件3a及間隔件3b較佳為含有絕緣樹脂材料，較佳為含有可適用於阻焊劑28及阻焊劑29之材料(例如聚醯亞胺系樹脂等)。一般而言，可適用於阻焊劑28及阻焊劑29之材料，即便於厚膜化之情形時亦易於加工且價格便宜。又，即便於製造複數個半導體裝置之情形時，亦可於同一步驟一次形成各半導體裝置之間隔件3a及間隔件3b。因此，可大幅度降低間隔件3a及間隔件3b之製造成本。又，藉由於間隔件3a及間隔件3b之至少一部分使用與阻焊劑28及阻焊劑29相同之材料，亦可提高間隔件3a及間隔件3b與阻焊劑28之親和性。再者，作為間隔件3a及間隔件3b之材料，藉由含有SiO2等高剛性材料而可減小配線基板2之翹曲。
半導體晶片4設置於配線基板2之第1面上。半導體晶片4係藉由接合線7而與配線基板2電性連接，並經由配線基板2而電性連接於半導體晶片6。例如，於設置於半導體晶片4之電極墊及設置於配線基板2之連接墊接合有接合線7。再者，半導體晶片4與配線基板2之連接方法並不限定於打線接合，亦可為覆晶接合或捲帶式自動接合等無線接 合。作為半導體晶片4，可使用例如控制器晶片、介面晶片等。進而，亦可將其他邏輯電路等設置於半導體晶片4。再者，半導體晶片4之尺寸較佳為小於半導體晶片6之尺寸。
半導體晶片6係以重疊於半導體晶片4之方式設置於間隔件3a及間隔件3b上。即，半導體晶片6係以間隔件3a及間隔件3b為橋腿部而被支持。半導體晶片6係藉由接合線8而與配線基板2電性連接。例如於設置於半導體晶片6之電極墊、及設置於配線基板2之連接墊接合有接合線8。因此，半導體晶片6經由配線基板2而電性連接於半導體晶片4。
半導體晶片6係藉由接著層5而接著於間隔件3a及間隔件3b。進而，複數個半導體晶片6係以隔著接著層5而一部分重疊之方式積層。此時，複數個半導體晶片6藉由接合線8而相互電性連接。作為接著層5，可使用例如晶粒黏著膜。圖1(A)及圖1(B)中圖示積層有四個半導體晶片6之例，但半導體晶片6之積層數並不限定於此。
作為半導體晶片6，可使用例如具有NAND型快閃記憶體等記憶元件之記憶體晶片等。此時，半導體晶片6除記憶胞以外還可具備解碼器等。於使用記憶體晶片作為半導體晶片6之情形時，亦可於半導體晶片4使用控制器而控制相對於記憶體晶片之資料之寫入及讀出。
表面安裝元件9設置於配線基板2之第1面上。作為表面安裝元件9，可使用例如溫度感測器等電子元件。藉由使表面安裝元件9與半導體晶片6重疊，而可抑制半導體裝置之安裝面積之增大。再者，亦可不必設置表面安裝元件9。
密封樹脂層10係以密封由配線基板2、間隔件3a、間隔件3b及半導體晶片6所包圍之空間、及半導體晶片6之周圍之方式設置。即，密封樹脂層10係以覆蓋半導體晶片4之方式設置，進而以覆蓋半導體晶片6、表面安裝元件9之方式設置。密封樹脂層10含有無機填充材料 (例如SiO2)，且係使用例如將該無機填充材料與有機樹脂等混合而成之密封樹脂並藉由轉移成型法、壓縮成型法、射出成型法等成型法而形成。
如於圖1(A)及圖1(B)中作為一例所示般，本實施形態之半導體裝置中，使用與設置於配線基板之阻焊劑相同之材料而形成間隔件，且藉由間隔件而於第1半導體晶片(半導體晶片4)上積層第2半導體晶片(半導體晶片6)，藉此可縮短零件間之配線之長度，因此可提高動作速度並且可縮小安裝面積，進而可降低製造成本。
其次，作為本實施形態之半導體裝置之製造方法之一例，對圖1(A)及圖1(B)所示之半導體裝置之製造方法例進行說明。
圖2及圖3係用以說明半導體裝置之製造方法例之剖面圖。於半導體裝置之製造方法例中，首先如圖2(A)所示，準備配線基板2。此處作為一例而製作複數個配線基板以矩陣狀連接設置之構造之集合基板。再者，亦可使用市售之配線基板。
於配線基板2中，作為絕緣層21，可使用例如矽基板、玻璃基板、陶瓷基板、環氧玻璃等樹脂基板等。
於配線層22及配線層23形成例如信號線、電源線、接地線等。再者，配線層22及配線層23之各者並不限定於單層構造，亦可為隔著絕緣層而積層有經由絕緣層之開口部而電性連接之複數個導電層之積層構造。於配線層22及配線層23使用例如銅箔、銅、銀或含有該等之導電鍍敷或導電膏，亦可視需要而對表面施加鍍鎳或鍍金等。
通孔24係以貫通絕緣層21之方式形成有複數個。通孔24具有例如設置於貫通絕緣層21之開口之內表面之導體層、及填充至導體層內側之填孔材料。於導體層使用例如銅、銀或含有該等之導電鍍敷或導電膏，亦可視需要而對表面施加鍍鎳或鍍金等。填孔材料係使用例如絕緣材料或導電材料而形成。再者，並不限定於此，例如亦可藉由利 用鍍敷等將金屬材料(銅等)填充至貫通孔內而形成通孔24。
於阻焊劑28以使配線層22之至少一部分(連接墊等)露出之方式形成開口部。於阻焊劑29以使配線層23之至少一部分(連接墊等)露出之方式形成開口部。作為阻焊劑28及阻焊劑29，可使用例如上述絕緣性樹脂材料，例如可使用紫外線硬化型樹脂或熱硬化型樹脂等。
進而，如圖2(A)所示，於配線基板2上形成絕緣樹脂層3。作為絕緣樹脂層3，可使用例如使用可適用於阻焊劑28及阻焊劑29之材料的層。
其次，如圖2(B)所示，藉由去除絕緣樹脂層3之一部分而形成間隔件3a及間隔件3b。例如於絕緣樹脂層3為紫外線硬化型樹脂之情形時，於絕緣樹脂層3之一部分上形成抗蝕劑，將該抗蝕劑作為掩膜而照射紫外線，藉此使絕緣樹脂層3之未形成掩膜之部分硬化。其後藉由去除掩膜下之未硬化之部分而可形成間隔件3a及間隔件3b。又，抗蝕劑形成後，亦可將該抗蝕劑作為掩膜而藉由噴砂處理去除絕緣樹脂層3之一部分。再者，並不限定於此，例如亦可藉由對絕緣樹脂層3之一部分照射雷射光而去除絕緣樹脂層3之一部分。由於使用雷射光故而不需要抗蝕劑，因此可進一步降低製造成本。
其次，如圖2(C)所示，於夾於間隔件3a與間隔件3b之間之區域配置半導體晶片4。例如可使用芯片貼裝機等而隔著未圖示之DAF配置半導體晶片4。進而，於配線基板2上配置表面安裝元件9。進而，將接合線7接合於半導體晶片4上所設置之電極墊與配線層22上所設置之連接墊。
其次，如圖3(A)所示，以重疊於半導體晶片4之方式，藉由使用接著層5而將間隔件3a及間隔件3b與半導體晶片6貼合，從而於間隔件3a及間隔件3b上配置半導體晶片6。進而，使用接著層5積層複數個半導體晶片6，且將接合線8接合於半導體晶片6上所設置之電極墊與配 線層22上所設置之連接墊。
其次，如圖3(B)所示，藉由將密封樹脂填充至由配線基板2、間隔件3a、間隔件3b及半導體晶片6所包圍之空間、及半導體晶片6之周圍而形成密封樹脂層10。此時，密封樹脂之黏度係根據間隔件3a及間隔件3b之間隔或厚度等而適當調整。進而，藉由於配線基板2之第2面形成焊錫球而形成外部連接端子25。作為外部連接端子25，例如可設置信號端子、電源端子、接地端子等。外部連接端子25係經由配線層23及通孔24而電性連接於配線層22。外部連接端子25具有焊錫球。焊錫球係設置於配線層23之連接墊上。再者，亦可設置焊盤代替焊錫球。
其後，於使用集合基板之情形時，針對每個半導體裝置而進行基板之切割，從而分離為各個半導體裝置。對於切割，例如可使用鑽石刀片等刀片。
進而，亦可進行刻印例如製造編號等之標記，亦可於標記之後進行熱處理。又，亦可於密封樹脂層10上設置保護絕緣層或導電性屏蔽層等。以上為本實施形態中半導體裝置之製造方法例之說明。
再者，本實施形態之半導體裝置之構造並不限定於圖1所示之構造。對本實施形態之半導體裝置之另一構造例進行說明。再者，對於與圖1所示之半導體裝置相同之部分，可適當引用圖1所示之半導體裝置之說明。
圖4係表示本實施形態之半導體裝置之另一構造例之剖面圖。圖4所示之半導體裝置1係圖1(B)所示之將半導體晶片4與配線基板2電性連接之接合線7之一部分埋入於接著層5之構造。此時，間隔件3a及間隔件3b具有較半導體晶片4之第1厚度厚且較自半導體晶片4之形成面至接合線7之頂部為止之高度薄之第3厚度。藉由將接合線7埋入於接著層5，例如於填充密封樹脂而形成密封樹脂層10時，可抑制接合線7 之變形、短路或斷線。
圖5係表示本實施形態之半導體裝置之另一構造例之剖面圖。圖5所示之半導體裝置1具備半導體晶片14來代替圖1(B)所示之半導體晶片4。半導體晶片14為覆晶型半導體晶片，具備具有焊錫球之外部連接端子。半導體晶片14係藉由外部連接端子而與配線基板2電性連接。藉由利用覆晶接合將半導體晶片14與配線基板2電性連接而無需接合線7，因此可使半導體晶片14與配線基板2之連接不良難以產生。又，可藉由覆晶接合而增加半導體晶片之外部連接端子數量。再者，半導體晶片之構造並不限定於此，亦可使用其他構造之半導體晶片。
再者，本實施形態係作為例示而提出者，並未意欲限定發明之範圍。該等新穎之實施形態係能以其他各種形態來實施者，可於不脫離發明之主旨之範圍內進行各種省略、置換或變更。該等實施形態或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
1‧‧‧半導體裝置
2‧‧‧配線基板
3a‧‧‧間隔件
3b‧‧‧間隔件
4‧‧‧半導體晶片
5‧‧‧接著層
6‧‧‧半導體晶片
7‧‧‧接合線
8‧‧‧接合線
9‧‧‧表面安裝元件
10‧‧‧密封樹脂層
21‧‧‧絕緣層
22‧‧‧配線層
23‧‧‧配線層
24‧‧‧通孔
25‧‧‧外部連接端子
28‧‧‧阻焊劑
29‧‧‧阻焊劑
X-Y‧‧‧線段

Claims (5)

  1. 一種半導體裝置，其包含：配線基板；第1半導體晶片，其設置於上述配線基板上，具有第1厚度；第1間隔件及第2間隔件，其等以隔著上述第1半導體晶片而相互分離之方式設置於上述配線基板上，且具有較上述第1厚度厚之第2厚度；第2半導體晶片，其以重疊於上述第1半導體晶片之方式設置於上述第1間隔件及上述第2間隔件上；及密封樹脂層，其密封由上述配線基板、上述第1間隔件、上述第2間隔件及上述第2半導體晶片所包圍之空間、及上述第2半導體晶片之周圍；且上述第1間隔件及上述第2間隔件含有絕緣樹脂材料。
  2. 如請求項1之半導體裝置，其中上述配線基板具有設置於表面之阻焊劑；且上述第1間隔件及上述第2間隔件含有與上述阻焊劑相同之材料。
  3. 如請求項1或2之半導體裝置，其進而包含：接著層，其將上述第2半導體晶片與上述第1間隔件及上述第2間隔件接著；及接合線，其係至少一部分埋入於上述接著層，且將上述第1半導體晶片與上述配線基板電性連接。
  4. 如請求項1或2之半導體裝置，其中上述第2半導體晶片係藉由覆晶接合而電性連接於上述配線基板。
  5. 一種半導體裝置之製造方法，其係： 於配線基板上形成絕緣樹脂層；藉由去除上述絕緣樹脂層之一部分而形成第1間隔件及第2間隔件；於上述配線基板上之夾於上述第1間隔件與上述第2間隔件之間之區域配置第1半導體晶片；以重疊於上述第1半導體晶片之方式，於上述第1間隔件及上述第2間隔件上配置第2半導體晶片；及藉由將密封樹脂填充於由上述配線基板、上述第1間隔件、上述第2間隔件及第1半導體晶片所包圍之空間、及第1半導體晶片之周圍而形成密封樹脂層。
TW103122855A 2014-03-13 2014-07-02 半導體裝置及半導體裝置之製造方法 TW201535668A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014050427A JP2015176906A (ja) 2014-03-13 2014-03-13 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201535668A true TW201535668A (zh) 2015-09-16

Family

ID=54085577

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103122855A TW201535668A (zh) 2014-03-13 2014-07-02 半導體裝置及半導體裝置之製造方法

Country Status (3)

Country Link
JP (1) JP2015176906A (zh)
CN (1) CN104916645B (zh)
TW (1) TW201535668A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677960B (zh) * 2016-03-14 2019-11-21 日商東芝記憶體股份有限公司 半導體裝置及其製造方法
TWI748479B (zh) * 2019-07-16 2021-12-01 日商鎧俠股份有限公司 半導體裝置及其製造方法
US11211361B2 (en) 2019-08-27 2021-12-28 Kioxia Corporation Semiconductor device and method for manufacturing the same
TWI777603B (zh) * 2021-01-25 2022-09-11 日商鎧俠股份有限公司 半導體裝置
TWI818428B (zh) * 2022-01-27 2023-10-11 友達光電股份有限公司 通訊裝置及其通訊元件與此通訊元件的製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6566625B2 (ja) 2014-11-06 2019-08-28 キヤノン株式会社 電子部品、電子モジュール及びこれらの製造方法、電子機器
JP6586036B2 (ja) * 2016-03-15 2019-10-02 東芝メモリ株式会社 半導体装置の製造方法
CN109196629B (zh) 2016-03-24 2021-12-07 株式会社新川 接合装置
JP2017204511A (ja) * 2016-05-10 2017-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US20180090466A1 (en) * 2016-09-29 2018-03-29 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR101751972B1 (ko) * 2016-12-26 2017-08-01 (주)이녹스첨단소재 컨트롤러 다이 매립형 fod 접착필름 및 이를 포함하는 반도체 패키지
JP7034706B2 (ja) * 2017-12-27 2022-03-14 キオクシア株式会社 半導体装置
JP2019153619A (ja) 2018-02-28 2019-09-12 東芝メモリ株式会社 半導体装置
JP2020021908A (ja) * 2018-08-03 2020-02-06 キオクシア株式会社 半導体装置およびその製造方法
JP2020025022A (ja) * 2018-08-07 2020-02-13 キオクシア株式会社 半導体装置およびその製造方法
JP2020053655A (ja) 2018-09-28 2020-04-02 キオクシア株式会社 半導体装置及び半導体装置の製造方法
JP2020155559A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 半導体装置
CN113632225A (zh) * 2019-04-25 2021-11-09 昭和电工材料株式会社 具有支石墓结构的半导体装置及其制造方法、支撑片的制造方法、以及支撑片形成用层叠膜
WO2020217401A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020217404A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法
SG11202110100WA (en) * 2019-04-25 2021-11-29 Showa Denko Materials Co Ltd Method for manufacturing semiconductor device having dolmen structure, method for manufacturing support piece, and laminate film for support piece formation
WO2020217411A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020217394A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020217397A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム
JP7247733B2 (ja) * 2019-04-25 2023-03-29 株式会社レゾナック ドルメン構造を有する半導体装置の製造方法
JP2021044362A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置
JP7293056B2 (ja) * 2019-09-12 2023-06-19 キオクシア株式会社 半導体装置およびその製造方法
JP2021048195A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置及び半導体装置の製造方法
JP2021129083A (ja) * 2020-02-17 2021-09-02 キオクシア株式会社 半導体装置およびその製造方法
JP7413102B2 (ja) * 2020-03-17 2024-01-15 キオクシア株式会社 半導体装置
JPWO2022034854A1 (zh) * 2020-08-11 2022-02-17

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017785A (zh) * 2006-02-10 2007-08-15 矽品精密工业股份有限公司 半导体堆栈结构及其制法
JP5840479B2 (ja) * 2011-12-20 2016-01-06 株式会社東芝 半導体装置およびその製造方法
JP2013197341A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 積層型半導体装置とその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677960B (zh) * 2016-03-14 2019-11-21 日商東芝記憶體股份有限公司 半導體裝置及其製造方法
TWI748479B (zh) * 2019-07-16 2021-12-01 日商鎧俠股份有限公司 半導體裝置及其製造方法
US11211361B2 (en) 2019-08-27 2021-12-28 Kioxia Corporation Semiconductor device and method for manufacturing the same
TWI798519B (zh) * 2019-08-27 2023-04-11 日商鎧俠股份有限公司 半導體裝置及其製造方法
TWI777603B (zh) * 2021-01-25 2022-09-11 日商鎧俠股份有限公司 半導體裝置
US11935872B2 (en) 2021-01-25 2024-03-19 Kioxia Corporation Semiconductor device and method of manufacturing semiconductor device
TWI818428B (zh) * 2022-01-27 2023-10-11 友達光電股份有限公司 通訊裝置及其通訊元件與此通訊元件的製造方法

Also Published As

Publication number Publication date
CN104916645A (zh) 2015-09-16
CN104916645B (zh) 2018-09-14
JP2015176906A (ja) 2015-10-05

Similar Documents

Publication Publication Date Title
TW201535668A (zh) 半導體裝置及半導體裝置之製造方法
JP5032623B2 (ja) 半導体記憶装置
JP5215605B2 (ja) 半導体装置の製造方法
JP5337110B2 (ja) 半導体記憶装置
US20140070428A1 (en) Semiconductor device and method for manufacturing the same
US10818637B2 (en) Thin bonded interposer package
KR20020060558A (ko) 반도체장치
JP2009044110A (ja) 半導体装置及びその製造方法
US20160079222A1 (en) Semiconductor device having terminals formed on a chip package including a plurality of semiconductor chips and manufacturing method thereof
TW201535541A (zh) 半導體裝置之製造方法及半導體裝置
CN104769713A (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
TWI587415B (zh) 半導體裝置之製造方法
TWI736859B (zh) 電子封裝件及其製法
TW201434096A (zh) 半導體裝置及其製造方法
CN110828389A (zh) 半导体装置及其制造方法
CN112352305B (zh) 芯片封装结构及芯片封装方法
JP4889359B2 (ja) 電子装置
CN110828444B (zh) 半导体装置及其制造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
TWI598964B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
CN112490223A (zh) 半导体装置
JP2011061055A (ja) 半導体装置の製造方法
JP2016213372A (ja) 半導体装置及び半導体装置の製造方法
US8749031B2 (en) Semiconductor device, method for manufacturing same, and semiconductor apparatus
KR100600366B1 (ko) 반도체 패키지 및 그 제조 방법