CN218996696U - 提高芯片引脚密度的封装结构 - Google Patents

Abstract

本实用新型公开了一种提高芯片引脚密度的封装结构，包括框架、第一芯片、第一引线、第二引线和塑封层，框架包括若干基岛和若干第一引脚，若干基岛间隔设置在中间，若干第一引脚设在若干基岛的外侧，并与基岛间隔设置，基岛的第一表面上设有第二引脚，第一芯片贴装在相邻至少两个基岛的第二表面上，并通过第一引线和第二引线分别与第一引脚和基岛连接，塑封层至少包覆住第一芯片、第一引线、第二引线和基岛，可将第二芯片倒装于第二引脚上，增加z轴的集成度。通过将框架设计成间隔设置的基岛，并在基岛上设有第二引脚，因此可增加封装结构中间的引脚数量，在不改变封装结构的尺寸的基础上，显著提高引脚密度。

Description

提高芯片引脚密度的封装结构

技术领域

本实用新型涉及芯片封装领域，特别是一种提高芯片引脚密度的封装结构。

背景技术

随着封装结构的集成程度越来越高，且对于封装轻薄化需求，需要封装的单颗封装结构的I/O数目越来越多，特别是I/O密度(EA*mm²，单位面积的I/O数量)。由于现阶段的QFN结构和工艺，参考图1和图2，现有的QFN结构的引脚位于封装背部的四边，框架的中间区域并无I/O引脚。如果需要进一步增加引脚数目(I/O)，就需要加大QFN框架尺寸来增加引脚数目，背部的I/O引脚密度就更低了。

随着电子设备轻薄化的需求，需要元器件的封装集成度就越来越高，除了在基板的x和y轴方向增加集成度外，z轴方向的集成度也越来越受到重视。现行的QFN封装体在z轴的集成度增加，主要集中在QFN框架正面进行芯片堆叠设计，来增加z轴的集成度。但目前QFN背面的空间暂未被利用，可以在背面贴装元器件从而进一步增加z轴的集成度。

实用新型内容

本实用新型的目的在于克服现有技术存在的不足，提供一种提高芯片引脚密度的封装结构。

为了实现以上目的，本实用新型的技术方案为：

一种提高芯片引脚密度的封装结构，包括框架、第一芯片、第一引线、第二引线和塑封层，所述框架包括若干基岛和若干第一引脚，若干基岛在中间呈矩阵排列并形成两排，若干第一引脚间隔围设在所述若干基岛的外侧，并与所述基岛间隔设置，所述基岛的第一表面上设有第二引脚，所述第二引脚设置在两排所述基岛上相对的一侧，所述第一芯片贴装在相邻至少两个所述基岛的第二表面上，并通过所述第一引线和第二引线分别与所述第一引脚和基岛连接，所述塑封层至少包覆住所述第一芯片、第一引线、第二引线和基岛。

作为优选，所述第二引脚的侧边与其基岛上靠近相邻的另一个基岛的侧边平齐。

作为优选，所述塑封层还包覆住所述第一引脚和第二引脚，并裸露出所述第一引脚和第二引脚的表面。

作为优选，在裸露的所述第一引脚和第二引脚上分别设有第一焊盘和第二焊盘。

作为优选，还包括第二芯片，所述第二芯片贴装在至少相邻的两个所述第二引脚上，所述第一引脚上设有焊球。

作为优选，所述第二芯片采用倒装的方式焊接于所述第二引脚上。

作为优选，所述塑封层还包覆住所述第一引脚、第二引脚、第二芯片和焊球，并裸露出所述焊球的部分表面。

作为优选，所述第二芯片的背面从所述塑封层中裸露出来。

作为优选，通过对设有所述第一引脚和基岛的框架的背面进行研磨，使所述第一引脚和所述基岛裸露出并间隔设置，对所述基岛的裸露的表面进行部分蚀刻，以在所述基岛上形成有所述第二引脚。

作为优选，所述塑封层填充在相邻两个所述基岛之间以及所述基岛与所述第一引脚之间。

相比于现有技术，本实用新型的有益效果为：

(1)本实用新型的提高芯片引脚密度的封装结构通过将框架设计成间隔设置的两排基岛，并在基岛上设有第二引脚，因此可增加封装结构中间的引脚数量，在不改变封装结构的尺寸的基础上，显著提高引脚密度。

(2)本实用新型的提高芯片引脚密度的封装结构不仅能够在框架的第一表面上贴装第一芯片，还可以在框架的第二表面上贴装第二芯片，通过第二芯片倒装在第二引脚上，增加封装结构的z轴方向的集成度。

(3)本实用新型的提高芯片引脚密度的封装结构的制作工艺简单，可行性较高。

附图说明

包括附图以提供对实施例的进一步理解并且附图被并入本说明书中并且构成本说明书的一部分。附图图示了实施例并且与描述一起用于解释本实用新型的原理。将容易认识到其它实施例和实施例的很多预期优点，因为通过引用以下详细描述，它们变得被更好地理解。附图的元件不一定是相互按照比例的。同样的附图标记指代对应的类似部件。

图1为现有技术的封装结构的引脚的示意图；

图2为现有技术的封装结构的示意图；

图3为本申请的实施例一的提高芯片引脚密度的封装结构的示意图；

图4为本申请的实施例一的提高芯片引脚密度的封装结构的引脚的示意图；

图5-9为本申请的实施例一的提高芯片引脚密度的封装结构的制作工艺的流程示意图；

图10为本申请的实施例二的提高芯片引脚密度的封装结构的示意图；

图11-13为本申请的实施例二的提高芯片引脚密度的封装结构的第二芯片和焊球的制作工艺的流程示意图；

附图标记：1、框架；2、第一芯片；3、第一引线；4、第二引线；5、塑封层；6、第一焊盘；7、第二焊盘；8、第二芯片；9、焊球；10、第一凹槽；11、第二凹槽；12、基岛；13、第一引脚；14、第二引脚。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关实用新型，而非对该实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关实用新型相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

实施例一

参考图3和4，本申请的实施例中提出了一种提高芯片引脚密度的封装结构，包括框架1、第一芯片2、第一引线3、第二引线4和塑封层5，框架1包括若干基岛12和若干第一引脚13，若干基岛12在框架1的中间呈矩阵排列并形成两排，若干第一引脚13间隔围设在若干基岛12的外侧，并与基岛12间隔设置，基岛12的第一表面上设有第二引脚14，第一芯片2贴装在相邻至少两个基岛12的第二表面上，并通过第一引线3和第二引线4分别与第一引脚13和基岛12连接。具体的，第一芯片2的背面贴装在基岛12的第二表面上，第一芯片2的正面的接线端与第一引脚13之间采用第一引线3连接，第一芯片2的正面的接线端与基岛12之间采用第二引线4连接。作为优选，第一引线3与第二引线4互不相连，避免发生短路等情况。

在具体的实施例中，塑封层5至少包覆住第一芯片2、第一引线3、第二引线4、基岛12、第一引脚13和第二引脚14，并裸露出第一引脚13和第二引脚14的表面，在裸露的第一引脚13和第二引脚14上分别设有第一焊盘6和第二焊盘7，通过第一焊盘6和第二焊盘7与外部进行连接。通过框架1上分离设置在基岛12以及基岛12上的第二引脚14，增加框架1上的引脚数量，提高引脚密度。不仅在框架1的四周设有若干第一引脚13，在框架1的中间还设有若干第二引脚14，并且并不需要改变封装结构的框架1尺寸。

在具体的实施例中，第一引脚13的第一表面与基岛12的第一表面平齐，第一引脚13的第二表面与第二引脚14的第二表面平齐。具体的，第二引脚14设置于对应的基岛12上靠近相邻的另一个基岛12的一侧。也就是说，第二引脚14设置在两排基岛12上相对的一侧，第二引脚14的侧边与其基岛12上靠近相邻的另一个基岛12的侧边平齐。塑封层5填充在相邻两个基岛12之间以及基岛12与第一引脚13之间。第一芯片2的背面的中间下方设有由至少相邻两个基岛12和第二引脚14构成的腔体，腔体内填充有塑封层5。相邻两个基岛12之间设有间隔，该间隔形成腔体，在该腔体内填充有塑封层5，因此可提高封装结构的可靠性和稳定性。

本申请的实施例还提出了一种提高芯片引脚密度的封装结构的制作方法，包括以下步骤：

(1)参考图5，提供框架1，并在该框架1的第一表面上蚀刻出位于中间第一凹槽10以及位于外围的第二凹槽11，并形成若干基岛12和若干第一引脚13，该第一凹槽10的两侧形成若干基岛12，该第二凹槽11将基岛12与第一引脚13间隔开，在框架1上贴装第一芯片2，将第一芯片2的背面贴装在相邻两个基岛12的第一表面上，并将第一芯片2的接线端通过第一引线3和第二引线4分别与第一引脚13的第一表面和基岛12的第一表面连接。

(2)参考图6，于框架1上进行塑封，形成塑封层5，该塑封层5覆盖住第一芯片2、第一引脚13和第二引脚14，并填充在第二凹槽11以及相邻两个基岛12下方的第一凹槽10内。

(3)参考图7，于框架1的背面进行研磨，直至裸露出第一凹槽10和第二凹槽11内的塑封层5，以使第一引脚13和基岛12实现分离，使第一引脚13和基岛12的表面露出。

(4)参考图8，于基岛12的第二表面进行部分蚀刻，形成第二引脚14。

(5)参考图9和图3，于基岛12的第二表面进行塑封，并在第一引脚13和第二引脚14上通过电镀形成第一焊盘6和第二焊盘7。

实施例二

参考图10，本申请的实施例二与实施例一的区别在于：还包括第二芯片8，第二芯片8贴装在至少相邻的两个第二引脚14上，第一引脚13上设有焊球9。另外，塑封层5不仅包覆住第一引脚13、第二引脚14，还包覆住第二芯片8和焊球9，并裸露出焊球9的部分表面，还可以裸露出第二芯片8的背面。具体的，第二芯片8采用倒装的方式焊接于第二引脚14上，焊球9为锡球。因此在框架1的正反面分别贴装第一芯片2和第二芯片8，进一步增加封装结构在z轴方向上的集成度。

本申请的实施例二的还提出了一种提高芯片引脚密度的封装结构的制作方法，包括以下步骤：

(1)参考图5，提供框架1，并在该框架1的第一表面上蚀刻出位于中间第一凹槽10以及位于外围的第二凹槽11，并形成若干基岛12和若干第一引脚13，该第一凹槽10的两侧形成若干基岛12，该第二凹槽11将基岛12与第一引脚13间隔开，在框架1上贴装第一芯片2，将第一芯片2的背面贴装在相邻两个基岛12的第一表面上，并将第一芯片2的接线端通过第一引线3和第二引线4分别与第一引脚13的第一表面和基岛12的第一表面连接。

(2)参考图6，于框架1上进行塑封，形成塑封层5，该塑封层5覆盖住第一芯片2、第一引脚13和第二引脚14，并填充在第二凹槽11以及相邻两个基岛12下方的第一凹槽10内。

(3)参考图7，于框架1的背面进行研磨，直至裸露出第一凹槽10和第二凹槽11内的塑封层5。

(4)参考图8，于基岛12的第二表面进行部分蚀刻，形成第二引脚14。

(5)参考图11，在相邻至少两个第二引脚14上贴装第二芯片8，并且在第一引脚13上进行植球，形成焊球9，最后通过回流焊将第二芯片8和焊球9分别固定在第二引脚14和第一引脚13上。具体的，第二芯片8的正面的接线端焊接在第二引脚14上。

(6)参考图12，在框架1的第二表面上进行塑封，塑封层5覆盖住第二芯片8和焊球9。

(7)参考图13，于塑封层5的第二表面进行磨划，直至露出焊球9和第二芯片8的背面。

(8)参考图10，于焊球9周围进行激光钻孔，而后再次进行回流焊，最终形成完整的焊球9。

以上描述了本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

在本申请的描述中，需要理解的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。措词‘包括’并不排除在权利要求未列出的元件或步骤的存在。元件前面的措词“一”或“一个”并不排除多个这样的元件的存在。在相互不同从属权利要求中记载某些措施的简单事实不表明这些措施的组合不能被用于改进。在权利要求中的任何参考符号不应当被解释为限制范围。

Claims (10)

1.一种提高芯片引脚密度的封装结构，其特征在于，包括框架、第一芯片、第一引线、第二引线和塑封层，所述框架包括若干基岛和若干第一引脚，若干基岛在中间呈矩阵排列并形成两排，若干第一引脚间隔围设在所述若干基岛的外侧，所述基岛的第一表面上设有第二引脚，所述第二引脚设置在两排所述基岛上相对的一侧，所述第一芯片贴装在相邻至少两个所述基岛的第二表面上，并通过所述第一引线和第二引线分别与所述第一引脚和基岛连接，所述塑封层至少包覆住所述第一芯片、第一引线、第二引线和基岛。

2.根据权利要求1所述的提高芯片引脚密度的封装结构，其特征在于，所述第二引脚的侧边与其基岛上靠近相邻的另一个基岛的侧边平齐。

3.根据权利要求1所述的提高芯片引脚密度的封装结构，其特征在于，所述塑封层还包覆住所述第一引脚和第二引脚，并裸露出所述第一引脚和第二引脚的表面。

4.根据权利要求3所述的提高芯片引脚密度的封装结构，其特征在于，在裸露的所述第一引脚和第二引脚上分别设有第一焊盘和第二焊盘。

5.根据权利要求1所述的提高芯片引脚密度的封装结构，其特征在于，还包括第二芯片，所述第二芯片贴装在至少相邻的两个所述第二引脚上，所述第一引脚上设有焊球。

6.根据权利要求5所述的提高芯片引脚密度的封装结构，其特征在于，所述第二芯片采用倒装的方式焊接于所述第二引脚上。

7.根据权利要求5所述的提高芯片引脚密度的封装结构，其特征在于，所述塑封层还包覆住所述第一引脚、第二引脚、第二芯片和焊球，并裸露出所述焊球的部分表面。

8.根据权利要求7所述的提高芯片引脚密度的封装结构，其特征在于，所述第二芯片的背面从所述塑封层中裸露出来。

9.根据权利要求1所述的提高芯片引脚密度的封装结构，其特征在于，通过对设有所述第一引脚和基岛的框架的背面进行研磨，使所述第一引脚和所述基岛裸露出并间隔设置，对所述基岛的裸露的表面进行部分蚀刻，以在所述基岛上形成有所述第二引脚。

10.根据权利要求1所述的提高芯片引脚密度的封装结构，其特征在于，所述塑封层填充在相邻两个所述基岛之间以及所述基岛与所述第一引脚之间。

Images