KR20030095459A - 칩 스택 패키지 - Google Patents

칩 스택 패키지 Download PDF

Info

Publication number
KR20030095459A
KR20030095459A KR1020020032360A KR20020032360A KR20030095459A KR 20030095459 A KR20030095459 A KR 20030095459A KR 1020020032360 A KR1020020032360 A KR 1020020032360A KR 20020032360 A KR20020032360 A KR 20020032360A KR 20030095459 A KR20030095459 A KR 20030095459A
Authority
KR
South Korea
Prior art keywords
chip
substrate
stack package
circuit pattern
ball
Prior art date
Application number
KR1020020032360A
Other languages
English (en)
Other versions
KR100818080B1 (ko
Inventor
김승지
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020032360A priority Critical patent/KR100818080B1/ko
Publication of KR20030095459A publication Critical patent/KR20030095459A/ko
Application granted granted Critical
Publication of KR100818080B1 publication Critical patent/KR100818080B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 센터 패드형 칩들을 스택한 칩 스택 패키지를 개시한다. 개시된 본 발명의 칩 스택 패키지는, 센터 패드형의 바텀 칩; 상기 바텀 칩을 감싸며, 접착층과 상기 접착층 상에 형성된 회로 패턴과 상기 회로 패턴을 포함한 접착층 상에 회로 패턴의 볼 랜드를 노출시키도록 형성된 솔더 마스크층의 적층 구조로 이루어지고, 상기 바텀 칩의 각 본딩패드에 대응하는 부분에 비아홀을 구비한 기판; 상기 기판의 각 비아홀 내에 상기 기판의 회로 패턴 및 바텀 칩의 본딩패드와 전기적으로 연결되도록 형성된 도전성 볼; 상기 기판 상에 부착되며, 상기 도전성 볼을 통해 기판의 회로 패턴 및 바텀 칩의 본딩패드와 전기적으로 연결된 센터 패드형의 탑 칩; 상기 기판과 탑 칩의 사이 및 상기 탑 칩의 측면을 밀봉하는 봉지제; 및 상기 바텀 칩의 하부면에 배치된 기판의 볼 랜드 상에 부착된 솔더 볼을 포함하며, 여기서, 상기 기판은 바람직하게 유연한(Flexible) 재질로 이루어지고, 바텀 칩의 외주면을 완전히 감싸는 형태를 가지며, 상기 기판의 볼 랜드는 상기 바텀 칩의 하부면 아래에 배치된다.

Description

칩 스택 패키지{CHIP STACK PACKAGE}
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 센터 패드형 칩들을 적층시켜 제조한 칩 스택 패키지에 관한 것이다.
전기/전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 많은 기술들이 제안·연구되고 있다. 그런데, 패키지는 하나의 반도체 칩이 탑재되는 것을 기본으로 하기 때문에 소망하는 용량을 얻는데 한계가 있다.
메모리 칩의 용량 증대, 즉, 고집적화를 이룰 수 있는 방법으로는 한정된 공간 내에 보다 많은 수의 셀을 제조해 넣는 기술이 일반적으로 알려져 있지만, 이와 같은 방법은 정밀한 미세 선폭을 요구하는 등, 고난도의 공정 기술과 많은 개발 시간을 필요로 한다. 따라서, 최근들어 보다 용이하게 고집적화를 이룰 수 있는 방법으로서 스택킹(stacking) 기술이 개발되었고, 이에 대한 연구가 활발히 진행되고 있다.
반도체 업계에서 말하는 스택킹이란, 적어도 2개 이상의 반도체 칩을 스택하여 메모리 용량을 배가시키는 기술이다. 이러한 스택킹 기술에 의하면, 2개의 64M DRAM급 칩을 스택하여 128M DRAM급으로 구성할 수 있고, 또한, 2개의 128M DRAM급 칩을 스택하여 256M DRAM급으로 구성할 수 있다. 게다가, 스택킹 기술에 의하면, 실장 밀도 및 실장 면적 사용의 효율성 측면에서 잇점을 갖는다.
여기서, 2개의 반도체 칩을 스택하는 방법으로는 스택된 2개의 칩을 하나의 패키지 내에 내장시키는 방법과 패키징된 2개의 패키지를 스택하는 방법이 있다.
도 1은 전자의 방법에 따라 제조된 종래의 칩 스택 구조의 스택 패키지를 도시한 단면도로서, 도시된 바와 같이, 칩 스택 구조의 스택 패키지는 서로 다른 크기이면서 각각 가장자리에 본딩패드(11a, 12a)를 구비한 2개의 반도체 칩(11, 12)이 회로패턴(도시안됨)을 구비한 PCB(Printed Circuit Board : 13) 상에 적층되고, 각 칩(11, 12)의 본딩패드들(11a, 12a)과 PCB(3)의 회로패턴이 금속와이어(4)에 의해 상호 연결되며, 반도체 칩들(11, 12)과 금속와이어(14)를 포함한 PCB(13)의 상면은 봉지제(15)로 몰딩되고, 그리고, PCB(13)의 하부면에 외부 회로와의 전기적 접속 수단인 솔더 볼(16)이 부착된 구조를 갖는다.
그러나, 종래의 칩 스택 구조의 패키지는 패드 재배열(distribution)의 번거로움 또는 어려움과 관련해서 대부분 가장자리 패드형 칩이 적용되고 있는 바, 칩들간의 크기가 서로 상이해야만 하는 전제가 있고, 특히, 센터 패드형 칩은 그 적용이 곤란하다는 문제점이 있다.
한편, 센터 패드형 칩의 스택을 위해, 도 2에 도시된 바와 같이, 패키지 스택 구조가 이용될 수 있다.
이와 같은 패키지 스택 구조에 있어서, 바텀 패키지(21)와 탑 패키지(22)는 상,하로 배치되며, 연직으로 배치된 각 패키지(21, 22)의 리드들(21a, 22a)은 전기적으로 상호 연결된다. 이때, 탑 패키지(22)의 리드들(22a)은 일반적으로 바텀 패키지(21)의 리드들(21a)과의 연결이 용이하도록 리포밍(reforming)되며, 상기 리드들(21a, 22a)간의 연결은, 예컨데, 솔더 페이스트(23)에 의해 이루어진다.
그런데, 이와 같은 패키지 스택 구조의 경우, 2개의 패키지를 적층시키기 때문에 그 두께가 두꺼울 뿐만 아니라, 바텀 패키지와 탑 패키지의 각 칩을 선택하기 위한 /CS핀들을 나누고, 나뉘어진 /CS핀들 중 어느 하나를 연결이 이루어지지 않은 NC핀에 연결하여야 하므로, 이러한 일련의 과정들이 복잡하며, 특히, NC핀이 반드시 존재해야만 한다는 한계가 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 센터 패드형 칩들을 스택할 수 있도록 한 칩 스택 패키지를 제공함에 그 목적이 있다.
도 1 및 도 2는 종래 기술에 따른 칩 스택 및 패키지 스택 구조의 스택 패키지를 도시한 단면도.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 칩 스택 패키지의 제조 공정을 도시한 단면도.
도 4 및 도 5는 본 발명의 다른 실시예에 따른 칩 스택 패키지를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
31,41,51 : 기판 31a : 접착층
31b : 회로 패턴 31c : 솔더 마스크층
31d : 볼 랜드 32 : 비아홀
33,53 : 바텀 칩 33a : 바텀 칩의 본딩패드
34 : 도전성 볼 35,55 : 탑 칩
35a : 탑 칩의 본딩패드 36 : 봉지제
37 : 솔더 볼 40 : 칩 스택 패키지
상기와 같은 목적을 달성하기 위하여, 본 발명은, 센터 패드형의 바텀 칩; 상기 바텀 칩을 감싸며, 접착층과 상기 접착층 상에 형성된 회로 패턴과 상기 회로 패턴을 포함한 접착층 상에 회로 패턴의 볼 랜드를 노출시키도록 형성된 솔더 마스크층의 적층 구조로 이루어지고, 상기 바텀 칩의 각 본딩패드에 대응하는 부분에 비아홀을 구비한 기판; 상기 기판의 각 비아홀 내에 상기 기판의 회로 패턴 및 바텀 칩의 본딩패드와 전기적으로 연결되도록 형성된 도전성 볼; 상기 기판 상에 부착되며, 상기 도전성 볼을 통해 기판의 회로 패턴 및 바텀 칩의 본딩패드와 전기적으로 연결된 센터 패드형의 탑 칩; 상기 기판과 탑 칩의 사이 및 상기 탑 칩의 측면을 밀봉하는 봉지제; 및 상기 바텀 칩의 하부면에 배치된 기판의 볼 랜드 상에 부착된 솔더 볼을 포함하는 칩 스택 패키지를 제공한다.
여기서, 상기 기판은 바람직하게 유연한(Flexible) 재질로 이루어지며, 바텀칩의 외주면을 완전히 감싸는 형태이고, 상기 기판의 볼 랜드는 상기 바텀 칩의 하부면 아래에 배치된다.
또한, 상기 기판은 딱딱한(rigid) 재질로 이루어질 수 있으며, 이 경우, 바텀 칩의 상면 및 측면을 감싸는 형태이고, 상기 기판의 볼 랜드는 상기 바텀 칩의 측면 아래에 배치된다.
게다가, 상기 비아홀은 사다리꼴 형상으로 형성되며, 상기 바텀 칩의 본딩패드 상에 플럭스(Flux)가 도포된다.
아울러, 상기 탑 칩은 그의 각 본딩패드 상에 범프가 형성되며, 기판과 플립 칩 본딩된다.
본 발명에 따르면, 센터 패드형 칩들을 스택할 수 있기 때문에 칩의 크기에 구애를 받지 않으며, 아울러, 칩 스택 구조로 스택 패키지를 제조할 수 있어서 스택 패키지의 제조를 용이하게 할 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 칩 스택 패키지의 제조 공정을 도시한 단면도로서, 이를 설명하면 다음과 같다.
도 3a를 참조하면, 접착층(31a) 상에 회로 패턴(31b)이 형성되고 상기 회로 패턴(31b)의 전극단자인 볼 랜드(31d)를 노출시키도록 회로 패턴(31b)을 포함한 접착층(31a) 상에 솔더 마스크층(31c)이 형성된 적층 구조의 탭 테이프(TAB Tape)를마련하고, 공지의 펀칭 공정을 통해 센터 패드형 반도체 칩이 부착될 탭 테이프 부분에서의 각 본딩패드와 대응하는 부분에 사다리꼴 형태로 비아홀(32)을 형성하여 유연한(Flexible) 기판(31)을 제작한다. 이때, 상기 볼 랜드(31d)는 칩이 부착되지 않는 기판 부분의 상면에 배치시킨다.
도 3b를 참조하면, 기판(31)의 하부면에 센터 패드형의 제1칩(33 : 이하, 바텀 칩이라 칭함)을 열압착시킨다. 이때, 상기 바텀 칩(33)은 그의 본딩패드(33a)가 기판(31)의 비아홀에 정확하게 정렬되도록 부착시킨다. 그 다음, 비아홀에 의해 노출된 바텀 칩(33)의 본딩패드(33a) 상에 플럭스(Flux : 도시안됨)를 도포하고, 이어, 도포된 플럭스 상에 도전성 볼(34)을 부착한 후, 리플로우(reflow)을 행하여 바텀 칩(33)의 본딩패드(33a)와 기판(31)의 회로 패턴(31b)을 상기 도전성 볼(34)로 상호 연결시킨다.
도 3c를 참조하면, 센터 패드형의 제2칩(35 : 이하, 탑 칩이라 칭함)을 마련하고, 상기 탑 칩(35)의 본딩패드(35a) 상에 범프(36)를 형성한다. 그런다음, 플립 칩(Flip Chip) 방식으로 상기 탑 칩(35)을 기판(31)의 상부면에 열압착시킨다. 이때, 상기 바텀 칩(33)의 본딩패드(33a)와 탑 칩(35)의 본딩패드(35a)는 기판(31)의 회로 패턴(31b)과 상호 전기적으로 연결된다.
도 3d를 참조하면, 유연한 기판(31)을 바텀 칩(33)을 감싸도록 접고, 이를 통해, 상기 기판(31)의 볼 랜드(31d)가 바텀 칩(33)의 하부면에 배치되도록 한다. 여기서, 상기 기판(31)은 바텀 칩(33)을 보호하는 기능을 함께 행한다.
도 3e를 참조하면, 플립 칩 방식으로 부착된 기판(31)과 탑 칩(35)간의 연결부를 보호하도록 봉지제(37)로 상기 기판(31)과 탑 칩(35) 사이 공간 및 상기 탑 칩(35)의 측면을 밀봉한다. 그런다음, 바텀 칩(33)의 하부면에 배치된 기판(31)의 각 볼 랜드(31d)에 외부 회로와의 접속 수단인 솔더 볼(37)을 부착시켜 본 발명에 따른 센터 패드형 칩이 적용된 칩 스택 패키지(40)를 완성한다.
전술한 바와 같이, 본 발명은 회로 패턴을 구비한 플렉서블한 기판에 비아홀을 뚫고, 이러한 기판의 상,하부면에 센터 패드형의 칩들을 부착시킴으로써 매우 용이하게 센터 패드형의 칩들을 적용한 칩 스택 패키지를 제조할 수 있다.
따라서, 본 발명은 칩의 크기에 구애를 받지 않아도 되며, 아울러, 센터 패드형의 칩들도 매우 용이하게 스택할 수 있다.
한편, 본 발명에 따른 칩 스택 패키지에 있어서, 기판은 유연한 재질이 아닌 딱딱한(rigid) 재질도 이용될 수 있다.
이 경우, 도 4에 도시된 바와 같이, 기판(41)은 이전 실시예와 마찬가지로 접착층(31a) 상에 회로 패턴(31b)이 형성되고 상기 회로 패턴(31b)의 볼 랜드(31d)를 노출시키도록 솔더 마스크층(31c)이 형성된 구조를 갖되, 바텀 칩(33)을 완전히 감싸는 형태가 아닌 상기 바텀 칩의 상면 및 측면만을 감싸는 "ㄷ"자 형태로 제작한다.
또한, 본 발명에 따른 칩 스택 패키지는 센터 패드형의 칩은 물론 동일 크기를 갖는 2개의 가장자리 패드형 칩들에 대한 스택에도 적용 가능하다.
즉, 도 5는 동일 크기의 바텀 칩과 탑 칩을 스택하여 제조한 칩 스택 패키지를 도시한 단면도로서, 도시된 바와 같이, 이 실시예에서의 칩 스택 패키지는 전술한 본 발명의 실시예에 따른 그것과 유사한 구조를 가지며, 단지, 기판(51)이 바텀 칩(53)의 중심에 대응하는 부분이 아닌 가장자리와 대응하는 부분에 비아홀을 구비하도록 제작되며, 이러한 비아홀을 통해서 기판(51)과 칩들(53, 55)이 상호 전기적으로 연결딘다.
이상에서와 같이, 본 발명은 패드 재배열 공정을 수행하지 않고도 센터 패드형의 칩들을 용이하게 스택시킬 수 있는 바, 제조 비용을 줄일 수 있으며, 또한, 칩 스택 구조인 것과 관련해서 패키지 스택 구조에 비해 패키지의 높이를 낮출 수 있고, 특히, 칩 크기에 구애를 받지 않아도 된다.
또한, 본 발명은 동일 크기의 가장자리 패드형 칩들에 대해서도 용이하게 칩 스택을 이룰 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (11)

  1. 센터 패드형의 바텀 칩;
    상기 바텀 칩을 감싸며, 접착층과 상기 접착층 상에 형성된 회로 패턴과 상기 회로 패턴을 포함한 접착층 상에 회로 패턴의 볼 랜드를 노출시키도록 형성된 솔더 마스크층의 적층 구조로 이루어지고, 상기 바텀 칩의 각 본딩패드에 대응하는 부분에 비아홀을 구비한 기판;
    상기 기판의 각 비아홀 내에 상기 기판의 회로 패턴 및 바텀 칩의 본딩패드와 전기적으로 연결되도록 형성된 도전성 볼;
    상기 기판 상에 부착되며, 상기 도전성 볼을 통해 기판의 회로 패턴 및 바텀 칩의 본딩패드와 전기적으로 연결된 센터 패드형의 탑 칩;
    상기 기판과 탑 칩의 사이 및 상기 탑 칩의 측면을 밀봉하는 봉지제; 및
    상기 바텀 칩의 하부면에 배치된 기판의 볼 랜드 상에 부착된 솔더 볼을 포함하는 것을 특징으로 하는 칩 스택 패키지.
  2. 제 1 항에 있어서, 상기 기판은 유연한(Flexible) 재질로 이루어진 것을 특징으로 하는 칩 스택 패키지.
  3. 제 2 항에 있어서, 상기 기판은 상기 바텀 칩의 외주면을 완전히 감싸는 형태인 것을 것을 특징으로 하는 칩 스택 패키지.
  4. 제 3 항에 있어서, 상기 기판의 볼 랜드는 상기 바텀 칩의 하부면 아래에 배치된 것을 특징으로 하는 칩 스택 패키지.
  5. 제 1 항에 있어서, 상기 기판은 딱딱한(rigid) 재질로 이루어진 것을 특징으로 하는 칩 스택 패키지.
  6. 제 5 항에 있어서, 상기 기판은 바텀 칩의 상면 및 측면을 감싸는 형태인 것을 특징으로 하는 칩 스택 패키지.
  7. 제 6 항에 있어서, 상기 기판의 볼 랜드는 상기 바텀 칩의 측면 아래에 배치된 것을 특징으로 하는 칩 스택 패키지.
  8. 제 1 항에 있어서, 상기 비아홀은 사다리꼴 형상으로 형성된 것을 특징으로 하는 칩 스택 패키지.
  9. 제 1 항에 있어서, 상기 바텀 칩의 본딩패드 상에 플럭스(Flux)가 도포된 것을 특징으로 하는 칩 스택 패키지.
  10. 제 1 항에 있어서, 상기 탑 칩은 그의 각 본딩패드 상에 범프가 형성된 것을특징으로 하는 칩 스택 패키지.
  11. 제 1 항 또는 제 10 항에 있어서, 상기 탑 칩은 기판과 플립 칩 본딩된 것을 특징으로 하는 칩 스택 패키지.
KR1020020032360A 2002-06-10 2002-06-10 칩 스택 패키지 KR100818080B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020032360A KR100818080B1 (ko) 2002-06-10 2002-06-10 칩 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020032360A KR100818080B1 (ko) 2002-06-10 2002-06-10 칩 스택 패키지

Publications (2)

Publication Number Publication Date
KR20030095459A true KR20030095459A (ko) 2003-12-24
KR100818080B1 KR100818080B1 (ko) 2008-03-31

Family

ID=32386486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020032360A KR100818080B1 (ko) 2002-06-10 2002-06-10 칩 스택 패키지

Country Status (1)

Country Link
KR (1) KR100818080B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652440B1 (ko) * 2005-10-27 2006-12-01 삼성전자주식회사 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
KR100726892B1 (ko) * 2006-03-17 2007-06-14 한국과학기술원 3차원 칩 적층 패키지 모듈 및 이의 제조방법
KR100753415B1 (ko) * 2006-03-17 2007-08-30 주식회사 하이닉스반도체 스택 패키지
KR100789571B1 (ko) * 2006-08-31 2007-12-28 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102061342B1 (ko) 2012-06-13 2020-01-02 에스케이하이닉스 주식회사 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196991B1 (ko) * 1996-12-02 1999-07-01 윤종용 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리
KR100246312B1 (ko) * 1996-12-06 2000-03-15 김영환 반도체 패키지의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652440B1 (ko) * 2005-10-27 2006-12-01 삼성전자주식회사 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
KR100726892B1 (ko) * 2006-03-17 2007-06-14 한국과학기술원 3차원 칩 적층 패키지 모듈 및 이의 제조방법
KR100753415B1 (ko) * 2006-03-17 2007-08-30 주식회사 하이닉스반도체 스택 패키지
US7598617B2 (en) 2006-03-17 2009-10-06 Hynix Semiconductor Inc. Stack package utilizing through vias and re-distribution lines
KR100789571B1 (ko) * 2006-08-31 2007-12-28 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR100818080B1 (ko) 2008-03-31

Similar Documents

Publication Publication Date Title
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
US6876074B2 (en) Stack package using flexible double wiring substrate
US6545366B2 (en) Multiple chip package semiconductor device
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
KR100833589B1 (ko) 스택 패키지
US20070164457A1 (en) Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device
KR101166575B1 (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
KR20040062764A (ko) 칩 스케일 적층 패키지
US20060073635A1 (en) Three dimensional package type stacking for thinner package application
US20070164411A1 (en) Semiconductor package structure and fabrication method thereof
US6380624B1 (en) Stacked integrated circuit structure
KR100818080B1 (ko) 칩 스택 패키지
JP4435756B2 (ja) 半導体装置
KR20080084075A (ko) 적층 반도체 패키지
KR20020028473A (ko) 적층 패키지
KR20060133800A (ko) 칩 스택 패키지
KR20090121011A (ko) 필름 기판을 이용한 적층 반도체 패키지 및 그 제조방법
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
KR100401502B1 (ko) 칩 스택 패키지
KR20010068504A (ko) 멀티 칩 패키지 및 이를 이용하는 적층 패키지
KR100631945B1 (ko) 스택 패키지
KR20040085348A (ko) 칩 스택 패키지
CN113675162A (zh) 一种系统级封装器件及方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee