CN220041843U - 双面塑封的封装结构 - Google Patents
双面塑封的封装结构 Download PDFInfo
- Publication number
- CN220041843U CN220041843U CN202321427923.6U CN202321427923U CN220041843U CN 220041843 U CN220041843 U CN 220041843U CN 202321427923 U CN202321427923 U CN 202321427923U CN 220041843 U CN220041843 U CN 220041843U
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- metal frame
- metal
- plastic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 111
- 229910052751 metal Inorganic materials 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 229910000679 solder Inorganic materials 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000012858 packaging process Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本公开实施例提供一种双面塑封的封装结构,该结构包括:基板、第一芯片、第二芯片、金属框架、多个导电支撑件及塑封体;第一芯片设置于基板的第一表面;第二芯片设置于基板的第二表面;金属框架设置于第一芯片背离基板的一侧;多个导电支撑件围设于第一芯片的外围,导电支撑件的两端分别与基板和金属框架电连接;塑封体分别设置于基板的第一表面和第二表面,包裹基板、第一芯片、第二芯片、金属框架和多个导电支撑件。金属框架及多个导电支撑件在基板的第二表面设置第二芯片时以及基板完成双面贴装及塑封后进行切割时,对基板起到很好的承载作用;塑封体分别设置于基板的第一表面和第二表面,减小了封装结构的翘曲,增加了封装结构的良率。
Description
技术领域
本公开实施例属于半导体封装技术领域,具体涉及一种双面塑封的封装结构。
背景技术
目前,在半导体封装过程中,对于双面塑封一般采用两次塑封,先对基板的正面进行塑封,在对基板的背面塑封,两次先后进行塑封会导致封装结构的翘曲严重;同时,在基板的背面贴装条状转接板/塑封层,使封装结构整体散热效果差。现有的双面一次塑封工艺中,对芯片进行双面贴装时,由于正面芯片的高度不同,进行背面贴装时无承载,贴装困难,基板背面贴装以及基板双面贴装完成后进行切割时无承载,因无承载切割存在难度且容易损坏芯片。
针对上述问题,有必要提出一种设计合理且有效解决上述问题的双面塑封的封装结构。
实用新型内容
本公开实施例旨在至少解决现有技术中存在的技术问题之一,提供一种双面塑封的封装结构。
本公开实施例提供一种双面塑封的封装结构,所述结构包括:
基板;
第一芯片,所述第一芯片设置于所述基板的第一表面;
第二芯片,所述第二芯片设置于所述基板的第二表面;
金属框架,所述金属框架设置于所述第一芯片背离所述基板的一侧;
多个导电支撑件,所述多个导电支撑件围设于所述第一芯片的外围,并且所述导电支撑件的两端分别与所述基板和所述金属框架电连接;
塑封体,所述塑封体分别设置于所述基板的第一表面和第二表面,并且所述塑封体分别包裹所述基板、所述第一芯片、所述第二芯片、所述金属框架和所述多个导电支撑件。
可选的,所述金属框架设置有至少两个金属板以及位于相邻两个金属板之间的开口;其中,
所述金属板上设置有所述第一芯片。
可选的,所述金属框架边缘区域的所述金属板上设置有多个固定板;
所述固定板上设置有凹槽;
所述凹槽内设置有所述导电支撑件。
可选的,所述结构还包括屏蔽体,
所述金属框架的边缘区域为所述金属板时,所述屏蔽体设置于所述基板第二表面的所述塑封体,并且所述屏蔽体罩设于所述第二芯片。
可选的,所述开口内设置有所述塑封体,所述结构还包括屏蔽体,
所述金属框架的边缘区域为所述开口时,所述屏蔽体设置于与所述金属框架相对应的所述塑封体的边缘区域,并且所述屏蔽体罩设于所述塑封体。
可选的,所述封装结构还包括导电凸块和底填胶层;
所述第一芯片通过所述导电凸块倒装于所述基板的第一表面;
所述底填胶层夹设在所述基板和所述第一芯片之间。
可选的,所述结构还包括焊接金属层;
所述焊接金属层夹设于所述第一芯片和所述金属框架之间。
可选的,所述结构还包括信号输出层;
所述信号输出层设置于所述金属框架背离所述基板的一侧。
可选的,所述信号输出层为金属锡层或者互连焊球。
可选的,所述导电支撑件为金属导电柱或者焊球。
本公开实施例的双面塑封的封装结构,包括基板、第一芯片、第二芯片、金属框架、塑封体和多个导电支撑件,第一芯片设置于基板的第一表面;第二芯片设置于基板的第二表面;金属框架设置于第一芯片背离基板的一侧;多个导电支撑件围设于第一芯片的外围,并且导电支撑件的两端分别与基板和金属框架电连接;塑封体分别设置于基板的第一表面和第二表面,并且分别包裹基板、第一芯片、第二芯片、金属框架和多个导电支撑件。金属框架及多个导电支撑件可在基板的第二表面设置第二芯片时,对基板起到很好的承载作用,很好的实现基板第二表面的芯片贴装。
另外,基板完成双面贴装及塑封后进行切割时,金属框架及多个导电支撑件对基板起到很好的承载作用,使得切割难度降低,并且不会损坏芯片。
本公开实施例的封装结构,塑封体分别设置于基板的第一表面和第二表面,减小了封装结构的翘曲,增加了封装结构的良率。
另外,在塑封过程中,金属框架和多个导电支撑件对基板起到承载作用,保证基板在塑封过程的稳定性,其中,多个导电支撑件加强了基板与金属框架连接的牢固性,进而可以避免第一芯片和第二芯片受塑封料的冲击而造成破坏,提高了塑封成品的良品率。
本公开实施例的封装结构,金属框架设置于第一芯片背离基板的一侧,金属框架对第一芯片起到散热的作用。
附图说明
图1为本公开实施例中一实施例的一种双面塑封的封装结构的结构示意图;
图2为本公开实施例中另一实施例的一种双面塑封的封装结构的结构示意图;
图3为本公开实施例中另一实施例的一种双面塑封的封装结构的结构示意图;
图4为本公开实施例中另一实施例的一种双面塑封的封装结构的结构示意图;
图5为本公开实施例中另一实施例的一种双面塑封的封装结构中固定板的结构示意图;
图6为本公开实施例中另一实施例的一种双面塑封的封装结构的结构示意图;
图7为本公开实施例中另一实施例的一种双面塑封的封装结构的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本公开实施例的技术方案,下面结合附图和具体实施方式对本公开实施例作进一步详细描述。
如图1至7所示,本公开实施例的一个方面提供一种双面塑封的封装结构100,所述封装结构100包括基板110、第一芯片120、第二芯片130、金属框架140、多个导电支撑件150和塑封体160。
第一芯片120设置于基板110的第一表面。第二芯片130设置于基板110的第二表面。
应当理解的是,基板110的第一表面可以是基板110的正面,也可以是基板110的背面,具体可以根据实际需要进行选择。在本实施例中,以基板110的第一表面为基板110的背面,以基板110的第二表面为基板110的正面进行示例性说明。也就是说,第一芯片120设置于基板110的背面,第二芯片130设置于基板110的正面。
需要说明是,如图1和图2所示,第一芯片120的数量可以是一个,如图3和图4所述,第一芯片120的数量也可以是多个,当第一芯片120的数量为多个时,多个第二芯片130堆叠设置于基板110的背面。
仍需要说明的是,对于第二芯片130的个数不做具体限定,当第二芯片130的数量为多个时,对于多个第二芯片130的类型和高度不做具体限定。也就是说,多个第二芯片130可以是高度不同的芯片,也可以是不同类型的芯片。
金属框架140设置于第一芯片120背离基板110的一侧。
需要说明的是,在本实施例中,金属框架130的材料优选采用金属铜,也可以采用其他的金属材料,本实施例不做具体限定。
多个导电支撑件150围设于第一芯片120的外围,并且导电支撑件150的两端分别与基板110和金属框架140电连接。多个导电支支撑件150一方面起到支撑的作用,另一方面还可以起到将金属框架140与基板110进行电连接的作用。
需要说明的是,导电支撑件150可以采用金属铜柱或者焊球,优选的,在本实施例中,导电支撑件150可以采用如图1、图2、图6和图7所示的铜柱,导电支撑件150也可以如图3至图5所示的锡焊球。
塑封体160分别设置于基板110的第一表面和第二表面,并且塑封体160分别包裹基板110、第一芯片120、第二芯片130、金属框架140和多个导电支撑件150。塑封体160对基板110、第一芯片120、第二芯片130、金属框架140和多个导电支撑件150起到保护作用。
需要说明的是,在本实施例中,如图1至图4所示,塑封体160可以包裹金属框架140朝向基板110的一侧。如图6和图7所示,塑封体160可以包裹所述金属框架140背离基板110的一侧。
本公开实施例的双面塑封的封装结构,金属框架及多个导电支撑件可在基板的第二表面设置第二芯片时,对基板起到很好的承载作用,很好的实现基板第二表面的芯片贴装。基板完成双面贴装及塑封后进行切割时,金属框架及多个导电支撑件对基板起到很好的承载作用,使得切割难度降低,并且不会损坏芯片。塑封体分别设置于基板的第一表面和第二表面,减小了封装结构的翘曲,增加了封装结构的良率。塑封过程中,金属框架和多个导电支撑件对基板起到承载作用,保证基板在塑封过程的稳定性,其中,多个导电支撑件加强了基板与金属框架连接的牢固性,进而可以避免第一芯片和第二芯片受塑封料的冲击而造成破坏,提高了塑封成品的良品率。金属框架设置于第一芯片背离基板的一侧,金属框架对第一芯片起到散热的作用。
示例性的,如图1至图7所示,金属框架140设置有至少两个金属板141以及位于相邻两个金属板141之间的开口142。其中,金属板141上设置有第一芯片120。金属框架140的两个金属板141之间设置有开口142,可以防止整个封装结构短路。
需要说明的是,如图3所示,金属框架130可以包括两个金属板141,两个金属板141之间具有开口142。如图1、图2、图4、图6和图7所示,金属框架140也可以设置多个金属板141和多个开口142。其中,可以在一个金属板141上设置有第一芯片120,也可以相邻在两个金属板141或者多个金属板141上设置有第一芯片120。
如图1至图4所示,开口142内可以填充有塑封体160,如图6和图7所示,开口142内也可以不填充塑封体160。
示例性的,如图5所示,金属框架140的边缘区域的金属板141上设置有多个固定板141a,固定板141a上设置有凹槽(图中未标出),凹槽内设置有导电支撑件150。
在以上实施例中,凹槽内设置有导电支撑件150,可以更好的对导电支撑件150进行固定和进行定位,以使导电支撑件150更加牢固的固定于金属框架140。
示例性的,所述结构100还包括屏蔽体170,如图1、图3和图6所示,金属框架140的边缘区域为金属板141时,屏蔽体170设置于基板110第二表面的塑封体160,并且屏蔽体170罩设于独立的第二芯片130。屏蔽体170可以避免第二芯片130受到电磁干扰。
因为封装结构100的底部为金属框架140,如图1、图3和图6所示,金属框架140的边缘区域为金属板141时,如果在整个封装结构的外围形成屏蔽层170,则屏蔽层170与封装结构的底部边缘的金属板141接触会引起短路,所以选择在独立的第一芯片120的外围设置屏蔽层170。也就是说,屏蔽体170罩设于独立的第二芯片130。
具体地,在基板110第二表面的塑封体160对应第二芯片130处设置有开槽,开槽内设置有屏蔽体170,屏蔽体170罩设于独立的第二芯片130,可以避免第二芯片130受到电磁干扰。
示例性的,如图2、图4和图7所示,开口142内设置有塑封体160,封装结构100还包括屏蔽体170,金属框架140的边缘区域为开口142时,屏蔽体170设置于与金属框架140相对应的塑封体160的边缘区域,并且屏蔽体170罩设于塑封体160,也就是说,屏蔽体170设置在整个封装结构100的外围。
具体地,在塑封体160对应金属框架140处设置有开槽,开槽内设置有屏蔽体170,屏蔽体170罩设于塑封体160,仅留出设置有金属框架1340的一侧,进行信号输出,屏蔽体170可以避免整个封装结构100受到电磁干扰。
因为金属框架140的边缘区域为开口142,开口142内填充有塑封体160,并不是金属材料,因此在塑封体160的外围形成屏蔽层170,屏蔽层170与金属框架140边缘区域为的开口142接触也不会引起短路。
示例性的,如图1、图2、图6和图7所示,封装结构100还包括导电凸块121和底填胶层122。第一芯片130通过导电凸块121倒装于基板110的第一表面,也就是说,第一芯片130通过导电凸块121倒装于基板110的背面。
当然,对于第一芯片130设置于基板110背面的方式,本实施例不做具体限定,可以采用除了倒装方式以外的方式进行芯片贴装。
底填胶层122夹设在基板110和第一芯片120之间。通过底填胶层122可以使第一芯片120更加牢固的固定于基板110的背面。
如图1、图2、图6和图7所示,当导电支撑件150为金属铜柱时,金属铜柱也可以通过导电凸块121固定于基板110。
示例性的,如图1、图2、图6和图7所示,封装结构100还包括焊接金属层123,焊接金属层123夹设于第一芯片120和金属框架140之间。通过焊接金属层123可以将第一芯片120固定于金属框架140。
在本实施例中,焊接金属层123采用热界面材料,优选的,焊接金属层123采用金属铟片。
示例性的,如图6和图7所示,封装结构100还包括信号输出层180,信号输出层180设置于金属框架140背离基板110的一侧。具体地,信号输出层180设置于金属板141背离基板110的一侧,以将封装结构100的信号进行引出。
需要说明的是,在本实施例中,如图6和图7所示,信号输出层180可以为金属锡层,如图所示,信号输出层180可以是互连焊球。对于信号输出层的具体结构本实施例不做具体限定,可以根据实际情况进行选择。
本实施例中,金属框架140上形成信号输出层180后,可以将整个系统级封装结构贴装在方形扁平无引脚封装体上或者贴装在PCB电路板上,通过信号输出层将系统级封装结构的信号引出。
可以理解的是,以上实施方式仅仅是为了说明本公开实施例的原理而采用的示例性实施方式,然而本公开实施例并不局限于此。对于本领域内的普通技术人员而言,在不脱离本公开实施例的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本公开实施例的保护范围。
Claims (10)
1.一种双面塑封的封装结构,其特征在于,所述结构包括:
基板;
第一芯片,所述第一芯片设置于所述基板的第一表面;
第二芯片,所述第二芯片设置于所述基板的第二表面;
金属框架,所述金属框架设置于所述第一芯片背离所述基板的一侧;
多个导电支撑件,所述多个导电支撑件围设于所述第一芯片的外围,并且所述导电支撑件的两端分别与所述基板和所述金属框架电连接;
塑封体,所述塑封体分别设置于所述基板的第一表面和第二表面,并且所述塑封体分别包裹所述基板、所述第一芯片、所述第二芯片、所述金属框架和所述多个导电支撑件。
2.根据权利要求1所述的结构,其特征在于,所述金属框架设置有至少两个金属板以及位于相邻两个金属板之间的开口;其中,
所述金属板上设置有所述第一芯片。
3.根据权利要求2所述的结构,其特征在于,所述金属框架边缘区域的所述金属板上设置有多个固定板;
所述固定板上设置有凹槽;
所述凹槽内设置有所述导电支撑件。
4.根据权利要求2所述的结构,其特征在于,所述结构还包括屏蔽体,
所述金属框架的边缘区域为所述金属板时,所述屏蔽体设置于所述基板第二表面的所述塑封体,并且所述屏蔽体罩设于所述第二芯片。
5.根据权利要求2所述的结构,其特征在于,所述开口内设置有所述塑封体,所述结构还包括屏蔽体,
所述金属框架的边缘区域为所述开口时,所述屏蔽体设置于与所述金属框架相对应的所述塑封体的边缘区域,并且所述屏蔽体罩设于所述塑封体。
6.根据权利要求1至5任一项所述的结构,其特征在于,所述封装结构还包括导电凸块和底填胶层;
所述第一芯片通过所述导电凸块倒装于所述基板的第一表面;
所述底填胶层夹设在所述基板和所述第一芯片之间。
7.根据权利要求1至5任一项所述的结构,其特征在于,所述结构还包括焊接金属层;
所述焊接金属层夹设于所述第一芯片和所述金属框架之间。
8.根据权利要求1至5任一项所述的结构,其特征在于,所述结构还包括信号输出层;
所述信号输出层设置于所述金属框架背离所述基板的一侧。
9.根据权利要求8所述的结构,其特征在于,所述信号输出层为金属锡层或者互连焊球。
10.根据权利要求1至5任一项所述的结构,其特征在于,所述导电支撑件为金属导电柱或者焊球。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321427923.6U CN220041843U (zh) | 2023-06-06 | 2023-06-06 | 双面塑封的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321427923.6U CN220041843U (zh) | 2023-06-06 | 2023-06-06 | 双面塑封的封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220041843U true CN220041843U (zh) | 2023-11-17 |
Family
ID=88734238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321427923.6U Active CN220041843U (zh) | 2023-06-06 | 2023-06-06 | 双面塑封的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220041843U (zh) |
-
2023
- 2023-06-06 CN CN202321427923.6U patent/CN220041843U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103620773B (zh) | 两个或多个晶元的多晶元背面堆叠 | |
US8395251B2 (en) | Integrated circuit package to package stacking system | |
US20070205495A1 (en) | Electronic Component With Stacked Semiconductor Chips And Heat Dissipating Means | |
KR20030018642A (ko) | 스택 칩 모듈 | |
KR20070076084A (ko) | 스택 패키지와 그 제조 방법 | |
KR20110020548A (ko) | 반도체 패키지 및 그의 제조방법 | |
US6091142A (en) | Assembly for dissipating heat from a stacked semiconductor package | |
CN103035627A (zh) | 堆栈式半导体封装结构 | |
CN220041843U (zh) | 双面塑封的封装结构 | |
CN210607225U (zh) | 一种双面贴装的封装结构 | |
KR20010056618A (ko) | 반도체패키지 | |
CN102044528A (zh) | 层叠封装件及其制造方法 | |
CN116646261A (zh) | 双面塑封的系统级封装方法及封装结构 | |
CN115332195B (zh) | 双面SiP封装结构及其制作方法 | |
CN212676248U (zh) | 一种双面散热的半导体堆叠封装结构 | |
CN106328620B (zh) | 集成电路封装体及其制造方法 | |
CN112103282B (zh) | 系统封装结构和系统封装结构的制备方法 | |
CN102332410A (zh) | 一种芯片的封装方法及其封装结构 | |
CN116646263A (zh) | 芯片封装方法及封装结构 | |
CN116646260A (zh) | 双面塑封的系统级封装方法及封装结构 | |
KR20080067891A (ko) | 멀티 칩 패키지 | |
CN220189621U (zh) | 一种芯片封装结构 | |
CN218039190U (zh) | 一种双面封装产品 | |
CN217881485U (zh) | 一种ic芯片的qfn封装模块 | |
CN213340380U (zh) | 一种半导体器件封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20240627 Address after: 226017 No.99 Jiangda Road, Sutong science and Technology Industrial Park, Nantong City, Jiangsu Province Patentee after: NANTONG TONGFU MICROELECTRONICS Co.,Ltd. Country or region after: China Address before: 226004 No. 288, Chongchuan Road, Nantong City, Jiangsu Province Patentee before: TONGFU MICROELECTRONICS Co.,Ltd. Country or region before: China |
|
TR01 | Transfer of patent right |