CN112103282B - 系统封装结构和系统封装结构的制备方法 - Google Patents
系统封装结构和系统封装结构的制备方法 Download PDFInfo
- Publication number
- CN112103282B CN112103282B CN202011206343.5A CN202011206343A CN112103282B CN 112103282 B CN112103282 B CN 112103282B CN 202011206343 A CN202011206343 A CN 202011206343A CN 112103282 B CN112103282 B CN 112103282B
- Authority
- CN
- China
- Prior art keywords
- conductive
- frequency component
- electromagnetic shielding
- plate
- pillar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000004806 packaging method and process Methods 0.000 claims abstract description 54
- 239000010410 layer Substances 0.000 claims abstract description 46
- 239000011241 protective layer Substances 0.000 claims abstract description 6
- 238000005538 encapsulation Methods 0.000 claims description 61
- 239000002245 particle Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 27
- 239000008393 encapsulating agent Substances 0.000 claims description 23
- 229920005989 resin Polymers 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 239000004593 Epoxy Substances 0.000 claims description 6
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 3
- 239000005751 Copper oxide Substances 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 3
- 229910000431 copper oxide Inorganic materials 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 31
- 238000002360 preparation method Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 7
- 239000003292 glue Substances 0.000 description 6
- 239000013067 intermediate product Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000009434 installation Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明的实施例提供了一种系统封装结构和系统封装结构的制备方法,涉及半导体封装技术领域,在封装板上设置高频元器件、低频元器件和电磁屏蔽模组,其中电磁屏蔽模组设置在高频元器件和低频元器件之间,并设置包覆在高频元器件和低频元器件外的模组包封体,导电保护层罩设在模组包封体外,且电磁屏蔽模组上的第一导电柱分别与导电保护层和封装板电连接,从而实现电磁屏蔽,同时电磁屏蔽模组上的第二导电柱相互电连接,从而使得多个电磁屏蔽模组相互电连接,并形成屏蔽网,且该屏蔽网的密集度较高,从而大幅提升了电导率,导电率的提升进而提升了电磁屏蔽效果。
Description
技术领域
本发明涉及半导体封装技术领域,具体而言,涉及一种系统封装结构和系统封装结构的制备方法。
背景技术
在现有的系统级封装模组结构中,需要设置电磁屏蔽结构,以防止芯片和元器件互相产生的电磁干扰现象发生,现有的分区EMI屏蔽技术(电磁屏蔽技术)通常是在高频芯片周围打线形成屏蔽围栏,一般是采用单向的金属柱实现屏蔽围栏,其屏蔽围栏产生的屏蔽网较稀疏,电导率低下,使得电磁屏蔽效果差。
发明内容
本发明的目的包括,例如,提供了一种系统封装结构和系统封装结构的制备方法,其能够实现电磁屏蔽,同时能够形成更加密集的屏蔽网,大幅提升电导率,屏蔽效果好。
本发明的实施例可以这样实现:
第一方面,本发明实施例提供一种系统封装结构,包括:
封装板;
设置在所述封装板上的高频元器件和低频元器件;
多个设置在所述封装板上,并至少部分位于所述高频元器件和低频元器件之间的电磁屏蔽模组;
设置在所述封装板上,并包覆在所述高频元器件和所述低频元器件外的模组包封体;
以及,包覆在所述模组包封体外的导电保护层;
其中,所述电磁屏蔽模组包括第一导电柱和分设在所述第一导电柱两侧的第二导电柱,所述第一导电柱分别与所述封装板和所述导电保护层电连接,相邻的两个所述电磁屏蔽模组上的两个相邻的所述第二导电柱电连接。
在可选的实施方式中,所述电磁屏蔽模组还包括第一导电板和第一导电包封体,所述第一导电柱和所述第二导电柱设置在所述第一导电板上,所述第一导电包封体包覆在所述第一导电柱和所述第二导电柱外,所述第一导电柱延伸至所述第一导电包封体的顶侧表面并外露,所述第二导电柱延伸至所述第一导电包封体的侧壁并外露。
在可选的实施方式中,所述电磁屏蔽模组还包括第二导电板、第二导电包封体、第三导电柱和第四导电柱,所述第二导电板设置在所述第一导电包封体上并与所述第一导电柱电连接,所述第三导电柱和所述第四导电柱设置在所述第二导电板上,所述第二导电包封体包覆在所述第三导电柱和所述第四导电柱外,所述第三导电柱延伸至所述第二导电包封体的顶侧表面并外露,所述第四导电柱延伸至所述第二导电包封体的侧壁并外露。
在可选的实施方式中,所述第一导电柱为多个,多个所述第一导电柱均呈直线状,并由所述第一导电板向上延伸,至少一个所述第一导电柱延伸至所述第一导电包封体的表面,所述第二导电柱为两个,两个所述第二导电柱对称设置且均呈折线状,并由第一导电板分别延伸至所述第一导电包封体相对的两个侧壁;
所述第三导电柱为多个,多个所述第三导电柱均呈直线状,并由所述第二导电板向上延伸,至少一个所述第三导电柱延伸至所述第二导电包封体的表面,所述第四导电柱为两个,两个所述第四导电柱对称设置且均呈折线状,并由所述第二导电板分别延伸至所述第二导电包封体相对的两个侧壁。
在可选的实施方式中,所述第一导电包封体和/或所述第二导电包封体内嵌设有电性颗粒。
在可选的实施方式中,所述电性颗粒由铜、锡、铋、银、石墨烯中的至少一种材料制成。
在可选的实施方式中,所述第一导电包封体由环氧基树脂材料或硅基树脂材料制成,所述第二导电包封体由环氧基树脂材料或硅基树脂材料制成。
在可选的实施方式中,所述第一导电板设置在所述封装板上,并与所述封装板电接触,所述导电保护层包覆在所述第二导电包封体外,且所述第三导电柱与所述导电保护层电接触。
在可选的实施方式中,所述第二导电包封体设置在所述封装板上,且所述第三导电柱与所述封装板电接触,所述导电保护层包覆在所述第一导电板外,且所述第一导电板与所述导电保护层电接触。
在可选的实施方式中,所述模组包封体内嵌设有散热颗粒。
在可选的实施方式中,所述散热颗粒由氧化铝、氧化铜、氧化铁中至少一种材料制成。
在可选的实施方式中,多个所述电磁屏蔽模组围设在所述高频元器件周围,或者呈连线排布在所述高频元器件和所述低频元器件之间。
第二方面,本发明实施例提供一种系统封装结构的制备方法,用于制备如前述实施方式任一项所述的系统封装结构,包括:
在封装板上贴装高频元器件和低频元器件;
在封装板上贴装多个电磁屏蔽模组,且至少部分所述电磁屏蔽模组设置在所述高频元器件和低频元器件之间;
在封装板上包封形成模组包封体,所述模组包封体包覆在所述高频元器件和所述低频元器件之间;
在所述模组包封体外溅射形成导电保护层;
其中,所述电磁屏蔽模组包括第一导电柱和分设在所述第一导电柱两侧的第二导电柱,所述第一导电柱分别与所述封装板和所述导电保护层电连接,相邻的两个所述电磁屏蔽模组上的两个相邻的所述第二导电柱电连接。
在可选的实施方式中,在封装板上贴装高频元器件和低频元器件的步骤之前,还包括:
在第一导电板上打线或者电镀形成所述第一导电柱和第二导电柱;
在所述第一导电板上包封形成第一导电包封体,所述第一导电包封体包覆在所述第一导电柱和所述第二导电柱外;
在所述第一导电板上植球,制备形成所述电磁屏蔽模组。
在可选的实施方式中,在所述第一导电板上包封形成第一导电包封体的步骤之后,还包括:
在所述第一导电包封体上贴装第二导电板;
在所述第二导电板上打线或者电镀形成第三导电柱和第四导电柱;
在所述第二导电板上包封形成第二导电包封体,所述第二导电包封体包覆在所述第三导电柱和所述第四导电柱外。
本发明实施例的有益效果包括,例如:
本发明提供了一种系统封装结构,在封装板上设置高频元器件、低频元器件和电磁屏蔽模组,其中电磁屏蔽模组设置在高频元器件和低频元器件之间,并设置包覆在高频元器件和低频元器件外的模组包封体,导电保护层罩设在模组包封体外,且电磁屏蔽模组上的第一导电柱分别与导电保护层和封装板电连接,从而实现电磁屏蔽,同时电磁屏蔽模组上的第二导电柱相互电连接,从而使得多个电磁屏蔽模组相互电连接,并形成屏蔽网,且该屏蔽网的密集度较高,从而大幅提升了电导率,导电率的提升进而提升了电磁屏蔽效果。相较于现有技术,本发明提供的系统封装结构,能够实现电磁屏蔽,同时能够形成更加密集的屏蔽网,大幅提升电导率,屏蔽效果好。
附图说明
下面将对实施例中所需要使用的附图作简单地介绍。
图1为本发明第一实施例提供的系统封装结构的示意图;
图2为图1中电磁屏蔽模组的结构示意图;
图3为本发明第一实施例提供的系统封装结构在第一视角下的封装结构示意图;
图4为本发明第一实施例提供的系统封装结构在第二视角下的封装结构示意图;
图5为本发明第二实施例提供的系统封装结构的制备方法的步骤框图;
图6至图10为本发明第二实施例提供的系统封装结构的制备方法的工艺流程图;
图11至图16为本发明第二实施例提供的电磁屏蔽模组的制备方法的工艺流程图。
图标:100-系统封装结构;110-封装板;111-贴装焊盘;130-高频元器件;150-低频元器件;170-电磁屏蔽模组;171-第一导电板;171a-第一连线焊盘;171b-第一导电焊盘;173-第一导电柱;172-第二导电柱;174-第一导电包封体;175-第二导电板;175a-第二连线焊盘;175b-第二导电焊盘;176-第三导电柱;177-第四导电柱;178-第二导电包封体;180-模组包封体;190-导电保护层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
正如背景技术中所公开的,在SIP模组封装领域,现有技术中的电磁屏蔽结构,通常是采用以下方法来实现的:一种是在芯片的包封体周围激光打孔,并填充电磁屏蔽材料,例如导电胶或者电镀金属柱等,这种方式需要用激光开槽的方式在包封体上打孔,容易损伤下方的板体,同时开槽深度难以控制,且开槽、填充的工艺步骤较为复杂,影响封装效率。一种是在芯片周围打线后,通过点胶的方式进行固定,这种方式容易出现溢胶现象,影响板上的其他焊盘的焊接,且固定效果差,点胶高度难以控制,导致包封后的包封体表面不平整,影响溅射均匀程度。此外,现有的屏蔽围栏结构一般是采用单向的金属柱实现屏蔽围栏,其屏蔽围栏产生的屏蔽网较稀疏,电导率低下,使得电磁屏蔽效果差。
为了解决上述问题,本发明实施例提供了一种系统封装结构100,需要说明的是,在不冲突的情况下,本发明的实施例中的特征可以相互结合。
第一实施例
请结合参见图1和图2,本实施例提供一种系统封装结构100,其能够实现良好的电磁屏蔽,同时能够形成更加密集的屏蔽网,大幅提升电导率,屏蔽效果好。同时避免了现有技术中的复杂工艺以及损伤、溢胶的风险,保证了产品质量。
本实施例提供的系统封装结构100,包括封装板110、高频元器件130、低频元器件150、多个电磁屏蔽模组170、模组包封体180和导电保护层190,高频元器件130和低频元器件150设置在封装板110上,多个电磁屏蔽模组170设置在封装板110上,并至少部分电磁屏蔽模组170位于高频元器件130和低频元器件150之间,模组包封体180设置在封装板110上,并包覆在高频元器件130和低频元器件150外,导电保护层190包覆在模组包封体180外。
在本实施例中,高频元器件130、低频元器件150和电磁屏蔽模组170均贴装在封装板110上。其中,高频元器件130为高频芯片,例如高频射频芯片,其会发出高频讯号,产生大的电磁辐射。低频元器件150为低频芯片,例如低频滤波芯片,其容易受到高频讯号的影响。
在本实施例中,高频元器件130和低频元器件150均贴装在封装板110的正面,封装板110的正面设置有多个贴装焊盘111,多个电磁屏蔽模组170对应贴装在贴装焊盘111上,从而实现与封装板110之间的电连接,同时封装板110的背面还设置有焊盘,并通过焊盘实现接地。同时导电保护层190为导电材料,本实施例中为导电金属,当然,也可以是其他类型的导电材料,例如导电胶等,在此不做具体限定。
在本实施例中,电磁屏蔽模组170为双层结构,且多个电磁屏蔽模组170在封装之前提前制备,在封装时直接贴装在封装板110上,提高了封装效率。同时避免了在封装板110上进行打线或者开槽等动作,保证了产品质量。其中电磁屏蔽模组170的形状为矩形体状,并且相互靠拢地贴装在封装板110上,当然,此处电磁屏蔽模组170也可以是圆柱形、锥台形以及梯台形等其他形状。
需要说明的是,本发明实施例中所提及的包封工艺,即指的是常规的塑封工艺,包封料即指的是塑封料。
每个电磁屏蔽模组170包括重叠设置的第一层结构和第二层结构,第一层结构和第二层结构的内部结构一致,并相互之间电连接,可提前重叠成型,也可以在封装时重叠成型。其中第一层结构包括第一导电板171、第一导电包封体174、第一导电柱173和分设在第一导电柱173两侧的第二导电柱172,第一导电柱173分别与封装板110和导电保护层190电连接,相邻的两个电磁屏蔽模组170上的两个相邻的第二导电柱172电连接。第一导电柱173和第二导电柱172均设置在第一导电板171上,第一导电包封体174包覆在第一导电柱173和第二导电柱172外,第一导电柱173延伸至第一导电包封体174的顶侧表面并外露,第二导电柱172延伸至第一导电包封体174的侧壁并外露。第二层结构包括第二导电板175、第二导电包封体178、第三导电柱176和第四导电柱177,第二导电板175设置在第一导电包封体174上并与第一导电柱173电连接,第三导电柱176和第四导电柱177设置在第二导电板175上,第二导电包封体178包覆在第三导电柱176和第四导电柱177外,第三导电柱176延伸至第二导电包封体178的顶侧表面并外露,第四导电柱177延伸至第二导电包封体178的侧壁并外露。
在本实施例中,第一导电柱173为多个,多个第一导电柱173均呈直线状,并由第一导电板171向上延伸,至少一个第一导电柱173延伸至第一导电包封体174的表面,第二导电柱172为两个,两个第二导电柱172对称设置且均呈折线状,并由第一导电板171分别延伸至第一导电包封体174相对的两个侧壁。具体地,第一导电柱173和第二导电柱172均为金属柱,通过在第一导电板171上打线或者电镀形成,其中第一导电柱173呈单排或者双排分布,第二导电柱172分设在多个第一导电柱173的两侧,不同电磁屏蔽模组170上的相邻的第二导电柱172相互电连接,从而使得相邻的两个第一导电板171电连接,从而使得多个电磁屏蔽模组170形成整体结构,同时第二导电柱172呈折弯状,也使得在水平方向上也具有电磁屏蔽效果,结合竖直方向设置的第一导电柱173,形成了致密的屏蔽网,并且实现了三维以及二维的空间屏蔽,有效防止了芯片的电磁衍射现象,大幅提升了电导率,使得电磁屏蔽效果更好。
需要说明的是,本实施例中第二导电柱172由第一导电板171向上延伸后再向外延伸,并露出第一导电包封体174的侧壁,方便与相邻的第二导电柱172之间实现电接触。
在本实施例中,第三导电柱176也为多个,多个第三导电柱176均呈直线状,并由第二导电板175向上延伸,至少一个第三导电柱176延伸至第二导电包封体178的表面,第四导电柱177为两个,两个第四导电柱177对称设置且均呈折线状,并由第二导电板175分别延伸至第二导电包封体178相对的两个侧壁。具体地,第三导电柱176和第四导电柱177均为金属柱,通过在第二导电板175上打线或者电镀形成,其中第三导电柱176呈单排或者双排分布,第四导电柱177分设在多个第三导电柱176的两侧,不同电磁屏蔽模组170上的相邻的第四导电柱177相互电连接,从而使得相邻的两个第二导电板175电连接,从而使得多个电磁屏蔽模组170形成整体结构,同时第四导电柱177呈折弯状,也使得在水平方向上也具有电磁屏蔽效果,结合竖直方向设置的第三导电柱176,形成了致密的屏蔽网,大幅提升了电导率,使得电磁屏蔽效果更好。
需要说明的是,本实施例中第四导电柱177由第二导电板175向上延伸后再向外延伸,并露出第二导电包封体178的侧壁,方便与相邻的第四导电柱177之间实现电接触。
还需要说明的是,在本发明其他较佳的实施例中,电磁屏蔽模组170也可以是单层结构,即只包括第一层结构,并分别与导电保护层190和封装板110之间实现电连接,或者电磁屏蔽模组170也可以是多层结构,即包括结构相同的多个层间结构,对于电磁屏蔽模组170的层数,可以根据实际设计需求设定,在此不做具体限定。
在本实施例中,第一导电板171的正面设置有多个第一连线焊盘171a,第一导电柱173和第二导电柱172均在第一连线焊盘171a上形成,从而使得第一导电柱173和第二导电柱172均与第一导电板171电连接,第一导电板171的背面设置有多个第一导电焊盘171b,设置有第一导电柱173的第一连线焊盘171a与背面的第一导电焊盘171b对应,并通过内部金属柱导通,多个第一导电焊盘171b与封装板110电连接,从而实现了第一导电柱173与封装板110电连接。
在本实施例中,第二导电板175的正面也设置有多个第二连线焊盘175a,第三导电柱176和第四导电柱177均在第二连线焊盘175a上形成,从而使得第三导电柱176和第四导电柱177均与第二导电板175电连接,第二导电板175的背面设置有多个第二导电焊盘175b,设置有第三导电柱176的第二连线焊盘175a与背面的第二导电焊盘175b对应,并通过内部金属柱导通,多个第二导电焊盘175b与多个第一导电柱173电接触,从而实现了第三导电柱176与第一导电柱173之间的电连接。
在本实施例中,多个电磁屏蔽模组170在封装前提前制备,并且电磁屏蔽模组170可以实现正装或者反装,可根据实际贴装时自由贴装,无需考虑正反面,大大提升了贴装效率。
在正装时,第一导电板171贴装在封装板110上,第一导电焊盘171b焊接在封装板110上的贴装焊盘111上,第二导电包封体178与导电保护层190贴合,且第三导电柱176与导电保护层190电接触。在反装时,第一导电板171与导电保护层190贴合,且第一导电焊盘171b与导电保护层190电接触,第二导电包封体178贴装在封装板110上,第三导电柱176与封装板110上的贴装焊盘111相焊接,本实施例中以正装结构进行说明。
在本实施例中,至少一个第一导电柱173延伸至第一导电包封体174的表面并外露,至少一个第三导电柱176延伸至第二导电包封体178的表面并外露。具体地,本实施例中所有第一导电柱173均延伸至第一导电包封体174的表面并外露,即多个第一导电柱173的高度相同。本实施例中所有第三导电柱176均延伸至第二导电包封体178的表面并外露,即多个第三导电柱176的高度相同。
需要说明的是,在制备电磁屏蔽模组170时,可以通过控制第一导电柱173、第一导电包封体174、第三导电柱176以及第二导电包封体178的高度,达到控制电磁屏蔽模组170高度的目的,并且能够保证多个电磁屏蔽模组170的高度一致,使得在封装时能够保证模组包封体180的表面平整,使得溅射形成的导电保护层190时能够更加均匀。
在本实施例中,第一导电包封体174和第二导电包封体178内均嵌设有电性颗粒。具体地,在第一导电包封体174和第二导电包封体178在成型时,在包封料中加入电性颗粒,在包封成型后即使得电性颗粒嵌设在第一导电包封体174和第二导电包封体178中,通过在第一导电包封体174和第二导电包封体178中嵌设电性颗粒,进一步提升了整体的屏蔽效果。其中第一导电包封体174由环氧基树脂材料或硅基树脂材料制成,第二导电包封体178由环氧基树脂材料或硅基树脂材料制成。
在本实施例中,电性颗粒由铜、锡、铋、银、石墨烯中的至少一种材料制成,也可以是上述颗粒的组合。优选地,电性颗粒为铜颗粒,采用在包封料中均匀加入铜粉的手段来实现电性颗粒的加入,进一步提升电磁屏蔽效果,同时铜颗粒也具有良好的导热性能,提升了整体的散热效果,避免热量的聚集。
在本实施例中,模组包封体180内嵌设有散热颗粒。具体地,散热颗粒由氧化铝、氧化铜、氧化铁中至少一种材料制成,也可以是上述颗粒的组合。优选地,散热颗粒为氧化铝颗粒,采用在模组包封体180的包封料中均匀加热氧化铝粉末的手段来实现散热颗粒的加入。通过在模组包封体180中嵌设散热颗粒,实现产品的高导热,同时氧化铝颗粒具有一定的导电性,能够在满足产品高导热性的同时增强电磁屏蔽效果。
在本实施例中,多个电磁屏蔽模组170围设在高频元器件130周围,或者呈连线排布在高频元器件130和低频元器件150之间。其中,多个电磁屏蔽模组170围设在高频元器件130周围时能够实现对高频元器件130的电磁屏蔽,并且多个电磁屏蔽模组170呈环状围设的同时,相邻的两个电磁屏蔽模组170通过第二导电柱172和第四导电柱177实现电连接,从而形成环状的屏蔽结构,结合竖直方向设置的第一导电柱173和第三导电柱172,能够形成二维以及三维的空间屏蔽网,有效地防止了电磁波衍射现象影响电磁屏蔽效果,进一步保证了电磁屏蔽效果。多个电磁屏蔽模组170呈连线排布在高频元器件130和低频元器件150之间,能够实现高频元器件130和低频元器件150之间的电磁屏蔽。需要说明的是,此处多个电磁屏蔽模组170呈连线排布,指的是多个电磁屏蔽模组170之间的连线呈直线或者弧线,并横置在高频元器件130和低频元器件150之间,即多个电磁屏蔽模组170形成一条状的栅栏结构,横置在高频元器件130和低频元器件150之间。
请参考图3和图4,在实际进行SIP模组封装时,封装板110上的独立屏蔽区域以及分区屏蔽区域可以根据需求设计。具体地,封装板110上的高频元器件130(高频芯片)周围采用独立屏蔽手段,在封装板110上高频元器件130周围设计有一圈贴装焊盘111,并贴装一圈电磁屏蔽模组170,实现对高频元器件130的电磁屏蔽。贴装焊盘111之间的间距设定合理,使得相邻的两个电磁屏蔽模组170之间实现电连接,而针对转角处相邻的两个电磁屏蔽模组170,则可以通过额外焊接锡球的形式实现电连接。同时,封装板110上低频元器件150(低频芯片)朝向高频元器件130一侧设计有连线排布的贴装焊盘111,并贴装多个连线排布的电磁屏蔽模组170,从而进一步保证了高频元器件130和低频元器件150之间的电磁屏蔽效果。此外,封装板110上还设置有对电磁信号影响不大的芯片,例如开关芯片,其未设置有屏蔽结构。在贴装完成后,由模组包封体180将芯片和屏蔽结构包覆在内,最后在模组包封体180上溅射形成导电保护层190,实现良好的电磁屏蔽效果。
综上所述,本实施例提供的一种电磁屏蔽模组170结构,电磁屏蔽模组170采用双层重叠结构,在第一导电板171上设置直线状的第一导电柱173和折线状的第二导电柱172,在第二导电板175上设置直线状的第三导电柱176和折线状的第四导电柱177,第一导电柱173与第三导电柱176电连接,相邻的第二导电柱172电连接,相邻的第四导电柱177电连接,从而使得相邻的电磁屏蔽模组170实现电连接,使得多个电磁屏蔽模组170形成整体结构,并且第二导电柱172呈折弯状,也使得在水平方向上也具有电磁屏蔽效果,结合竖直方向设置的第一导电柱173,形成了致密的屏蔽网,大幅提升了电导率,使得电磁屏蔽效果更好。此外,在第一导电包封体174和第二导电包封体178内嵌设电性颗粒,进一步提升电磁屏蔽效果,同时电性颗粒也具有良好的导热性能,提升了整体的散热效果,避免热量的聚集。并且在模组包封体180内嵌设散热颗粒,进一步提升散热效果,同时散热颗粒也具有良好的导电性能,提升整体的电磁屏蔽效果。并且在封装时无需区分电磁屏蔽模组170的正装和反装,大幅提升贴装效率。此外,通过提前制备电磁屏蔽模组170,在封装时直接进行贴装,避免了使用激光开槽方式损伤封装板110,以及开槽深度不一致导致焊接材料焊接不良的问题,也避免了使用点胶手段造成溢胶现象,更通过控制电磁屏蔽模组170的高度,保证导电保护层190溅射均匀。
第二实施例
参见图5,本实施例提供了一种系统封装结构100的制备方法,用于制备如第一实施例提及的系统封装结构100,该方法包括以下步骤:
S1:在封装板110上贴装高频元器件130和低频元器件150。
具体地,提供一封装板110,高频元器件130和低频元器件150贴装在封装板110的正面,并与封装板110通过打线或者焊接的方式实现电连接,其贴装方式为常规的贴装手段,例如表面打线技术。
S2:在封装板110上贴装多个电磁屏蔽模组170,且至少部分电磁屏蔽模组170设置在高频元器件130和低频元器件150之间。
具体地,在完成芯片贴装的步骤后,在高频元器件130和低频元器件150之间的封装板110的正面贴装多个电磁屏蔽模组170,或者在高频元器件130的周围贴装一圈电磁屏蔽模组170。
在本实施例中,封装板110的正面还设置有多个贴装焊盘111,多个贴装焊盘111可以围设在高频元器件130的周围,也可以呈连线分布在高频元器件130和低频元器件150之间的区域,贴装焊盘111的位置数量可以根据电磁屏蔽需求进行设计,将多个电磁屏蔽模组170焊接在多个贴装焊盘111上。具体地,电磁屏蔽模组170焊接固定在多个贴装焊盘111上。
需要说明的是,此处步骤S1和步骤S2并没有先后顺序,可以同步进行,即在同一步骤中,同时将高频元器件130、低频元器件150以及多个电磁屏蔽模组170贴装在封装板110上。
S3:在封装板110上包封形成模组包封体180,模组包封体180包覆在高频元器件130和低频元器件150之间。
具体地,通过包封料形成保护高频元器件130和低频元器件150的模组包封体180,在实际包封工艺时,可采用选择性包封工艺,在包封模具开槽,供电磁屏蔽模组170放入,避免模组包封体180覆盖在电磁屏蔽模组170的上表面,并且模组包封体180的上表面与电磁屏蔽模组170的上表面相平齐。
需要说明的是,此处也可以采用常规的包封工艺,通过包封料将电磁屏蔽模组170整体包覆在内,由于包封料的包覆较深,此时需要进行研磨工艺,通过对模组包封体180的上表面进行研磨,其研磨深度以露出电磁屏蔽模组170为宜,具体地,需要将电磁屏蔽模组170上的导电结构研磨至外露,方便后续进行电连接。
S4:在模组包封体180外溅射形成导电保护层190。
具体地,用于可以在制备电磁屏蔽模组170的过程中控制其高度,能够使得多个电磁屏蔽模组170的高度一致,故在选择性包封工艺后,电磁屏蔽模组170的表面与模组包封体180的表面相平齐,即整个器件的上表面为平面结构,此时通过溅射工艺,在器件的上表面和侧面形成导电保护层190,其中导电保护层190直接与电磁屏蔽模组170上的第三导电柱176电接触,实现电磁屏蔽功能,而由于各个表面均为平面结构,故可以使得导电保护层190更加均匀。
在本实施例中,在步骤S1之前,还包括电磁屏蔽模组170的制备步骤,具体如下:
S01:在第一导电板171上打线或者电镀形成第一导电柱173和第二导电柱172。
具体地,提供第一导电板171,第一导电板171的正面设计有第一连线焊盘171a,在第一连线焊盘171a上电镀或者打线形成第一导电柱173和第二导电柱172,其中第二导电处位于边缘两侧。
S02:在第一导电板171上包封形成第一导电包封体174,第一导电包封体174包覆在第一导电柱173和第二导电柱172外。
具体地,在第一导电板171上进行包封工艺,利用包封料将第一导电柱173和第二导电柱172保护起来。
在形成第一导电包封体174后,需要进行研磨,使得第一导电柱173外露。
S03:在第一导电包封体174上贴装第二导电板175。
具体地,提供第二导电板175,第二导电板175的正面设计有第二连线焊盘175a,背面设计有第二导电焊盘175b,第二导电焊盘175b和第二连线焊盘175a内部连接。第二导电焊盘175b与第一导电包封体174上的第一导电柱173电接触。
S04:在第二导电板175上打线或者电镀形成第三导电柱176和第四导电柱177。
具体地,在第二连线焊盘175a上电镀或者打线形成第三导电柱176和第四导电柱177,其中第四导电处位于边缘两侧。
S05:在第二导电板175上包封形成第二导电包封体178,第二导电包封体178包覆在第三导电柱176和第四导电柱177外。
具体地,在第二导电板175上进行包封工艺,利用包封料将第三导电柱176和第四导电柱177保护起来。其中包封料采用环氧树脂并添加有电性颗粒。
在形成第二导电包封体178后,需要进行研磨,使得第三导电柱176外露。
当然,此处也可以在步骤S02后,直接将多个成型的中间产品重叠,即可得到电磁屏蔽结构。
本发明实施例提供的系统封装结构100的制备方法,在实际进行封装操作时,包括贴装元器件和电磁屏蔽模组170-包封-植球-切割-溅射等步骤,具体如下:
步骤1,参见图6,提供一封装板110,封装板110的正面设计有贴装焊盘111,通过背面的焊盘实现外部接地。
步骤2,参见图7,利用机台贴装高频元器件130、低频元器件150,并将提前制备好的电磁屏蔽模组170正装在封装板110上,电磁屏蔽模组170与正面的贴装焊盘111焊接在一起。
步骤3,参见图8,在封装板110上进行包封,形成模组包封体180,利用选择性包封工艺,避免模组包封体180覆盖在电磁屏蔽模组170的上表面。
步骤4,参见图9,在封装板110的背面植球,形成锡球,通过贴装焊盘111对应锡球实现接地功能。
步骤5,参见图10,进行封装板110切割工艺,将封装板110和模组包封体180切割,将中间产品切割成单颗。
步骤6,请继续参见图1,针对切割后的中间产品的表面,即针对模组包封体180的表面,进行金属溅射工艺,形成导电保护层190,其中导电保护层190与电磁屏蔽模组170上的第三导电柱176电接触,实现电磁屏蔽功能。
本发明提供的系统封装结构100的制备方法,在提前制备电磁屏蔽模组170时,包括打线-包封-研磨-切割等步骤,具体如下:
步骤1,参见图11,提供第一导电板171,第一导电板171的正面和背面均设计有焊盘,焊盘内部连接。
步骤2,参见图12,利用机台在第一连线焊盘171a上打线,形成第一导电柱173和第二导电柱172,其中第一导电柱173呈竖直线性结构,第二导电柱172呈折弯结构。
步骤3,参见图13,在第一导电板171上进行包封工艺,形成第一导电包封体174,利用包封料将第一导电柱173和第二导电柱172保护起来。
步骤4,参见图14,在第一导电板171的背面植球,从而在背面的焊盘上形成锡球。
步骤5,参见图15,研磨第一导电包封体174,并使得第一导电柱173和第二导电柱172外露。
步骤6,参见图16,对第一导电包封体174和第一导电板171进行切割,形成单颗的中间产品。
重复上述步骤1-6,得到包括有第二导电板175、第三导电柱176、第四导电柱177以及第二导电包封体178的中间产品,并且将两个中间产品重叠在一起,得到电磁屏蔽模组170。
综上所述,本实施例提供的一种电磁屏蔽模组170结构的制备方法,在封装板110上需要分区屏蔽或独立屏蔽的区域设计有贴装焊盘111,并与封装板110背面的焊盘内部相连,在贴装焊盘111上贴装电磁屏蔽模组170,通过封装板110背面的焊盘实现外部接地,从而实现电磁屏蔽。同时电磁屏蔽模组170采用双层重叠结构,在第一导电板171上设置直线状的第一导电柱173和折线状的第二导电柱172,在第二导电板175上设置直线状的第三导电柱176和折线状的第四导电柱177,第一导电柱173与第三导电柱176电连接,相邻的第二导电柱172电连接,相邻的第四导电柱177电连接,从而使得相邻的电磁屏蔽模组170实现电连接,使得多个电磁屏蔽模组170形成整体结构,并且第二导电柱172呈折弯状,也使得在水平方向上也具有电磁屏蔽效果,结合竖直方向设置的第一导电柱173,形成了致密的屏蔽网,大幅提升了电导率,使得电磁屏蔽效果更好。此外,在第一导电包封体174和第二导电包封体178内嵌设电性颗粒,进一步提升电磁屏蔽效果,同时电性颗粒也具有良好的导热性能,提升了整体的散热效果,避免热量的聚集。并且在模组包封体180内嵌设散热颗粒,进一步提升散热效果,同时散热颗粒也具有良好的导电性能,提升整体的电磁屏蔽效果。并且在封装时无需区分电磁屏蔽模组170的正装和反装,大幅提升贴装效率。此外,通过提前制备电磁屏蔽模组170,在封装时直接进行贴装,避免了使用激光开槽方式损伤封装板110,以及开槽深度不一致导致焊接材料焊接不良的问题,也避免了使用点胶手段造成溢胶现象,更通过控制电磁屏蔽模组170的高度,保证导电保护层190溅射均匀。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (15)
1.一种系统封装结构,其特征在于,包括:
封装板;
设置在所述封装板上的高频元器件和低频元器件;
多个设置在所述封装板上,并至少部分位于所述高频元器件和低频元器件之间的电磁屏蔽模组;
设置在所述封装板上,并包覆在所述高频元器件和所述低频元器件外的模组包封体;
以及,包覆在所述模组包封体外的导电保护层;
其中,所述电磁屏蔽模组包括第一导电柱和分设在所述第一导电柱两侧的第二导电柱,所述第一导电柱分别与所述封装板和所述导电保护层电连接,左右相邻的两个所述电磁屏蔽模组上的两个相邻的所述第二导电柱电连接。
2.根据权利要求1所述的系统封装结构,其特征在于,所述电磁屏蔽模组还包括第一导电板和第一导电包封体,所述第一导电柱和所述第二导电柱设置在所述第一导电板上,所述第一导电包封体包覆在所述第一导电柱和所述第二导电柱外,所述第一导电柱延伸至所述第一导电包封体的顶侧表面并外露,所述第二导电柱延伸至所述第一导电包封体的侧壁并外露。
3.根据权利要求2所述的系统封装结构,其特征在于,所述电磁屏蔽模组还包括第二导电板、第二导电包封体、第三导电柱和第四导电柱,所述第二导电板设置在所述第一导电包封体上并与所述第一导电柱电连接,所述第三导电柱和所述第四导电柱设置在所述第二导电板上,所述第二导电包封体包覆在所述第三导电柱和所述第四导电柱外,所述第三导电柱延伸至所述第二导电包封体的顶侧表面并外露,所述第四导电柱延伸至所述第二导电包封体的侧壁并外露。
4.根据权利要求3所述的系统封装结构,其特征在于,所述第一导电柱为多个,多个所述第一导电柱均呈直线状,并由所述第一导电板向上延伸,至少一个所述第一导电柱延伸至所述第一导电包封体的表面,所述第二导电柱为两个,两个所述第二导电柱对称设置且均呈折线状,并由第一导电板分别延伸至所述第一导电包封体相对的两个侧壁;
所述第三导电柱为多个,多个所述第三导电柱均呈直线状,并由所述第二导电板向上延伸,至少一个所述第三导电柱延伸至所述第二导电包封体的表面,所述第四导电柱为两个,两个所述第四导电柱对称设置且均呈折线状,并由所述第二导电板分别延伸至所述第二导电包封体相对的两个侧壁。
5.根据权利要求4所述的系统封装结构,其特征在于,所述第一导电包封体和所述第二导电包封体内嵌设有电性颗粒。
6.根据权利要求5所述的系统封装结构,其特征在于,所述电性颗粒由铜、锡、铋、银、石墨烯中的至少一种材料制成。
7.根据权利要求5所述的系统封装结构,其特征在于,所述第一导电包封体由环氧基树脂材料或硅基树脂材料制成,所述第二导电包封体由环氧基树脂材料或硅基树脂材料制成。
8.根据权利要求3所述的系统封装结构,其特征在于,所述第一导电板设置在所述封装板上,并与所述封装板电接触,所述导电保护层包覆在所述第二导电包封体外,且所述第三导电柱与所述导电保护层电接触。
9.根据权利要求3所述的系统封装结构,其特征在于,所述第二导电包封体设置在所述封装板上,且所述第三导电柱与所述封装板电接触,所述导电保护层包覆在所述第一导电板外,且所述第一导电板与所述导电保护层电接触。
10.根据权利要求1所述的系统封装结构,其特征在于,所述模组包封体内嵌设有散热颗粒。
11.根据权利要求10所述的系统封装结构,其特征在于,所述散热颗粒由氧化铝、氧化铜、氧化铁中至少一种材料制成。
12.根据权利要求1所述的系统封装结构,其特征在于,多个所述电磁屏蔽模组围设在所述高频元器件周围,或者呈连线排布在所述高频元器件和所述低频元器件之间。
13.一种系统封装结构的制备方法,用于制备如权利要求1-12任一项所述的系统封装结构,其特征在于,包括:
在封装板上贴装高频元器件和低频元器件;
在封装板上贴装多个电磁屏蔽模组,且至少部分所述电磁屏蔽模组设置在所述高频元器件和低频元器件之间;
在封装板上包封形成模组包封体,所述模组包封体包覆在所述高频元器件和所述低频元器件之间;
在所述模组包封体外溅射形成导电保护层;
其中,所述电磁屏蔽模组包括第一导电柱和分设在所述第一导电柱两侧的第二导电柱,所述第一导电柱分别与所述封装板和所述导电保护层电连接,相邻的两个所述电磁屏蔽模组上的两个相邻的所述第二导电柱电连接。
14.根据权利要求13所述的系统封装结构的制备方法,其特征在于,在封装板上贴装高频元器件和低频元器件的步骤之前,还包括:
在第一导电板上打线或者电镀形成所述第一导电柱和第二导电柱;
在所述第一导电板上包封形成第一导电包封体,所述第一导电包封体包覆在所述第一导电柱和所述第二导电柱外;
在所述第一导电板上植球,制备形成所述电磁屏蔽模组。
15.根据权利要求14所述的系统封装结构的制备方法,其特征在于,在所述第一导电板上包封形成第一导电包封体的步骤之后,还包括:
在所述第一导电包封体上贴装第二导电板;
在所述第二导电板上打线或者电镀形成第三导电柱和第四导电柱;
在所述第二导电板上包封形成第二导电包封体,所述第二导电包封体包覆在所述第三导电柱和所述第四导电柱外。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011206343.5A CN112103282B (zh) | 2020-11-03 | 2020-11-03 | 系统封装结构和系统封装结构的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011206343.5A CN112103282B (zh) | 2020-11-03 | 2020-11-03 | 系统封装结构和系统封装结构的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112103282A CN112103282A (zh) | 2020-12-18 |
CN112103282B true CN112103282B (zh) | 2021-02-05 |
Family
ID=73784424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011206343.5A Active CN112103282B (zh) | 2020-11-03 | 2020-11-03 | 系统封装结构和系统封装结构的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112103282B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113488447B (zh) * | 2021-09-03 | 2021-11-05 | 中矽科技股份有限公司 | 一种半导体用高稳定性封装结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104105387A (zh) * | 2013-04-02 | 2014-10-15 | 太阳诱电株式会社 | 电路模组及其制造方法 |
CN108735716A (zh) * | 2017-04-25 | 2018-11-02 | 力成科技股份有限公司 | 封装结构 |
US20190051615A1 (en) * | 2016-04-02 | 2019-02-14 | Intel Corporation | Systems, methods, and apparatuses for implementing an organic stiffener with an emi shield for rf integration |
US20200194382A1 (en) * | 2018-11-28 | 2020-06-18 | Shiann-Tsong Tsai | Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance |
-
2020
- 2020-11-03 CN CN202011206343.5A patent/CN112103282B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104105387A (zh) * | 2013-04-02 | 2014-10-15 | 太阳诱电株式会社 | 电路模组及其制造方法 |
US20190051615A1 (en) * | 2016-04-02 | 2019-02-14 | Intel Corporation | Systems, methods, and apparatuses for implementing an organic stiffener with an emi shield for rf integration |
CN108735716A (zh) * | 2017-04-25 | 2018-11-02 | 力成科技股份有限公司 | 封装结构 |
US20200194382A1 (en) * | 2018-11-28 | 2020-06-18 | Shiann-Tsong Tsai | Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance |
Also Published As
Publication number | Publication date |
---|---|
CN112103282A (zh) | 2020-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102361804B1 (ko) | 부분 emi 차폐 기능을 갖춘 반도체 디바이스 및 그 제조 방법 | |
US9064781B2 (en) | Package 3D interconnection and method of making same | |
US7960827B1 (en) | Thermal via heat spreader package and method | |
TWI559443B (zh) | 具有柱型互連接件之積體電路封裝系統及其製造方法 | |
TWI384612B (zh) | 具有雙側連接之積體電路封裝件系統 | |
CN106711094A (zh) | 半导体封装件及其制造方法 | |
CN202042472U (zh) | 具有用于高电流、高频和热量耗散的穿透硅通孔的半导体器件 | |
CN102543907B (zh) | 一种热增强型四边扁平无引脚倒装芯片封装及制造方法 | |
CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
CN112103196B (zh) | 电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法 | |
CN102280433B (zh) | 晶圆级芯片尺寸封装结构及其封装方法 | |
KR20080052482A (ko) | 다층 반도체 패키지 | |
CN112234047B (zh) | 分层电磁屏蔽封装结构和封装结构制作方法 | |
WO2022022314A1 (zh) | 一种封装模组及其封装方法、电子设备 | |
CN112103282B (zh) | 系统封装结构和系统封装结构的制备方法 | |
CN106449440A (zh) | 一种具有电磁屏蔽功能的封装结构的制造方法 | |
TWM506373U (zh) | 使用全部或部分融合的介電質引線之晶粒封裝 | |
CN103811362A (zh) | 层叠封装结构及其制作方法 | |
WO2006016198A1 (en) | Electronic component with stacked semiconductor chips and heat dissipating means | |
JP2020109844A (ja) | パッケージ内コンパートメントシールドを備える半導体パッケージ及びその製造方法 | |
CN112018055B (zh) | 电磁屏蔽散热封装结构及其制备方法 | |
KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
CN103560090B (zh) | 一种用于PoP封装的散热结构的制作方法 | |
JP6802314B2 (ja) | 半導体パッケージ及びその製造方法 | |
CN114078823A (zh) | 扇出型封装结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |