JP2013033821A - 基板、電子デバイスおよび電子機器 - Google Patents

Abstract

【課題】半田を介して実装基板に実装した状態にて加わる応力によって半田クラックが発生するのを防止または抑制することのできる基板、電子デバイスおよび電子機器を提供すること。
【解決手段】基板は、ベース５１と、ベース５１の下面に形成され、半田を介して実装基板に接合される複数の外部実装端子９とを有している。また、複数の外部実装端子９には、副電極端子９２１、９２２が含まれている。ベース５１の平面視にて、副電極端子９２１、９２２に外接する円３００を規定したとき、外部実装端子９のすべてが円３００に内包され、副電極端子９２１、９２２の円３００と接する部位である円接部９２１ａ、９２２ａは、円３００の円周上に沿って延在し、かつ、円の中心Ｏを介して対向して設けられている。
【選択図】図６

Description

本発明は、基板、電子デバイスおよび電子機器に関する。

従来から、ジャイロ素子等の機能素子と、この機能素子の駆動等を行うＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップとがケーシング内に設けられた電子デバイスが知られている。このような電子デバイスは、ケーシングの裏面に外部実装端子を有しており、この外部実装端子を介して実装基板に実装される（特許文献１参照）。
特許文献１のセラミックパッケージの裏面には、外部実装端子として主電極パターンおよび副電極パターンが形成されている。このようなセラミックパッケージの実装基板への実装は、半田を介して主電極パターンおよび副電極パターンと実装基板とを接合することにより行われる。

ここで、実装基板は、通常、ガラスエポキシ基板等で構成されており、セラミックパッケージと熱膨張率が異なっている。そのため、セラミックパッケージが実装基板に実装された状態では、昇温に伴って半田と外部実装端子との界面に応力が作用する。
図１１に示すように、特許文献１のセラミックパッケージにおいて前記応力が最も大きく作用する部位は、各角部に形成された副電極パターンの符号Ｍ（４つの副電極パターンに外接する円の中心Ｏ’から最も離間した箇所）で示される箇所である。
しかしながら、特許文献１のセラミックパッケージでは、符号Ｍで示す箇所が“点”であるため、当該箇所に前記応力が集中して作用してしまい、その結果、当該箇所を起点として接合材(半田)のクラックが発生するという問題がある。

特開２００９−９９６６５号公報

本発明の目的は、半田等の接合材を介して実装基板に実装した状態にて加わる応力によって接合材のクラックが発生するのを防止または抑制することのできる基板、電子デバイスおよび電子機器を提供することにある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例１］
本発明の基板は、ベースと、
前記ベースの少なくとも一方の面に配置されている複数の接合端子と、を有し、
前記複数の接合端子には、第１接合端子および第２接合端子が含まれ、
前記ベースの平面視にて、前記複数の接合端子の少なくとも二つに、前記第１接合端子および前記第２接合端子に接する円の円周上に沿って延在している円接部が含まれ、
前記複数の接合端子のすべてが、前記円とその内側とでなる領域からはみ出ぬように配置され、
少なくとも、前記第１接合端子に設けられている第１円接部と、前記第２接合端子に設けられている第２円接部と、を備え、
前記円接部は、前記第１円接部と前記第２円接部を含んでいることを特徴とする。
これにより、円接部にて応力を“線”で受け止めることができ、円接部と接合材との境界に作用する応力をより広範囲に分散させることができる。そのため、接合材を介して実装基板に実装した場合に、この応力によって、接合材のクラックが発生するのを防止または抑制することができる。

［適用例２］
本発明の基板では、前記第１円接部および前記第２円接部は、前記円の中心に対して点対称に設けられていることが好ましい。
これにより、接合材のクラックの発生をより効果的に防止することができる。
［適用例３］
本発明の基板では、前記複数の接合端子には、
第３円接部を有する第３接合端子と、
第４円接部を有する第４接合端子と、が含まれ、
前記円の中心に対して、前記第３円接部は一方に、前記第４円接部は他方に、設けられ、
前記円接部は、前記第３円接部と前記第４円接部を含んでいることが好ましい。
これにより、接合材のクラックの発生をより効果的に防止することができる。

［適用例４］
本発明の基板では、前記第１から前記第４の円接部は、前記円の中心に対して回転対称に配置されていることが好ましい。
これにより、接合材のクラックの発生をより効果的に防止することができる。
［適用例５］
本発明の基板では、前記ベースの前記一方の面は、４つの隅部を有し、
前記第１から前記第４の円接部は、前記ベースの前記４つの隅部に設けられていることが好ましい。
これにより、一方の面上にて、第１接合端子、第２接合端子、第３接合端子および第４接合端子を互いに最大限離間させることができる。

［適用例６］
本発明の基板では、少なくとも１つの前記円接部は、前記ベースの厚さ方向に高さを有していることが好ましい。
これにより、円接部にて応力を“面”で受け止めるため、応力をより広範囲に分散させることができる。そのため、より効果的に接合材のクラックの発生を効果的に防止することができる。

［適用例７］
本発明の基板では、前記ベースは、前記円の円周上の少なくとも一部に円周の外側の窪みとの段差である段差部が設けられており、前記段差部の少なくとも一部に前記円接部を含むことが好ましい。
これにより、円接部を簡単に形成することができる。

［適用例８］
本発明の基板では、前記円接部の長さは、前記円の円周の長さに対して１／１００以上、１／５０以下であることが好ましい。
これにより、接合端子の大型化を防止しつつ、接合材のクラックの発生をより効果的に防止することができる。

［適用例９］
本発明の基板では、前記円接部を有する前記複数の接合端子の少なくとも一つは、機能素子と電気的に接続されているＩＣチップおよび実装基板に設けられている回路の少なくとも一方とは電気的に接続されていない疑似電極端子であることが好ましい。
これにより、疑似電極端子が応力を分散させるので、外部実装端子と実装基板に設けられた回路とを電気的に接続する場合、確実かつ安定的に維持することができる。

［適用例１０］
本発明の基板では、前記複数の接合端子は、実装基板に設けられている回路と電気的に接続される電極端子が含まれており、前記電極端子は、前記一方の面の前記円と接しない位置に配置されていることが好ましい。
これにより、外部実装端子と実装基板に設けられた回路とを電気的に接続する場合、円と接しない位置に配置されている電極端子と回路との接続も確実かつ安定的に維持することができる。

［適用例１１］
本発明の基板では、前記円接部を有する前記複数の接合端子の少なくとも一つは、実装基板に設けられている回路と電気的に接続される電極端子であることが好ましい。
これにより、外部実装端子と実装基板に設けられた回路とを電気的に接続する場合、電極端子が円接部を有するので、電極端子と実装基板に設けられた回路との接続も確実かつ安定的に維持することができる。

［適用例１２］
本発明の電子デバイスは、本発明の基板と、
前記基板の他方の面側に設けられている機能素子と、
前記基板の前記他方の面側に設けられ、前記機能素子と電気的に接続されているＩＣチップと、を有することを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
［適用例１３］
本発明の電子機器は、本発明の基板を有することを特徴とする。
これにより、信頼性の高い電子機器が得られる。

本発明の電子デバイスの第１実施形態を示す平面図（上面図）である。 図１に示す電子デバイスのＥ−Ｅ線断面図である。 図１に示す電子デバイスが有するジャイロ素子の平面図である。 図３に示すジャイロ素子の駆動を説明する平面図である。 図１に示す電子デバイスが有する支持基板を示す平面図である。 図１に示す電子デバイスの平面図（裏面図）である。 図１に示す電子デバイスを実装基板に実装した状態を示す断面図である。 本発明の第２実施形態にかかる電子デバイスの斜視図である。 図８に示す電子デバイスの断面図である。 本発明の第３実施形態にかかる電子デバイスの平面図（裏面図）である。 従来技術を示す平面図（裏面図）である。

以下、本発明の基板、電子デバイスおよび電子機器を添付図面に示す実施形態に基づいて詳細に説明する。
１．電子デバイス
＜第１実施形態＞
まず、本発明の基板を組み込んだ電子デバイス（本発明の電子デバイス）の第１実施形態について説明する。

図１は、本発明の電子デバイスの第１実施形態を示す平面図（上面図）、図２は、図１に示す電子デバイスのＥ−Ｅ線断面図、図３は、図１に示す電子デバイスが有するジャイロ素子の平面図、図４は、図３に示すジャイロ素子の駆動を説明する平面図、図５は、図１に示す電子デバイスが有する支持基板を示す平面図、図６は、図１に示す電子デバイスの平面図（裏面図）、図７は、図１に示す電子デバイスを実装基板に実装した状態を示す断面図である。なお、以下では、説明の便宜上、図１中の紙面手前側を「上」、紙面奥側を「下」、左側を「左」、右側を「右」と言う。また、図１に示すように、互いに直交する３軸を、ｘ軸、ｙ軸およびｚ軸とし、ｚ軸は、電子デバイスの厚さ方向と一致する。また、ｘ軸に平行な方向を「ｘ軸方向」と言い、ｙ軸に平行な方向を「ｙ軸方向」と言い、ｚ軸に平行な方向を「ｚ軸方向」と言う。また、図１では、リッド６の図示を省略している。

図１および図２に示すように、電子デバイス１は、機能素子２と、機能素子２の駆動等を行うＩＣチップ３と、機能素子２およびＩＣチップ３を収納するパッケージ４（本発明の基板を組み込んだパッケージ）とを有している。
機能素子２としては、特に限定されず、例えば、角速度検出素子、加速度検出素子、発振素子等の素子が挙げられるが、以下では、説明の便宜上、機能素子２として角速度検出素子（以下、「ジャイロ素子２」と言う。）を用いた構成について代表して説明する。
このような電子デバイス１は、ジャイロセンサーデバイスとして、好適に用いることができる。

（ジャイロ素子２）
以下、ジャイロ素子２を図３および図４に基づいて説明するが、図３（ａ）は、上側から（リッド６側）から見た上面の平面図であり、図３（ｂ）は、上側からから見た下面の平面図（透過図）である。
ジャイロ素子２は、ｚ軸まわりの角速度を検出する、いわゆる「面内検出型」のセンサーであり、ダブルＴ型の振動片２１を有している。振動片２１は、水晶、タンタル酸リチウム、ニオブ酸リチウムなどの圧電材料で構成することができるが、これらの中でも、水晶で構成するのが好ましい。これにより、優れた温度特性および周波数特性を発揮することができる。

振動片２１は、ｘｙ平面に拡がりを有し、ｚ軸方向に厚みを有する。このような振動片２１は、中央に位置する基部２２と、基部２２からｙ軸方向両側に延出する一対の検出振動腕２３１、２３２と、基部２２からｘ軸方向両側に延出する一対の連結腕２４１、２４２と、連結腕２４１の先端部からｙ軸方向両側に延出する一対の駆動振動腕２５１、２５２と、連結腕２４２の先端部からｙ軸方向両側に延出する一対の駆動振動腕２５３、２５４と、を有している。
また、検出振動腕２３１、２３２および駆動振動腕２５１〜２５４の先端部には、それぞれ、基端側よりも幅の大きい略四角形の重量部が形成されている。このような重量部を設けることにより、ジャイロ素子２の角速度の検出感度が向上する。

このような振動片２１の表面には、各種電極および端子等が形成されている。
具体的には、検出振動腕２３１の上面および下面には、検出信号電極２８１が形成されており、検出振動腕２３２の上面および下面にも、検出信号電極２８１が形成されている。
検出振動腕２３１に形成された一対の検出信号電極２８１は、振動片２１の表面に形成された図示しない配線を介して基部２２に形成された検出信号端子２９１ａに電気的に接続されており、検出振動腕２３２に形成された一対の検出信号電極２８１は、振動片２１の表面に形成された図示しない配線を介して基部２２に形成された検出信号端子２９１ｂに電気的に接続されている。

また、検出振動腕２３１の側面と、その重量部の上面および下面とには、検出接地電極２８２が形成されており、検出振動腕２３２の側面と、その重量部の上面および下面とにも、検出接地電極２８２が形成されている。
検出振動腕２３１に形成された一対の検出接地電極２８２は、振動片２１の表面に形成された図示しない配線を介して基部２２に形成された検出接地端子２９２ａに電気的に接続されており、検出振動腕２３２に形成された一対の検出接地電極２８２は、振動片２１の表面に形成された図示しない配線を介して基部２２に形成された検出接地端子２９２ｂに電気的に接続されている。このような検出接地電極２８２は、検出信号電極２８１に対してグランドとなる電位を有する。

また、駆動振動腕２５１の上面および下面には、駆動信号電極２８３が形成されており、駆動振動腕２５２の上面および下面にも、駆動信号電極２８３が形成されている。また、駆動振動腕２５３の側面と、その重量部の上面および下面とにも、駆動信号電極２８３が形成されており、駆動振動腕２５４の側面と、その重量部の上面および下面とにも、駆動信号電極２８３が形成されている。これら複数の駆動信号電極２８３は、振動片２１の表面に形成された図示しない配線を介して基部２２に形成された駆動信号端子２９３ａに電気的に接続されている。

また、駆動振動腕２５１の側面と、その重量部の上面および下面とには、駆動接地電極２８４が形成されており、駆動振動腕２５２の側面と、その重量部の上面および下面とにも、駆動接地電極２８４が形成されている。また、駆動振動腕２５３の上面および下面にも、駆動接地電極２８４が形成されており、駆動振動腕２５４の上面および下面にも、駆動接地電極２８４が形成されている。これら複数の駆動接地電極２８４は、振動片２１の表面に形成された図示しない配線を介して基部２２に形成された駆動接地端子２９３ｂに電気的に接続されている。このような駆動接地電極２８４は、駆動信号電極２８３に対してグランドとなる電位を有する。

このような構成のジャイロ素子２は、次のようにしてｚ軸まわりの角速度ωを検出する。ジャイロ素子２は、角速度ωが加わらない状態において、駆動信号電極２８３および駆動接地電極２８４の間に電界が生じると、図４（ａ）に示すように、駆動振動腕２５１、２５２、２５３、２５４が矢印Ａに示す方向に屈曲振動を行う。このとき、駆動振動腕２５１、２５２と、駆動振動腕２５３、２５４とは、中心点Ｇを通るｙｚ平面に関して面対称の振動を行っているため、基部２２と連結腕２４１、２４２と検出振動腕２３１、２３２とは、ほとんど振動しない。

この駆動振動を行っている状態でジャイロ素子２にｚ軸まわり角速度ωが加わると、図４（ｂ）に示すような振動を行う。すなわち、駆動振動腕２５１、２５２、２５３、２５４および連結腕２４１、２４２に矢印Ｂ方向のコリオリの力が働き、この矢印Ｂ方向の振動に呼応して、矢印Ｃ方向の検出振動が励起される。そして、この振動により発生した検出振動腕２３１、２３２の歪みを検出信号電極２８１および検出接地電極２８２が検出して角速度ωが求められる。

（ＩＣチップ３）
ＩＣチップ３は、ジャイロ素子２を駆動させる駆動回路や、チャージアンプを含む検出回路などが集積させて形成された電子素子である。すなわち、ＩＣチップ３は、ジャイロ素子２の駆動信号電極２８３に対して電気信号を出力するとともに、検出信号電極２８１から電気信号を入力して処理することにより、ｚ軸まわりの角速度ωを求める電子素子である。

（パッケージ４）
図２に示すように、パッケージ４は、上面に開放する凹部５４が形成されたパッケージベース５と、凹部５４の開口を塞ぐようにパッケージベース５に接合されたリッド６とを有している。
パッケージベース５に形成された凹部５４は、パッケージベース５の上面に開放する第１の凹部５４１と、第１の凹部５４１のｘ軸方向の両端部を除く中央部に開放し、第１の凹部５４１よりも横断面積の小さい第２の凹部５４２と、第２の凹部５４２のｙ軸方向の両端部を除く中央部に開放し、第２の凹部５４２よりも横断面積の小さい第３の凹部５４３とを有している。

すなわち、パッケージベース５は、底部を構成する板状のベース５１と、ベース５１の上面に設けられ、第３の凹部５４３の横断面形状に対応する空間を内側に有する枠状の第１の側壁５２１と、第１の側壁５２１の上面に設けられ、第２の凹部５４２の横断面形状に対応する空間を内側に有する枠状の第２の側壁５２２と、第２の側壁５２２の上面に設けられ、第１の凹部５４１の横断面形状に対応する空間を内側に有する枠状の第３の側壁５２３とを有している。

また、パッケージベース５には、パッケージ４の内外を連通する封止孔５５が形成されていている。封止孔５５は、パッケージ４内を減圧環境（好ましくは真空）とするための孔である。パッケージ４内を減圧環境とすることにより、ジャイロ素子２の振動特性が向上する。このような封止孔５５は、パッケージ４内の空気を除去したのち、金属材料で構成された封止材２００によって封止される。
パッケージベース５の構成材料としては、特に限定されないが、酸化アルミニウム等の各種セラミックスを用いることができる。このような構成材料によりパッケージベース５を製造する場合、複数の平板状の基板を積層して積層体を形成し、この積層体を焼成することにより、パッケージベース５を簡単に製造することができる。

リッド６は、板状をなし、凹部５４の開口を塞いでパッケージベース５に接合されている。このようなリッド６の構成材料としては、特に限定されないが、パッケージベース５の構成材料と線膨張係数が近似する部材であると良い。例えば、パッケージベース５の構成材料を前述のようなセラミックスとした場合には、コバール等の合金とするのが好ましい。なお、リッド６は、例えば、パッケージベース５にシームリング６１を介してシーム溶接されている。

このようなパッケージ４の第３の凹部５４３の底面には、ダイパッド１２が形成されており、このダイパッド１２にＩＣチップ３がダイアタッチされている。また、図２に示すように、ＩＣチップ３の上面には、複数のＩＣパッド３１が形成されており、これらＩＣパッド３１は、それぞれ、第２の凹部５４２の底面に形成されたボンディングパッド７１に金属ワイヤーを介して電気的に接続されている。
また、第１の凹部５４１の底面には、エポキシ系導電性接着剤１０およびシリコーン系導電性接着剤１１を介して支持基板８が接着固定されている。支持基板８は、ＴＡＢ実装用の基板を用いている。

図５に示すように、支持基板８は、内側に開口８１ａを有する板枠状の基部８１と、基部８１の下面に形成された導体パターン８２とを有している。導体パターン８２は、６つのリード８２１を有し、これらリード８２１は、それぞれ、その一部において折り曲げられ、その先端が開口８１ａ内を通過して基部８１よりも上方に位置している。
これらリード８２１の先端部には、導電性接着剤１３を介してジャイロ素子２が他と接触しないように空中に支持されている。この状態にて、６つのリード８２１とジャイロ素子２に形成された６つの端子２９１ａ、２９１ｂ、２９２ａ、２９２ｂ、２９３ａ、２９３ｂとが１対１の関係で導電性接着剤１３を介して電気的に接続されている。
また、導体パターン８２は、基部８１の縁部に形成された６つの接続パッド８２２を有しており、６つの接続パッド８２２と、６つのリード８２１とが１対１の関係で電気的に接続されている。

一方、パッケージベース５の第１の凹部５４１の底面には、６つの接続パッド８２２に対応する６つのボンディングパッド７２が形成されており、これらが１対１の関係でエポキシ系導電性接着剤１０およびシリコーン系導電性接着剤１１を介して電気的に接続されている。
エポキシ系導電性接着剤１０を支持基板８の外周側に配置し、シリコーン系導電性接着剤１１を支持基板８の開口８１ａに近い側に配置しているため、エポキシ系導電性接着剤１０によって、接続パッド８２２とボンディングパッド７２との確実な電気的導通を図ることができるとともに、シリコーン系導電性接着剤１１によって、ジャイロ素子２が駆動振動している際のリード８２１の共振を吸収することができる。

図６に示すように、パッケージ４の裏面４１（ベース５１の下面）には、複数の外部実装端子９が形成されている。そして、図７に示すように、電子デバイス１は、これら各外部実装端子９にて半田（接合材）１１０を介して実装基板１００に実装される。
なお、実装基板１００としては、特に限定されず、例えば、回路が形成されたプリント配線基板が挙げられる。また、接合材としては、半田１１０に限定されず、例えば、導電性接着材、導電性バンプなどの導電性接合材を用いてもよい。また、接合材によって電気的な導通を図る必要がない場合には、例えば、エポキシ系、アクリル系、シリコーン系の絶縁性接着剤を用いてもよい。
なお、本発明の基板は、少なくともベース５１と、ベース５１の下面に形成された複数の外部実装端子９とで構成されている。ベース５１の形状は、板状でなくとも、例えば上面が凹状であって、ベース５１が凹部を有するパッケージであってもよい。

図６に示すように、複数の外部実装端子９は、電気的な接続を伴う６つの主電極端子（電極端子）９１１、９１２、９１３、９１４、９１５、９１６と、電気的な接続を伴わない４つの副電極端子（疑似電極端子）９２１、９２２、９２３、９２４とで構成されている。
主電極端子９１１〜９１６は、パッケージベース５に形成された図示しない導体ポスト等を介して、ボンディングパッド７１、７２のいずれかと電気的に接続されている。電子デバイス１が実装基板１００に実装された状態では、これら主電極端子９１１〜９１６がそれぞれ半田１１０を介して実装基板１００に形成された回路に電気的に接続され、これにより、実装基板１００の回路とパッケージ４内のＩＣチップ３およびジャイロ素子２とが電気的に接続される。なお、このような主電極端子９１１〜９１６の少なくとも１つは、例えば、パッケージ４の基準電位を安定化するためのグランド電極として機能してもよい。

また、主電極端子９１１〜９１６は、裏面４１のｘ軸方向中央部に集まって形成されており、それぞれ、ｙ軸方向に延在している。これにより、裏面４１の各角部に、副電極端子９２１〜９２４を形成するスペースを十分に確保することができる。
また、主電極端子９１１〜９１６は、パッケージ４の裏面４１から側面へ回り込んで形成されているのが好ましい。このように、主電極端子９１１〜９１６をパッケージ４の側面まで延長することにより、主電極端子９１１〜９１６と半田１１０の接触面積を大きくなり、パッケージ４と実装基板１００と接合強度が高まる。また、主電極端子９１１〜９１６の側面部分に半田１１０が濡れ広がることにより、パッケージ４の外周から半田１１０が突出するため、主電極端子９１１〜９１６と半田１１０の接合状態等を簡単に確認することができ、生産性や歩留まりが向上する。

このような主電極端子９１１〜９１６は、その全域が後述する円３００に内包されている。
副電極端子９２１〜９２４は、実装基板１００に形成された回路とＩＣチップ３およびジャイロ素子２との電気的な接続を伴わない端子であり、例えば、パッケージ４と実装基板１００との接合強度を高めるため、実装基板１００に対するパッケージ４の位置決めを行うための端子である。

なお、副電極端子９２１〜９２４の少なくとも１つは、ジャイロ素子２やＩＣチップ３と電気的に接続されるが、実装基板１００に形成された回路とは電気的に接続されない形態でもよい。例えば、実装基板１００に形成された回路との電気的な接続は必要としないが、電子デバイス１の検査などに使用される電極端子を副電極端子９２１〜９２４として用いることができる。

また、副電極端子９２１〜９２４は、裏面４１の４つ隅部（角部）に別れて設けられている。これにより、副電極端子９２１〜９２４を互いに最大限離間させることができ、上述した副電極端子としての機能を効果的に発揮することができる。すなわち、パッケージ４と実装基板１００との応力Ｆに対する接合強度をより高めることができ、さらに、実装基板１００に対するパッケージ４の位置決めをより精度よく行うことができる。また、例えば裏面４１の形状が６角形であれば６つの隅部に副電極を設けることも可能であり、適宜に副電極を設けることができる。
なお、前記「角部」には、丸み付けされたものや、一部が欠損しているもの等が含まれる。

ここで、電子デバイス１では、図６に示すように、ｘｙ平面視にて、離間幅Ｗ（すなわち、全ての外部実装端子９から任意に一対の端子を選択し、選択した一方の端子の輪郭上の点と他方の端子の輪郭上の点とを結んだ直線の最大長さ）が最も大きい副電極端子（第１接合端子）９２１と副電極端子（第２接合端子）９２２とに外接する円３００を規定したとき、全ての外部実装端子９の全域が円３００に内包または内接されるように各外部実装端子９を形成している。また、副電極端子９２１の輪郭の一部であって円３００と接する円接部（第１円接部）９２１ａと、副電極端子９２２の輪郭の一部であって円３００と接する円接部（第２円接部）９２２ａは、それぞれ、円３００の円周上に沿って延在しており、かつ、円３００の中心Ｏを介して対向している。

また、本実施形態では、副電極端子（第３接合端子）９２３および副電極端子（第４接合端子）９２４も、それぞれ、その輪郭の一部であって円３００と接する円接部（第３円接部、第４円接部）９２３ａ、９２４ａを有し、円接部９２３ａ、９２４ａは、それぞれ、円３００の円周上に沿って延在しており、かつ、中心Ｏを介して対向している。
このような構成とすることにより、半田１１０の破損、すなわち半田クラックの発生を防止または抑制することができる。具体的には、例えば、実装基板１００をガラスエポキシ基板で構成し、パッケージベース５をアルミナで構成した場合、これら材料の熱膨張率が異なるため、電子デバイス１が実装基板１００に実装された状態（図７に示す状態）では、昇温（温度変化）に伴って半田１１０と外部実装端子９との界面に応力（熱衝撃）Ｆが作用する。

このような応力Ｆは、前記界面のうちでも中心Ｏからの距離が最も大きい部位、すなわち円３００の円周上に位置する円接部９２１ａ、９２２ａ、９２３ａ、９２４ａに特に作用する。これは、中心Ｏからの距離が大きくなるに連れて実装基板１００とパッケージベース５の変形量（膨張量）の差が大きくなるためである。このように、円接部９２１ａ〜９２４ａと半田１１０との境界に、より大きな応力Ｆが加わるため、当該部位を起点として半田クラックが発生し易い。

そのため、電子デバイス１では、円接部９２１ａ〜９２４ａを円３００の円周上に沿って延在させた円弧とし、円接部９２１ａ〜９２４ａにて応力Ｆを“線”で受け止め、応力Ｆを分散させることにより、応力Ｆの局所的な集中を防止または抑制している。これにより、円接部９２１ａ〜９２４ａと半田１１０の境界を起点とした半田クラックの発生を効果的に防止または抑制することができる。
このような構成とすることによって、円接部９２１ａ〜９２４ａにて応力Ｆを受け止めるため、円３００の中に位置する主電極端子（電極端子）９１１、９１２、９１３、９１４、９１５、９１６の半田クラックの発生を防止できる。

ここで、本実施形態では、円接部９２１ａ、９２２ａが中心Ｏを介して点対称に形成されているため、円接部９２１ａ、９２２ａにて、これらの間に加わる応力Ｆをバランスよくかつ効率的に受け止めることができ、半田クラックの発生をより効果的に防止することができる。なお、円接部９２３ａ、９２４ａについても中心Ｏを介して点対称に形成されており、上記と同様の効果を発揮することができる。

また、本実施形態では、中心Ｏを介して対向配置された一対の円接部９２１ａ、９２２ａと、これらの離間方向とは異なる方向にて中心Ｏを介して対向配置された一対の円接部９２３ａ、９２４ａとの、２組計４つの円接部にて応力Ｆを受け止めるため、応力Ｆを効率的に受け止めることができ、半田クラックの発生をより効果的に防止することができる。

また、円接部９２１ａ〜９２４ａが中心Ｏに対して回転対称に形成されているため、円接部９２１ａ〜９２４ａにて応力Ｆをバランスよく受け止めることができ、半田クラックの発生をより効果的に防止することができる。特に、円接部９２１ａ、９２２ａの離間方向と、円接部９２３ａ、９２４ａの離間距離とがほぼ直交しているため、円接部９２１ａ〜９２４ａにて応力Ｆをよりバランスよく受け止めることができ、上記効果をより効果的に発揮することができる。
このような円接部９２１ａ〜９２４ａの長さは、特に限定されないが、例えば、円３００の円周の長さの１／１００以上、１／５０以下程度であるのが好ましい。このような長さとすることにより、副電極端子９２１〜９２４の大型化を防止しつつ、上述した効果を十分に発揮することができる。

以上、電子デバイス１の構成について詳細に説明した。このような電子デバイス１によれば、半田１１０を介して実装基板１００に実装された状態にて、昇温等により発生する応力Ｆが加わっても半田クラック（半田１１０の破損）の発生を防止または抑制でき、実装基板１００への強固な実装（接合）を維持することができる。そのため、電子デバイス１の信頼性が向上する。なお、電子デバイス１は、パッケージ４の大きさ（裏面の大きさ）が大きい程、上述した効果を顕著に発揮することができる。

また、電子デバイス１では、円接部９２１ａ〜９２４ａを有するのが電気的な接続を伴わない副電極端子９２１〜９２４であり、電気的な接続を伴う主電極端子９１１〜９１６は、円３００の円周に接することなくその内側に位置している。そのため、主電極端子９１１〜９１６と半田１１０との境界に作用する応力Ｆは、円接部９２１ａ〜９２４ａと半田１１０との境界に作用する応力Ｆよりも小さく、主電極端子９１１〜９１６と半田１１０との境界を起点とする半田クラックの発生を効果的に防止することができる。したがって、主電極端子９１１〜９１６と実装基板１００に形成された回路とが電気的に接続した状態を、より確実かつ安定的に維持することができ、電子デバイス１の信頼性が向上する。
なお、図６に示すように、封止孔５５は、裏面４１の中心Ｏからずれた位置に形成されているが、中心Ｏと重なるようにして形成されていてもよい。中心Ｏに重なる位置は、前述のような応力Ｆがほとんど加わらない場所であるため、封止材２００にて封止された状態をより確実に維持することができる。

＜第２実施形態＞
次に、本発明の電子デバイスの第２実施形態について説明する。
図８は、本発明の第２実施形態にかかる電子デバイスの斜視図、図９は、図８に示す電子デバイスの断面図である。
以下、第２実施形態の電子デバイスについて、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

本発明の第２実施形態にかかる電子デバイスは、副電極端子が有する円接部の構成が異なる以外は、前述した第１実施形態と同様である。なお、前述した第１実施形態と同様の構成には同一符号を付してある。
本実施形態では、副電極端子９２１〜９２４が互いに同様の構成であるため、以下では、副電極端子９２３について代表して説明し、他の副電極端子９２１、９２２、９２４については、その説明を省略する。

図８に示すように、本実施形態の電子デバイス１が有するパッケージ４の裏面４１であって、円接部９２３ａに対応する部位には段差部４１１が形成されている。段差部４１１では、それよりも縁側の面が中心側の面よりも窪んでおり、上側（他方の面側）に位置している。そして、副電極端子９２３は、このような段差部４１１を覆うようにして形成されていることで、段差部４１１での接合材との密着性を安定的に得ることができる。これにより、円接部９２３ａは、ｚ軸方向に高さを有している。なお、円接部９２１ａの高さとしては、特に限定されないが、例えば、０．１〜２ｍｍ程度であるのが好ましい。

このように、円接部９２１ａ〜９２４ａがｚ軸方向に高さを有することにより、実装基板１００には図９に示すような状態で実装される。そのため、円接部９２１ａ〜９２４ａにて応力Ｆを“面”で受け止めることができ、応力Ｆを分散させることにより応力Ｆの局所的な集中を防止または抑制している。これにより、円接部９２１ａ〜９２４ａと半田１１０の境界を起点とした半田クラックの発生を効果的に防止または抑制することができる。
このように、本実施形態では、円接部９２１ａ〜９２４ａにて応力Ｆを“面”で受け止めるため、“線”で受け止める構成の前述した第１実施形態と比較して、応力Ｆをより広範囲に分散させることができる。そのため、第１実施形態と比較してもより効果的に半田クラックの発生を効果的に防止または抑制することができる。

また、裏面４１に段差部４１１を形成することにより、副電極端子９２１〜９２４を厚くすることなく、高さを有する円接部９２１ａ〜９２４ａを形成することができる。そのため、厚みが増すことによる副電極端子９２１〜９２４の強度低下や電子デバイス１の大型化を防止しつつ、高さを有する円接部９２１ａ〜９２４ａを簡単に形成することができる。
このような第２実施形態においても、前述した第１実施形態と同様の効果を発揮することができる。

＜第３実施形態＞
次に、本発明の電子デバイスの第３実施形態について説明する。
図１０は、本発明の第３実施形態にかかる電子デバイスの平面図（裏面図）である。
以下、第３実施形態の電子デバイスについて、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

本発明の第３実施形態にかかる電子デバイスは、副電極端子の構成が異なる以外は、前述した第１実施形態と同様である。なお、前述した第１実施形態と同様の構成には同一符号を付してある。
図１０に示すように、本実施形態の電子デバイス１では、ｙ軸方向に並ぶ副電極端子９２１、９２３が一体的に形成されているとともに、副電極端子９２２、９２４が一体的に形成されている。

すなわち、本実施形態の電子デバイス１では、２つの副電極端子９２５、９２６を有している。また、副電極端子９２５は、その輪郭の一部であって円３００に接するとともに円３００の円周上に沿って延在する２つの円接部９２１ａ、９２３ａを有し、同様に、副電極端子９２６は、その輪郭の一部であって円３００に接するとともに円３００の円周上に沿って延在する２つの円接部９２２ａ、９２４ａを有している。また、円接部９２１ａ、９２３ａは、中心Ｏを介して対向して配置されており、同様に、円接部９２２ａ、９２４ａは、中心Ｏを介して対向して配置されている。
このような第３実施形態においても、前述した第１実施形態と同様の効果を発揮することができる。

２．電子機器
上述した電子デバイス１は、各種電子機器に組み込むことができる。電子デバイス１を組み込んだ本発明の電子機器としては、特に限定されないが、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラ、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレータ、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。

以上、本発明の基板、電子デバイスおよび電子機器を図示の各実施形態に基づいて説明したが、本発明はこれらに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物や、工程が付加されていてもよい。また、本発明の基板、電子デバイスおよび電子機器は、前記各実施形態のうち、任意の２以上の構成（特徴）を組み合わせたものであってもよい。

なお、前述した実施形態では、電子デバイスがＩＣおよび機能素子を収納するパッケージを有していたが、板状のベースと、該ベースの下面に形成された外部実装端子とを有していれば、すなわち本発明の基板を有していれば、これに限定されない。したがって、電子デバイスは、例えば、下面に外部実装端子が形成されたベースの上面に、ＩＣと機能素子とが固定された構成であってもよい。このような場合には、例えば、モールド材等によってＩＣおよび機能素子がモールドされていてもよい。
また、前述した実施形態では、ＩＣと機能素子とが厚さ方向に重なるようにパッケージに収納されている構成について説明したが、これらのパッケージ内での配置は、これに限定されない。例えば、パッケージ内にて、ＩＣと機能素子とが横（ｘｙ平面方向）に並んでいてもよい。

また、前述した実施形態では、パッケージ内に機能素子としてジャイロ素子のみを収納した構成について説明したが、これに限定されず、例えば、さらに、加速度検出素子等を収納してもよい。
また、前述した実施形態では、円接部を有する外部実装端子のすべてが副電極端子である構成について説明したが、これに限定されず、円接部を有する外部実装端子の一部または全部が主電極端子（グランド電極を含む）であってもよい。
また、前述した実施形態では、副電極端子が４つの場合について説明したが、副電極端子の数は、本発明の作用効果が導ければよくて、例えば、２つであってもよい。この場合には、例えば、副電極端子９２３、９２４を省略することができる。

１‥‥電子デバイス ２‥‥ジャイロ素子（機能素子） ２１‥‥振動片 ２２‥‥基部 ２３１、２３２‥‥検出振動腕 ２４１、２４２‥‥連結腕 ２５１、２５２、２５３、２５４‥‥駆動振動腕 ２８１‥‥検出信号電極 ２８２‥‥検出接地電極 ２８３‥‥駆動信号電極 ２８４‥‥駆動接地電極 ２９１ａ、２９１ｂ‥‥検出信号端子 ２９２ａ、２９２ｂ‥‥検出接地端子 ２９３ａ‥‥駆動信号端子 ２９３ｂ‥‥駆動接地端子 ３‥‥ＩＣチップ ３１‥‥ＩＣパッド ４‥‥パッケージ ４１‥‥裏面 ４１１‥‥段差部 ５‥‥パッケージベース ５１‥‥ベース ５２１‥‥第１の側壁 ５２２‥‥第２の側壁 ５２３‥‥第３の側壁 ５４‥‥凹部 ５４１‥‥第１の凹部 ５４２‥‥第２の凹部 ５４３‥‥第３の凹部 ５５‥‥封止孔 ６‥‥リッド ６１‥‥シームリング ７１、７２‥‥ボンディングパッド ８‥‥支持基板 ８１‥‥基部 ８１ａ‥‥開口 ８２‥‥導体パターン ８２１‥‥リード ８２２‥‥接続パッド ９‥‥外部実装端子 ９１１、９１２、９１３、９１４、９１５、９１６‥‥主電極端子 ９２１、９２２、９２３、９２４、９２５、９２６‥‥副電極端子 ９２１ａ、９２２ａ、９２３ａ、９２４ａ‥‥円接部 １０‥‥エポキシ系導電性接着剤 １１‥‥シリコーン系導電性接着剤 １２‥‥ダイパッド １３‥‥導電性接着剤 １００‥‥実装基板 １１０‥‥半田 ２００‥‥封止材 ３００‥‥円 Ｆ‥‥応力 Ｏ、Ｏ’‥‥中心 Ｗ‥‥幅

Claims (13)

1. ベースと、
   前記ベースの少なくとも一方の面に配置されている複数の接合端子と、を有し、
   前記複数の接合端子には、第１接合端子および第２接合端子が含まれ、
   前記ベースの平面視にて、前記複数の接合端子の少なくとも二つに、前記第１接合端子および前記第２接合端子に接する円の円周上に沿って延在している円接部が含まれ、
   前記複数の接合端子のすべてが、前記円とその内側とでなる領域からはみ出ぬように配置され、
   少なくとも、前記第１接合端子に設けられている第１円接部と、前記第２接合端子に設けられている第２円接部と、を備え、
   前記円接部は、前記第１円接部と前記第２円接部を含んでいることを特徴とする基板。
2. 前記第１円接部および前記第２円接部は、前記円の中心に対して点対称に設けられていることを特徴とする請求項１に記載の基板。
3. 前記複数の接合端子には、
   第３円接部を有する第３接合端子と、
   第４円接部を有する第４接合端子と、が含まれ、
   前記円の中心に対して、前記第３円接部は一方に、前記第４円接部は他方に、設けられ、
   前記円接部は、前記第３円接部と前記第４円接部を含んでいることを特徴とする請求項１または２に記載の基板。
4. 前記第１から前記第４の円接部は、前記円の中心に対して回転対称に配置されていることを特徴とする請求項３に記載の基板。
5. 前記ベースの前記一方の面は、４つの隅部を有し、
   前記第１から前記第４の円接部は、前記ベースの前記４つの隅部に設けられていることを特徴とする請求項４に記載の基板。
6. 少なくとも１つの前記円接部は、前記ベースの厚さ方向に高さを有していることを特徴とする請求項１ないし５のいずれか一項に記載の基板。
7. 前記ベースは、前記円の円周上の少なくとも一部に円周の外側の窪みとの段差である段差部が設けられており、前記段差部の少なくとも一部に前記円接部を含むことを特徴とする請求項１ないし６のいずれか一項に記載の基板。
8. 前記円接部の長さは、前記円の円周の長さに対して１／１００以上、１／５０以下であることを特徴とする請求項１ないし７のいずれか一項に記載の基板。
9. 前記円接部を有する前記複数の接合端子の少なくとも一つは、機能素子と電気的に接続されているＩＣチップおよび実装基板に設けられている回路の少なくとも一方とは電気的に接続されていない疑似電極端子であることを特徴とする請求項１ないし８のいずれか一項に記載の基板。
10. 前記複数の接合端子は、実装基板に設けられている回路と電気的に接続される電極端子が含まれており、前記電極端子は、前記一方の面の前記円と接しない位置に配置されていることを特徴とする請求項１ないし９のいずれか一項に記載の基板。
11. 前記円接部を有する前記複数の接合端子の少なくとも一つは、実装基板に設けられている回路と電気的に接続される電極端子であることを特徴とする請求項１ないし１０のいずれか一項に記載の基板。
12. 請求項１ないし１１のいずれか一項に記載の基板と、
    前記基板の他方の面側に設けられている機能素子と、
    前記基板の前記他方の面側に設けられ、前記機能素子と電気的に接続されているＩＣチップと、を有することを特徴とする電子デバイス。
13. 請求項１ないし１１に記載の基板を有することを特徴とする電子機器。

Images