DE19907276C2 - Verfahren zur Herstellung einer Lötverbindung zwischen einem elektrischen Bauelement und einem Trägersubstrat - Google Patents
Verfahren zur Herstellung einer Lötverbindung zwischen einem elektrischen Bauelement und einem TrägersubstratInfo
- Publication number
- DE19907276C2 DE19907276C2 DE19907276A DE19907276A DE19907276C2 DE 19907276 C2 DE19907276 C2 DE 19907276C2 DE 19907276 A DE19907276 A DE 19907276A DE 19907276 A DE19907276 A DE 19907276A DE 19907276 C2 DE19907276 C2 DE 19907276C2
- Authority
- DE
- Germany
- Prior art keywords
- component
- carrier substrate
- solder
- landing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0475—Molten solder just before placing the component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer
Lötverbindung zwischen einem elektrischen Bauelement und ei
nem Trägersubstrat mit den im Oberbegriff des Anspruchs 1 an
gegebenen Merkmalen.
Die Entwicklung moderner elektrischer bzw. elektronischer
Bauelemente mit hohem Integrationsgrad führt zu immer größe
ren Anforderungen an die Präzision bei der Aufbringung dieser
Bauelemente auf ein Trägersubstrat, beispielsweise eine Lei
terplatte oder ein Keramiksubstrat. Um eine mechanisch stabi
le Verbindung der Bauelemente mit dem Trägersubstrat und eine
verbesserte Wärmeableitung der von den Bauelementen erzeugten
Wärme zu erreichen, werden elektrische bzw. elektronische
Bauelemente, wie beispielsweise ungehäuste Leistungshalblei
ter auf metallische Landeflächen des Trägersubstrats aufgelö
tet. Da die Bauelemente ungehäust sind, darf beim Verlöten
kein Flußmittel verwandt werden. Bei den bekannten Verfahren
werden spezielle Lötschichten bzw. Lotdepots, sogenannte Lot-
Preforms, welche aus zugeschnittenen Folienstücken einer
Gold-Zinn-Lötfolie bestehen, auf die den Bauelementen zuge
ordneten Landeflächen des Trägersubstrats aufgelegt. Nach der
Aufbringung der recht empfindlichen und teuren Lot-Preforms
werden die Bauelemente auf die Lot-Preforms aufgesetzt. Falls
erforderlich, können auf die gleich Weise noch weitere elek
trische und/oder elektronische Bauelemente in einer Art
Schichtbauweise mittels weiterer Lot-Preforms auf die Ober
seite der bereits aufgebrachten Bauelemente aufgesetzt wer
den, falls die Oberseiten dieser Bauelemente mit entsprechend
ausgebildeten Landeflächen versehen sind. Anschließend werden
die Bauelemente in einer Lötkammer mit den zugeordneten Lan
deflächen in einer Atomsphäre aus Formiergas verlötet. Da oh
ne Flußmittel gearbeitet werden muß, besteht beim Auflöten
die Schwierigkeit, daß die Bauelemente auf den geschmolzenen
großflächigen Lötschichten "wegschwimmen" können. Daher muß
das Bauelement mit einer speziellen Haltevorrichtung präzise
in seiner Position gehalten werden, bis das Lot weitgehend
erstarrt ist. Durch die große Anzahl der aufzubringenden Bau
elemente und die zum Abkühlen und Erstarren der Lotschichten
benötigte Zeit wird der Aufwand bei der Bestückung des Trä
gersubstrats sehr groß. Die langen Abkühlperioden führen in
einer automatischen Linienfertigung zu langen Taktzeiten, die
sich sehr nachteilig auf die Herstellungskosten auswirken.
Oft müssen teure Abkühlvorrichtungen eingesetzt werden, um
die Lötschichten schneller abkühlen zu können.
Aus der DE 42 35 908 A1 ist ein Verfahren zur Herstellung ei
ner Lötverbindung zwischen einem elektrischen/elektronischen
Bauelement und einem Trägersubstrat bekannt, bei dem ein Lot
formteil auf ein metallisches Flächenstück eines Trägersub
strats aufgesetzt wird. Anschließend wird ein Halbleiterbau
element auf das Lotformteil aufgesetzt und in einer Schutz
gasatmosphäre mit dem Trägersubstrat verlötet.
Aus der DE-OS 19 03 274 ist Verfahren zum Auflöten eines
Halbleiterkörpers auf einen Träger bekannt, bei dem zunächst
ein Träger mit einer Lotschicht in Form einer Lotfolie verse
hen wird und anschließend ein Halbleiterbauelement auf die
Lotfolie aufgelegt und mit dem Träger verlötet wird. Zur Ju
stierung des Halbleiterkörpers dient eine in die Lotschicht
eingebrachte Orientierungsgrube.
Aus der DE 44 16 959 A1 ist bekannt, Kontaktflächen einer
Leiterplatte mit einer Paste oder einem Lötdepot zu versehen,
die Leiterplatte mit Bauelementen zu bestücken und anschlie
ßend die Bauelemente in einem Reflow-Ofen mit der Leiterplat
te zu verlöten. Die Reflow-Lötanlage kann mit einem inerten
Abdeckgas betrieben werden.
Durch das erfindungsgemäße Verfahren mit den kennzeichnenden
Merkmalen des Anspruchs 1, werden die bekannten Probleme bei
der Herstellung einer Lötverbindung zwischen Bauelemente und
Trägersubstrat vermieden.
Dies wird durch eine Beschichtung
der metallischen Landeflächen auf dem Trägersubstrat mit ei
ner reinen Zinnschicht erreicht, deren Schichtdicke kleiner
als 10 Mikrometer ist. Im geschmolzenen Zustand diffundiert
dann das Zinn sowohl in die metallischen Landeflächen des
Trägersubstrats als auch in die metallischen Anschlußflächen
des Bauelementes. Aufgrund der sehr dünnen Zinnschicht bil
det sich durch den Diffusionsprozeß sehr schnell eine dünne
Schicht einer intermetallischen Phase zwischen der Landeflä
che des Trägersubstrats und der Anschlußfläche des Bauele
mentes. Die Ausbildung der intermetallischen Phase führt zu
einer raschen Erhöhung des Schmelzpunktes, wodurch die dünne
Lötschicht innerhalb von nur wenigen Sekunden erstarrt.
Vorteilhaft können durch das rasche Erstarren des Lotes die
Taktzeiten bei der Herstellung der bestückten Trägersubstra
te erheblich reduziert werden. Dies führt insbesondere in
einer automatischen Linienfertigung zu erheblichen Kosten
einsparungen.
Weiterhin kann das Verfahren vorteilhaft mit am Markt er
hältlichen Präzisionsbestückern durchgeführt werden. Es wird
lediglich ein Heiztisch und eine Formiergaszuführung im Be
stückungsbereich des Trägersubstrats benötigt. Abkühlvor
richtungen sind nicht erforderlich. Außerdem entfällt die
Verwendung der teuren und empfindlichen Lot-Preforms.
Mit dem erfindungsgemäßen Verfahren können auch kleine Bau
elemente mit Kantenlängen von etwa 250 µm auf ein Trägersub
strat aufgelötet werden.
Weiterhin ist vorteilhaft, daß die Zinnschicht auf lediglich
235°C erwärmt werden muß, um schmelzflüssig zu werden. Die
sich beim Erstarren ausbildende intermetallische Phase weist
einen sehr viel höheren Schmelzpunkt auf, so daß durch das
erfindungsgemäße Verfahren hochschmelzende Lötverbindungen
mit geringen Prozeßtemperaturen hergestellt werden können,
wodurch die thermische Belastung der Bauelemente vorteilhaft
verringert werden kann.
Weiterbildungen und vorteilhafte Ausgestaltungen der Erfin
dung werden durch die in den Unteransprüchen enthaltenen
Merkmale ermöglicht.
Besonders vorteilhaft ist, wenn zunächst die Zinnschicht
verflüssigt wird und anschließend das Bauelement mit einer
Bestückungsvorrichtung auf die verflüssigte Zinnschicht auf
gebracht wird. Sobald die metallische Anschlußfläche des
Bauelementes in Kontakt mit der verflüssigten Lötschicht ge
rät kommt es sehr schnell durch Diffusion des Zinns zur Aus
bildung der intermetallischen Phase und zum Erstarren des
Lotes.
Vorteilhaft kann das Bauelement bis zum Erstarren des Lotes
von der Bestückungsvorrichtung präzise in seiner Position
auf dem Trägersubstrat gehalten werden. Auf diese Weise kön
nen Bauelemente mit Genauigkeiten von unter 10 µm mit be
kannten Bestückungsautomaten auf einfache und preiswerte
Weise auf dem Trägersubstrat plaziert und befestigt werden.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen
dargestellt und werden in der nachfolgenden Beschreibung nä
her erläutert.
Es zeigt
Fig. 1. Schematisch einen Querschnitt durch ein Trägersub
strat mit einem aufzulötenden Bauelement nach dem Stand der
Technik,
Fig. 2 einen Querschnitt durch ein Trägersubstrat mit einem
aufzulötenden Bauelement nach dem erfindungsgemäßen Verfah
ren.
Fig. 1 zeigt ein im Stand der Technik bekanntes Verfahren zur
Verlötung eines Bauelementes mit einem Trägersubstrat. Die
Darstellung ist nicht maßstabsgetreu und beschränkt sich auf
die für die Erfindung wesentlichen Komponenten. Auf der Be
stückungsseite eines Trägersubstrats 2, das beispielsweise
eine Leiterplatte, ein Keramikträger oder ein anderes geeig
netes Substrat sein kann, ist eine metallische Landeflächen 6
zur Aufbringung eines elektrischen/elektronischen Bauelemen
tes 3 vorgesehen. Die Landefläche 6 besteht aus Gold und
weist eine Dicke von etwa 3 µm auf. Das Bauelement 3 ist ein
ungehäustes Halbleiterbauelement, das auf seiner Unterseite
mit einer metallischen Anschlußfläche 7 versehen ist. Die me
tallische Anschlußfläche besteht ebenfalls aus Gold und weist
eine Dicke von beispielsweise 10 µm oder mehr auf. Zur Verlö
tung des Bauelementes 3 mit der Landefläche 6 wird eine spe
zielle Lötschicht bzw. ein Lotdepot, ein sogenanntes Lot-
Preform 4, welches aus einem zugeschnittenen Folienstück ei
ner Gold-Zinn-Lötfolie besteht, auf die Landefläche 6 aufge
legt. Anschließend wird das Bauelement 3 mit der Anschlußflä
che 7 auf das Gold-Zinn-Lotdepot 4 aufgesetzt und das Träger
substrat 2 in einem Lötofen erwärmt bis das Gold-Zinn-Lot des
Lotdepots 4 flüssig wird. Der große Zinnanteil des geschmol
zenen, relativ dicken Lotdepots 4 verhindert dabei ein ra
sches Erstarren der Lötschicht. Während sich das Lot in der
schmelzflüssigen Phase befindet, hält eine nicht dargestellte
Haltevorrichtung das Bauelement 3 in seiner Position auf dem
Trägersubstrat und verhindert ein "Wegschwimmen". Nach dem
allmählichen Abkühlen und Erstarren des geschmolzenen Lotes
ist das Bauelement 3 mit der Landefläche 6 fest verbunden.
Die elektrische Kontaktierung des Bauelementes 3 mit dem Trä
gersubstrat 2 kann über nicht dargestellte Bonddrähte erfol
gen, welche von der Oberseite des Bauelementes 3 zu nicht gezeigten
Leiterbahnanschlüssen des Trägersubstrats 2 geführt
sind.
In Fig. 2 ist ein Querschnitt durch ein Trägersubstrat 2 ge
zeigt, welches die Aufbringung eines Bauelementes 3 auf ein
Trägersubstrat nach dem erfindungsgemäßen Verfahren zeigt.
Das Trägersubstrat 2, beispielsweise eine Keramik, ist mit
einer metallischen Landefläche 6 aus einer etwa 3 µm dicken
Goldschicht versehen. Die Landefläche kann aber auch aus ei
nem anderen Material, beispielsweise auf Kupfer gefertigt
sein. Auch ist denkbar, daß die metallische Landefläche durch
die Oberseite eines Metallträgers gebildet wird. Weiterhin
können auch mehrere Landeflächen auf dem Trägersubstrat zur
Aufbringung eines Bauelementes vorgesehen sein, daß mit meh
reren Anschlußflächen auf die zugeordneten Landeflächen auf
gesetzt wird. Auf die Landefläche 6 ist eine Lötschicht 5 aus
reinem Zinn aufgebracht. Vorzugsweise weist die Zinnschicht 5
in diesem Ausführungsbeispiel eine Dicke von 3 Mikrometern
auf. Sie kann aber auch etwas dicker oder dünner sein, sollte
aber in keinem Fall dicker als 10 Mikrometer ausgebildet
sein. Die Zinnschicht 5 kann beispielsweise galvanisch auf
die Landefläche 6 aufgebracht werden. Aber auch andere Ver
fahren sind möglich. Mit einem Heiztisch wird die Zinnschicht
5 in einer Formiergasatmosphäre erhitzt und verflüssigt und
anschließend ein Bauelement 3 mit seiner metallischen An
schlußfläche 7 in das schmelzflüssige Zinn unter einem loka
len Strom aus Formiergas bestückt und vom Bestückungsarm der
Bestückungsvorrichtung zunächst in seiner Position gehalten.
Die Bestückvorrichtung kann ein bekannter Präzisionsbestücker
sein. Während der Bestückung kann das Bauelemente mit einer
Reibebewegung in die geschmolzene Lötschicht eingedrückt wer
den. Die Anschlußfläche 7 des Bauelementes besteht aus einer
10 µm Gold- oder Kupferschicht oder einer vergleichbaren Me
tallisierung beispielsweise aus Kupfer oder einem anderen ge
eigneten Material. Durch Diffusion des Zinns in der Landefläche
6 und insbesondere in der relativ dicken Anschlußfläche 7
entsteht zwischen Anschlußfläche und Landefläche eine nur we
nige Mikrometer dicke Schicht einer hochschmelzenden interme
tallischen Phasenverbindung von Zinn und Gold, die nach weni
gen Sekunden ohne eine Änderung der Temperatur erstarrt. Die
Diffusion des Zinns muß nicht abgeschlossen sein, um die zum
Halten des Bauelementes benötigte Festigkeit der Lötverbin
dung zu erreichen. Gegebenenfalls kann in einzelnen Fällen
ein Nachhärten der Verbindung durchgeführt werden. Auf Grund
des schnellen Erstarrens der Lötverbindung kann der Bestüc
kungsarm der Bestückungsvorrichtung nach wenigen Sekunden mit
dem Bestückungsvorgang eines weiteren Bauelemente beginnen.
Auf diese Weise lassen sich sämtliche Bauelemente auf der Be
stückungsseite des Trägersubstrats ohne Temperaturänderung
präzise an den vorgesehenen Positionen aufbringen und verlö
ten. Ein versehentliches Verschieben oder Dejustieren eines
Bauelemente beim Verlöten eines anderen Bauelementes ist
nicht möglich.
Falls dies vorgesehen sein sollte, können in gleicher Weise
weitere elektrische/oder elektronische Bauelemente auf die
Oberseite des Bauelementes 3 aufgelötet werden, falls die
Oberseite des Bauelementes 3 mit metallischen Landeflächen
versehen ist. Auf diese Weise ist mit dem oben beschriebenen
Verfahren auch ein Schichtaufbau von Bauelementen auf einem
Trägersubstrat möglich.
Durch die kurze Zeitspanne bis zum Erstarren des Lotes ist
das Verfahren besonders vorteilhaft in einer automatischen
Linienfertigung zur Bestückung zahlreicher elektrischer/
elektronischer SMD- oder Halbleiter-Bauelemente auf Leiter
platten oder Keramiksubstrate einsetzbar. Durch die Reduzie
rung der Taktzeiten zur Bestückung eines einzelnen Substrats
läßt sich der Bestückungsprozeß optimieren.
Claims (5)
1. Verfahren zur Herstellung einer Lötverbindung zwischen
wenigstens einem elektrischen/elektronischen Bauelement (3)
und einem Trägersubstrat (2), welches Trägersubstrat (2) we
nigstens eine metallische Landefläche (6) zur Aufbringung
des Bauelementes (3) aufweist, wobei auf die metallische
Landefläche (6) eine Lötschicht (4, 5) aufgebracht wird und
das Bauelement (3) mit einer metallischen Anschlußfläche (7)
auf die Lötschicht aufgesetzt und ohne Flußmittel in einer
Formiergasatmosphäre mit der Landefläche (6) verlötet wird,
dadurch gekennzeichnet, daß die Lötschicht aus einer auf die
metallische Landefläche (6) aufgebrachten reinen Zinnschicht
(5) mit einer Schichtdicke von weniger als 10 Mikrometern
besteht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
zunächst durch Wärmezufuhr die Zinnschicht (5) auf der Lan
defläche (6) verflüssigt wird und anschließend das Bauele
ment mit einer Bestückungsvorrichtung auf die verflüssigte
Zinnschicht aufgesetzt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß das Bauelement (3) mit der Bestückungsvorrichtung beim
Verlöten so lange in seiner vorbestimmten Position auf der
Landefläche (6) gehalten wird, bis durch Eindiffundieren des
Zinns in die Anschlußflächen (7) des Bauelementes (3) und/
oder die Landeflächen (6) des Trägersubstrats (2) eine Er
starrung des Lotes eintritt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge
kennzeichnet, daß in einer automatischen Linienfertigung
mehrere elektrische Bauelemente (3) mit zugeordneten Lande
flächen (6) des Trägersubstrats (2) verlötet werden.
5. Anordnung mit einem Trägersubstrat und wenigstens einem
Bauelement, hergestellt nach dem Verfahren aus einem der An
sprüche 1 bis 4, dadurch gekennzeichnet, daß zwischen der
Anschlußfläche (7) des Bauelementes (3) und der Landefläche
(6) des Trägersubstrats (2) eine nur wenige Mikrometer dicke
Schicht einer intermetallischen Phase von Zinn und dem Me
tall der Anschlußfläche und/oder Landefläche ausgebildet
ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19907276A DE19907276C2 (de) | 1999-02-20 | 1999-02-20 | Verfahren zur Herstellung einer Lötverbindung zwischen einem elektrischen Bauelement und einem Trägersubstrat |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19907276A DE19907276C2 (de) | 1999-02-20 | 1999-02-20 | Verfahren zur Herstellung einer Lötverbindung zwischen einem elektrischen Bauelement und einem Trägersubstrat |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19907276A1 DE19907276A1 (de) | 2000-09-07 |
DE19907276C2 true DE19907276C2 (de) | 2001-12-06 |
Family
ID=7898244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19907276A Expired - Fee Related DE19907276C2 (de) | 1999-02-20 | 1999-02-20 | Verfahren zur Herstellung einer Lötverbindung zwischen einem elektrischen Bauelement und einem Trägersubstrat |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19907276C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005003812A1 (de) * | 2005-01-27 | 2006-10-05 | Abb Technology Ag | Verfahren zur Herstellung eines Kontaktstückes, sowie Kontaktstück für eine Vakuumschaltkammer selbst |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10108081B4 (de) * | 2001-02-20 | 2006-01-12 | Infineon Technologies Ag | Anordnung eines Halbleiterchips auf einem Substrat |
DE10124774B4 (de) * | 2001-05-21 | 2016-05-25 | Infineon Technologies Ag | Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung |
DE10131011B4 (de) * | 2001-06-27 | 2016-02-18 | Infineon Technologies Ag | Halbleiterchip und Anordnung eines Halbleiterbauelementes auf einem Substrat |
DE10147789B4 (de) * | 2001-09-27 | 2004-04-15 | Infineon Technologies Ag | Vorrichtung zum Verlöten von Kontakten auf Halbleiterchips |
JP3938742B2 (ja) * | 2002-11-18 | 2007-06-27 | Necエレクトロニクス株式会社 | 電子部品装置及びその製造方法 |
US7923842B2 (en) * | 2006-03-16 | 2011-04-12 | Skyworks Solutions, Inc. | GaAs integrated circuit device and method of attaching same |
DE102007005810A1 (de) * | 2007-01-17 | 2008-07-24 | Gustav Klauke Gmbh | Verfahren zur Herstellung eines Kabelschuhs und Kabelschuh |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1903274A1 (de) * | 1969-01-23 | 1970-07-30 | Bosch Gmbh Robert | Verfahren zum Aufloeten eines Halbleiterkoerpers auf einen Traeger |
DE4235908A1 (de) * | 1992-10-23 | 1994-04-28 | Telefunken Microelectron | Verfahren zum Verlöten eines Halbleiterkörpers mit einem Trägerelement |
DE4416959A1 (de) * | 1994-05-13 | 1995-11-16 | Seho Seitz Und Hohnerlein Gmbh | Reflow-Lötanlage |
-
1999
- 1999-02-20 DE DE19907276A patent/DE19907276C2/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1903274A1 (de) * | 1969-01-23 | 1970-07-30 | Bosch Gmbh Robert | Verfahren zum Aufloeten eines Halbleiterkoerpers auf einen Traeger |
DE4235908A1 (de) * | 1992-10-23 | 1994-04-28 | Telefunken Microelectron | Verfahren zum Verlöten eines Halbleiterkörpers mit einem Trägerelement |
DE4416959A1 (de) * | 1994-05-13 | 1995-11-16 | Seho Seitz Und Hohnerlein Gmbh | Reflow-Lötanlage |
Non-Patent Citations (1)
Title |
---|
BUD, Paul und MÜLLER, Peter: Handbuch der Leiterplattentechnik, 2. Aufl. Saulgau, Eugen G. Leuze Verlag, 1982, S. 385 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005003812A1 (de) * | 2005-01-27 | 2006-10-05 | Abb Technology Ag | Verfahren zur Herstellung eines Kontaktstückes, sowie Kontaktstück für eine Vakuumschaltkammer selbst |
US8302303B2 (en) | 2005-01-27 | 2012-11-06 | Abb Technology Ag | Process for producing a contact piece |
US8869393B2 (en) | 2005-01-27 | 2014-10-28 | Abb Technology Ag | Contact piece for a vacuum interrupter chamber |
Also Published As
Publication number | Publication date |
---|---|
DE19907276A1 (de) | 2000-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006011232B4 (de) | Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil | |
DE69534543T2 (de) | Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung | |
DE10148120B4 (de) | Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers | |
US5194137A (en) | Solder plate reflow method for forming solder-bumped terminals | |
EP0221399B1 (de) | Leistungshalbleitermodul | |
DE10208635B4 (de) | Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle | |
US5118029A (en) | Method of forming a solder layer on pads of a circuit board and method of mounting an electronic part on a circuit board | |
EP1350417B1 (de) | Verfahren zur herstellung einer elektronischen baugruppe | |
JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
DE10238320A1 (de) | Keramische Leiterplatte und Verfahren zu ihrer Herstellung | |
EP1337376A1 (de) | Lotmittel zur verwendung bei diffusionslotprozessen sowie verfahren zur herstellung von lotverbindungen unter verwendung des lotmittels | |
DE10033977A1 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
EP3121843A2 (de) | Flip-chip-verbindung eines chips, insbesondere sequenzielle verbindung einer mehrheit von chips, mit einer leiterplatte oder einem stanzgitter mit bildung einer hochschmelzenden legierung und entsprechende vorrichtung | |
JPH04192596A (ja) | 電子部品の表面実装構造 | |
EP0947125B1 (de) | Verfahren zum herstellen einer leiterplatteranordnung mit zinn/bleischicht | |
US20200214142A1 (en) | Attaching an smd to an insulating layer with a solder joint in a cavity formed in an insulating layer | |
DE19907276C2 (de) | Verfahren zur Herstellung einer Lötverbindung zwischen einem elektrischen Bauelement und einem Trägersubstrat | |
DE10008572A1 (de) | Leistungshalbleitermodul mit Ausgleich von mechanischen Spannungen | |
EP0592938B1 (de) | Verfahren zur Montage und Kontaktierung von elektronischen Bauelementen auf einem isolierenden Träger | |
DE102011076774A1 (de) | Baugruppe mit einem Träger und einem Kühlkörper | |
WO2016128096A1 (de) | Schaltungsträger und verfahren zur herstellung eines schaltungsträgers | |
DE3137570A1 (de) | Verfahren zum direkten verbinden von kupferteilen mit oxidkeramiksubstraten | |
JPH0730244A (ja) | バンプ電極、及び該バンプ電極の形成方法 | |
DE3328342C2 (de) | ||
DE102009000541A1 (de) | Verfahren zur Reduzierung der Oberflächenrauigkeit einer metallischen Oberfläche |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |