JP2019062350A - 複合素子 - Google Patents

複合素子 Download PDF

Info

Publication number
JP2019062350A
JP2019062350A JP2017184690A JP2017184690A JP2019062350A JP 2019062350 A JP2019062350 A JP 2019062350A JP 2017184690 A JP2017184690 A JP 2017184690A JP 2017184690 A JP2017184690 A JP 2017184690A JP 2019062350 A JP2019062350 A JP 2019062350A
Authority
JP
Japan
Prior art keywords
electrode
silicon substrate
semiconductor element
main surface
piezoelectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017184690A
Other languages
English (en)
Inventor
康政 谷口
Yasumasa Taniguchi
康政 谷口
大村　正志
Masashi Omura
正志 大村
毅 山根
Takeshi Yamane
毅 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2017184690A priority Critical patent/JP2019062350A/ja
Priority to US16/056,580 priority patent/US10476471B2/en
Priority to CN201811120744.1A priority patent/CN109560790B/zh
Publication of JP2019062350A publication Critical patent/JP2019062350A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02102—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/0211—Means for compensation or elimination of undesirable effects of reflections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02984—Protection measures against damaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/0504—Holders or supports for bulk acoustic wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/058—Holders or supports for surface acoustic wave devices
    • H03H9/059—Holders or supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/132—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials characterized by a particular shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538—Formation
    • H03H9/14541—Multilayer finger or busbar electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/176—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of ceramic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/852—Composite materials, e.g. having 1-3 or 2-2 type connectivity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H10N30/883—Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L29/866—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】半導体素子が構成されたシリコン基板上に弾性波素子が設けられており、弾性波素子の特性が劣化し難い、複合素子を提供する。【解決手段】複合素子１０は、対向し合う第１の主面３ａ及び第２の主面３ｂを有する、シリコン基板３と、シリコン基板３の第１の主面３ａ側及び第２の主面３ｂ側のうち少なくとも一方において構成されている半導体素子２と、シリコン基板３の第１の主面３ａ上に直接的または間接的に設けられている酸化ケイ素膜４と、酸化ケイ素膜４上に直接的に設けられている圧電体層５と、圧電体層５上に設けられているＩＤＴ電極６とを有する弾性波素子１とを備える。ＩＤＴ電極６の電極指ピッチにより規定される波長をλとしたときに、圧電体層５の厚みが２．５λ以下である。【選択図】図１

Description

本発明は、複合素子に関する。
従来、携帯電話機のＲＦフロント部においては、パワーアンプ、ローノイズアンプやスイッチなどの半導体素子と、弾性波を利用したＲＦフィルタやデュプレクサなどの弾性波素子とがモジュール化されることが多い。下記の特許文献１には、半導体素子及び表面弾性波素子を有する複合素子の一例が開示されている。この複合素子においては、Ｓｉ（シリコン）からなる半導体基板において、半導体素子であるＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）構成されている。上記半導体基板上に、表面弾性波素子が設けられている。
特開平６−１２０４１６号公報
半導体素子は能動素子であり、駆動に際し発熱するデバイスである。また、表面弾性波素子などの弾性波素子も、駆動に際し、ＩＤＴ電極が設けられている部分が主に発熱する。よって、特許文献１に記載の複合素子のように、シリコンからなる半導体素子が構成された半導体基板上に弾性波素子が設けられている場合、小型化できるが、弾性波素子には、弾性波素子自体において生じた熱だけではなく、半導体素子において生じた熱も加わることとなる。そのため、熱により弾性波素子の周波数や挿入損失が変動することによって、受信感度などの特性が劣化することがあった。
本発明の目的は、半導体素子が構成されたシリコン基板上に弾性波素子が設けられており、弾性波素子の特性が劣化し難い、複合素子を提供することにある。
本発明に係る複合素子は、対向し合う第１の主面及び第２の主面を有する、シリコン基板と、前記シリコン基板の前記第１の主面側及び前記第２の主面側のうち少なくとも一方において構成されている半導体素子と、前記シリコン基板の前記第１の主面上に直接的または間接的に設けられている酸化ケイ素膜と、前記酸化ケイ素膜上に直接的に設けられている圧電体層と、前記圧電体層上に設けられているＩＤＴ電極と、を有する弾性波素子とを備え、前記ＩＤＴ電極の電極指ピッチにより規定される波長をλとしたときに、前記圧電体層の厚みが２．５λ以下である。
本発明に係る複合素子のある特定の局面では、前記ＩＤＴ電極に電気的に接続されており、かつ前記シリコン基板を貫通している基板貫通電極が設けられている。この場合には、弾性波素子において生じた熱を、基板貫通電極を介してＳｉ基板側及び外部に速やかに放熱することができる。よって、弾性波素子において生じた熱が半導体素子に伝搬し難い。従って、半導体素子の特性が劣化し難い。
本発明に係る複合素子の他の特定の局面では、前記弾性波素子が、前記ＩＤＴ電極と電気的に接続されている第１の配線電極を有し、前記半導体素子が、機能電極と、前記機能電極に電気的に接続されている第２の配線電極とを有し、前記第１の配線電極と、前記第２の配線電極とが、平面視において重なっていない。この場合には、寄生容量が生じ難く、弾性波素子及び半導体素子の特性をより一層劣化し難くすることができる。
本発明に係る複合素子のさらに他の特定の局面では、前記シリコン基板の前記第１の主面側に前記半導体素子が構成されており、前記シリコン基板の前記第２の主面上であって、平面視において少なくとも前記半導体素子と重なる部分に、シールド電極が設けられている。この場合には、半導体素子の特性が劣化し難い。
本発明に係る複合素子の別の特定の局面では、前記シリコン基板が、前記第１の主面側に開口している凹部を有し、前記凹部内において前記半導体素子が構成されており、前記酸化ケイ素膜が、前記凹部及び前記半導体素子を覆うように設けられている。この場合には、半導体素子を覆う保護膜を別途設けることを要しない。従って、生産性を高めることができ、かつ半導体素子は破損し難い。
本発明に係る複合素子のさらに別の特定の局面では、前記シリコン基板の前記第１の主面側に前記半導体素子が構成されており、前記半導体素子及び前記弾性波素子を覆うように、前記シリコン基板の前記第１の主面上に封止樹脂層が設けられている。
本発明に係る複合素子のさらに別の特定の局面では、前記ＩＤＴ電極に電気的に接続されており、かつ前記封止樹脂層を貫通している第１の貫通電極と、前記半導体素子に電気的に接続されており、かつ前記封止樹脂層を貫通している第２の貫通電極とが設けられており、前記第１の貫通電極及び前記第２の貫通電極を横断する方向を幅方向としたときに、前記第２の貫通電極の幅が前記第１の貫通電極の幅よりも広い。この場合には、半導体素子において生じた熱を外部に効果的に放熱することができる。よって、半導体素子において生じた熱が弾性波素子に伝搬し難い。従って、弾性波素子の特性がより一層劣化し難い。
本発明に係る複合素子のさらに別の特定の局面では、前記ＩＤＴ電極に電気的に接続されており、かつ前記封止樹脂層を貫通している第１の貫通電極と、前記半導体素子に電気的に接続されており、かつ前記封止樹脂層を貫通している第２の貫通電極とが設けられており、前記第１の貫通電極に接続されている第１のバンプと、前記第２の貫通電極に接続されている第２のバンプとが設けられており、前記第１の貫通電極及び前記第２の貫通電極を横断する方向を幅方向としたときに、前記第２のバンプの幅が前記第１のバンプの幅よりも広い。この場合には、半導体素子において生じた熱を外部に効果的に放熱することができる。よって、半導体素子において生じた熱が弾性波素子に伝搬し難い。従って、弾性波素子の特性がより一層劣化し難い。
本発明に係る複合素子のさらに別の特定の局面では、前記シリコン基板の前記第２の主面側において前記半導体素子が構成されており、前記半導体素子と前記弾性波素子とが、平面視において重なっている。この場合には、複合素子を小型にすることができる。
本発明に係る複合素子のさらに別の特定の局面では、前記圧電体層を伝搬する弾性波の音速よりも前記シリコン基板を伝搬するバルク波の音速が高く、前記圧電体層を伝搬する弾性波の音速よりも前記酸化ケイ素膜を伝搬するバルク波の音速が低い。この場合には、弾性波のエネルギーを圧電体層側に効果的に閉じ込めることができる。
本発明に係る複合素子のさらに別の特定の局面では、前記シリコン基板と前記酸化ケイ素膜との間に設けられている高音速膜がさらに備えられており、前記圧電体層を伝搬する弾性波の音速よりも前記高音速膜を伝搬するバルク波の音速が高く、前記圧電体層を伝搬する弾性波の音速よりも前記酸化ケイ素膜を伝搬するバルク波の音速が低い。この場合には、弾性波のエネルギーを圧電体層側に効果的に閉じ込めることができる。
本発明に係る複合素子のさらに別の特定の局面では、相対的に音響インピーダンスが低い低音響インピーダンス層と、相対的に音響インピーダンスが高い高音響インピーダンス層とが積層された音響反射層が、前記シリコン基板と前記圧電体層との間に設けられており、前記音響反射層が前記酸化ケイ素膜を含む。この場合には、弾性波のエネルギーを圧電体層側に効果的に閉じ込めることができる。
本発明に係る複合素子のさらに別の特定の局面では、前記圧電体層がタンタル酸リチウムからなる。
本発明に係る複合素子のさらに別の特定の局面では、前記シリコン基板の厚みが３λ以上である。この場合には、高次モードを効果的に抑制することができる。
本発明に係る複合素子のさらに別の特定の局面では、前記シリコン基板の厚みが１０λ以上である。この場合には、高次モードをより一層抑制することができる。
本発明に係る複合素子のさらに別の特定の局面では、前記シリコン基板の厚みが１８０μｍ以下であり、前記波長λは１８μｍ以下である。この場合には、放熱性を十分とすることができ、かつ複合素子を低背化することができる。
本発明によれば、半導体素子が構成されたシリコン基板上に弾性波素子が設けられており、弾性波素子の特性が劣化し難い、複合素子を提供することができる。
本発明の第１の実施形態に係る複合素子の模式的正面断面図である。 本発明の第１の実施形態におけるＩＤＴ電極の電極指を拡大して示す模式的拡大正面断面図である。 本発明の第１の実施形態における弾性波素子の略図的平面断面図である。 圧電体層の厚みと周波数温度特性ＴＣＦとの関係を示す図である。 本発明の第１の実施形態の第１の変形例に係る複合素子の模式的正面断面図である。 Ｓｉ基板の厚みと、第１の高次モード及び第２の高次モードの位相最大値との関係を示す図である。 本発明の第１の実施形態の第２の変形例に係る複合素子の模式的正面断面図である。 本発明の第１の実施形態の第３の変形例に係る複合素子の模式的正面断面図である。 本発明の第１の実施形態の第４の変形例に係る複合素子の模式的正面断面図である。 本発明の第２の実施形態に係る複合素子の模式的正面断面図である。 本発明の第３の実施形態に係る複合素子の模式的正面断面図である。 本発明の第４の実施形態に係る複合素子の模式的正面断面図である。 本発明の第５の実施形態に係る複合素子の模式的正面断面図である。 本発明の第６の実施形態に係る複合素子の模式的正面断面図である。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
なお、本明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
図１は、本発明の第１の実施形態に係る複合素子の模式的正面断面図である。
複合素子１０は、シリコン基板３を有する。シリコン基板３は、シリコン（Ｓｉ）を主材料とする基板である。シリコン（Ｓｉ）を主材料とする基板とは、シリコンを５０％以上含む基板である。シリコン基板３は、対向し合う第１の主面３ａ及び第２の主面３ｂを有する。複合素子１０は、シリコン基板３の第１の主面３ａ側に構成されている半導体素子２と、シリコン基板３の第１の主面３ａ上に設けられている弾性波素子１とを有する。
より具体的には、本実施形態の弾性波素子１は、第１の主面３ａ上に直接的に設けられている酸化ケイ素膜４を有する。酸化ケイ素はＳｉＯｘにより表され、弾性波素子１における酸化ケイ素膜４はＳｉＯ２からなる。なお、酸化ケイ素膜４は、ＳｉＯ２に限らず、ｘが２以外の整数である酸化ケイ素からなっていてもよい。
酸化ケイ素膜４上に直接的に圧電体層５が設けられている。圧電体層５は、タンタル酸リチウム（ＬｉＴａＯ３）からなる。圧電体層５のカット角は、特に限定されないが、本実施形態では５０°である。圧電体層５は、ニオブ酸リチウムなどの、タンタル酸リチウム以外の圧電単結晶であってもよい。また、圧電体層５は、ＺｎＯ、ＡｌＮ、または、ＰＺＴのいずれかの圧電セラミックスからなっていてもよい。
圧電体層５上にはＩＤＴ（Ｉｎｔｅｒ Ｄｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ）電極６が設けられている。ＩＤＴ電極６は複数の電極指６ａを有する。ＩＤＴ電極６に交流電圧を印加することにより、弾性波が励振される。図２の拡大図に示すように、ＩＤＴ電極６は、圧電体層５上に設けられている第１の金属層７ａと、第１の金属層７ａ上に積層されている第２の金属層７ｂとを有する。第１の金属層７ａはＴｉからなる。第２の金属層７ｂはＡｌからなる。なお、ＩＤＴ電極６の材料は上記に限定されない。ＩＤＴ電極６は、複数の金属層が積層された積層金属膜からなっていてもよく、単層の金属膜からなっていてもよい。
図３は、第１の実施形態における弾性波素子の略図的平面断面図である。図２は、後述する支持部材を通る断面における断面図である。図２においては、ＩＤＴ電極を含む回路部を、矩形に２本に対角線を加えた略図により示す。なお、後述する第１の配線電極は省略している。
図１及び図３に示すように、弾性波素子１は、酸化ケイ素膜４及び圧電体層５を平面視において囲むように、シリコン基板３の第１の主面３ａ上に設けられている支持体８を有する。支持体８は、特に限定されないが、本実施形態では酸化ケイ素からなる。支持体８は、酸化ケイ素膜４と一体的に設けられていてもよく、別体として設けられていてもよい。
図１に示すように、圧電体層５上には、ＩＤＴ電極６に電気的に接続されている第１の配線電極９が設けられている。第１の配線電極９は、圧電体層５上から支持体８上に至っている。第１の配線電極９は、支持体８上に設けられている電極ランド９ａを含む。
支持体８上には、電極ランド９ａを覆うように支持部材１３が設けられている。支持部材１３は、平面視においてＩＤＴ電極６を囲んでいる開口部１３ａを有する。支持部材１３は適宜の樹脂からなる。
支持部材１３上には、開口部１３ａを覆うようにカバー部材１４が設けられている。圧電体層５、支持体８、支持部材１３及びカバー部材１４により囲まれた中空空間内に、ＩＤＴ電極６が設けられている。
電極ランド９ａに一端が接続されるように、カバー部材１４及び支持部材１３を貫通している第１の貫通電極１５が設けられている。第１の貫通電極１５は、第１の配線電極９を介してＩＤＴ電極６に電気的に接続されている。ここで、複合素子１０は、シリコン基板３の第１の主面３ａ上に、弾性波素子１及び半導体素子２を覆うように設けられている封止樹脂層１７を有する。弾性波素子１の第１の貫通電極１５は、カバー部材１４及び支持部材１３に加えて、封止樹脂層１７も貫通している。さらに、第１の貫通電極１５の他端に接合されている、第１のバンプ１６が設けられている。第１のバンプ１６は、例えば、半田などからなる。
ＩＤＴ電極６は、第１の配線電極９、第１の貫通電極１５及び第１のバンプ１６を介して外部に電気的に接続される。このように、本実施形態の弾性波素子１はＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）構造である。
ここで、ＩＤＴ電極６の電極指ピッチにより規定される波長をλとしたときに、本実施形態においては、シリコン基板３の厚みは６２．５λであり、酸化ケイ素膜４の厚みは０．３３５λであり、圧電体層５の厚みは０．３λである。弾性波素子１における波長λは２μｍである。なお、上記各厚み及び波長λの値は上記に限定されない。
他方、図１に示すように、シリコン基板３は、第１の主面３ａ側に開口している凹部３ｃを有する。半導体素子２は凹部３ｃ内において構成されている。凹部３ｃ内においては、ソース電極２７、ゲート電極２９及びドレイン電極２８を含む機能電極が構成されている。半導体素子２は、上記機能電極を有するＦＥＴである。もっとも、半導体素子２はＦＥＴ以外の半導体素子であってもよい。
シリコン基板３の第１の主面３ａには、凹部３ｃ及び半導体素子２を覆うように保護膜２４が設けられている。保護膜２４は酸化ケイ素からなる。なお、保護膜２４は、酸化ケイ素以外の適宜の誘電体からなっていてもよい。
本実施形態では、半導体素子２はシリコン基板３の凹部３ｃ内に埋め込まれるように構成されているが、半導体素子２は第１の主面３ａ上において構成されていてもよい。もっとも、半導体素子２を埋め込むように構成することにより、半導体素子２を破損し難くすることができ、かつ複合素子１０を小型にすることができる。
半導体素子２の機能電極に一端が電気的に接続されるように、保護膜２４及び封止樹脂層１７を貫通している第２の貫通電極２５が設けられている。第２の貫通電極２５の他端に接合されている、第２のバンプ２６が設けられている。第２のバンプ２６は、例えば、半田などからなる。半導体素子２は、第２の貫通電極２５及び第２のバンプ２６を介して外部に電気的に接続される。複合素子１０は、封止樹脂層１７側から、例えば実装基板などに実装される。
本実施形態においては、同一のシリコン基板３を用いて弾性波素子１と半導体素子２を構成した複合素子１０が、シリコン基板３上に形成された酸化ケイ素膜４と、酸化ケイ素膜４上に直接的に形成された圧電体層５と、圧電体層５上に設けられたＩＤＴ電極６とを備え、かつ圧電体層５の厚みが２．５λ以下である。それによって、複合素子１０における弾性波素子１の特性が劣化し難い。これを以下において説明する。
上述したように、弾性波素子及び半導体素子を有する複合素子においては、弾性波素子に、弾性波素子自体において生じた熱だけではなく、半導体素子において生じた熱も加わる。本実施形態の複合素子１０においては、弾性波素子１に対する熱の影響を小さくすることができる。
図４は、圧電体層の厚みと周波数温度特性ＴＣＦとの関係を示す図である。
図４に示すように、圧電体層５の厚みが２．５λ以下である場合には、圧電体層５の厚みが２．５λよりも厚い場合に比べて、周波数温度特性ＴＣＦが小さくなっていることがわかる。よって、複合素子１０において、熱がより弾性波素子１に加わる場合おいても、周波数や挿入損失の変動を効果的に小さくすることができる。従って、本実施形態の、半導体素子２が構成されたシリコン基板３上に弾性波素子１が設けられている複合素子１０において、弾性波素子１の特性が劣化し難い。
圧電体層５の厚みは２λ以下であることが好ましい。それによって、周波数温度特性ＴＣＦを１０ｐｐｍ／℃未満とすることができ、複合素子１０における弾性波素子１の特性の劣化を効果的に抑制することができる。圧電体層５の厚みは、１λ以下であることがより好ましい。それによって、周波数温度特性ＴＣＦを５ｐｐｍ／℃未満とすることができ、弾性波素子１の特性の劣化はより一層生じ難い。圧電体層５の厚みは、本実施形態のように、０．３λ以下であることがさらに好ましい。それによって、周波数温度特性ＴＣＦをほぼ０とすることができ、弾性波素子１の特性の劣化はさらにより一層生じ難い。
弾性波素子１に対する熱の影響が大きい場合には、半導体素子２から弾性波素子１に熱が伝導することを抑制するために、半導体素子２と弾性波素子１との距離を長くすることを要する。これに対して、図１に示す本実施形態においては、弾性波素子１に対する熱の影響は小さいため、半導体素子２と弾性波素子１とを近づけて配置することができる。従って、複合素子１０を小型にすることができる。
ここで、半導体素子２は、機能電極に電気的に接続されている第２の配線電極２３を有する。本実施形態では、弾性波素子１の第１の配線電極９と半導体素子２の第２の配線電極２３とは、平面視において重なっていない。これによって、寄生容量が生じ難く、弾性波素子１及び半導体素子２の特性をより一層劣化し難くすることができる。
図５は、第１の実施形態の第１の変形例に係る複合素子の模式的正面断面図である。
本変形例においては、支持体８の一部が保護膜２４上に設けられている。弾性波素子１の第１の配線電極９と半導体素子２の第２の配線電極２３とは、平面視において重なっている。この場合には、複合素子をより一層小型にすることができる。なお、本変形例においては、半導体素子２は、図５に示していない部分において外部に電気的に接続される。例えば、半導体素子２と外部との電気的な接続には、ワイヤなどを用いてもよい。
ところで、図１に示す本実施形態においては、圧電体層５を伝搬する弾性波の音速よりもシリコン基板３を伝搬するバルク波の音速が高い。圧電体層５を伝搬する弾性波の音速よりも酸化ケイ素膜４を伝搬するバルク波の音速が低い。このような音速の関係にあるシリコン基板３、酸化ケイ素膜４及び圧電体層５がこの順序で積層されている。それによって、弾性波のエネルギーを圧電体層５側に効果的に閉じ込めることができる。なお、シリコン基板３、酸化ケイ素膜４及び圧電体層５の音速の関係は上記に限定されない。
ここで、弾性波素子１においては、複数の高次モードによる応答が大きくなることがある。これは、例えば、複数の高次モードが圧電体層５側に閉じ込められることによる。本実施形態においては、上記のような高次モードを抑制することができる。これを、複数の高次モードとしての第１の高次モード及び第２の高次モードの位相を示すことにより、以下において説明する。
図６は、シリコン基板の厚みと、第１の高次モード及び第２の高次モードの位相最大値との関係を示す図である。
図６に示すように、第１の高次モード及び第２の高次モードの位相最大値は、シリコン基板３の厚みが厚くなるほど小さくなっていることがわかる。シリコン基板３の厚みが３λ以上になると、第１の高次モードの位相最大値は十分に小さくなり、ほぼ一定となる。さらに、シリコン基板３の厚みが１０λ以上になると、第２の高次モードも十分に抑制し得ることがわかる。よって、シリコン基板３の厚みは１０λ以上であることが好ましい。シリコン基板３の厚みは２０λ以上であることがより好ましい。この場合には、第１の高次モード及び第２の高次モードの両方を効果的に抑制することができる。
上記効果は、シリコン基板３の厚みを上記範囲とすることにより、シリコン基板３を伝搬するバルク波の音速が、圧電体層５を伝搬する第１の高次モードの音速及び第２の高次モードの音速よりも低くなることによる。それによって、第１の高次モード及び第２の高次モードがシリコン基板３側に漏洩し、第１の高次モード及び第２の高次モードの応答が小さくなる。
他方、シリコン基板３は１８０μｍ以下であることが好ましい。これにより、放熱性を十分とすることができ、かつ低背化することができる。本実施形態においては、波長λは２μｍであるため、シリコン基板３の厚みは９０λ以下であることが好ましい。複合素子１０におけるシリコン基板３の厚みは、６２．５λであり、１０λ以上、９０λ以下である。よって、高次モードを抑制することができ、放熱性を十分とすることができ、かつ低背化することができる。なお、シリコン基板３の厚みを１０λ以上、１８０μｍとする場合、波長λは、１８μｍ以下であればよい。
以下において、第１の実施形態の第２〜第４の変形例を示す。なお、第２〜第４の変形例においても、第１の実施形態と同様に酸化ケイ素膜の厚みが２．５λ以下であるため、弾性波素子の特性は劣化し難い。
図７は、第１の実施形態の第２の変形例に係る複合素子の模式的正面断面図である。
本変形例においては、電極ランド９ａ及び支持部材１３は、酸化ケイ素膜３４及び圧電体層３５の積層体上に設けられている。より具体的には、電極ランド９ａ及び支持部材１３は、上記積層体における圧電体層３５上に設けられている。このように、弾性波素子３１は支持体８を有しなくともよい。なお、上記の点以外においては、第１の実施形態の複合素子１０と同様の構成を有する。
図８は、第１の実施形態の第３の変形例に係る複合素子の模式的正面断面図である。
本変形例においては、シリコン基板３と酸化ケイ素膜４との間に高音速膜３３が設けられている。このように、酸化ケイ素膜４は、高音速膜３３を介してシリコン基板３上に間接的に設けられている。高音速膜３３は、圧電体層５を伝搬する弾性波の音速よりも伝搬するバルク波の音速が高い膜である。高音速膜３３は、例えば、窒化アルミニウム、酸化アルミニウム、炭化ケイ素、窒化ケイ素、酸窒化ケイ素、ケイ素、ＤＬＣ膜、シリコン、サファイア、タンタル酸リチウム、ニオブ酸リチウム、水晶等の圧電体、アルミナ、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライトなどの各種セラミック、ダイヤモンド、マグネシア、または、上記各材料を主成分とする材料、上記各材料の混合物を主成分とする材料のいずれかからなる。なお、高音速膜３３の材料は、相対的に高音速な材料であればよい。なお、上記の点以外においては、第１の実施形態の複合素子１０と同様の構成を有する。
本変形例においても、圧電体層５を伝搬する弾性波の音速よりも酸化ケイ素膜４を伝搬するバルク波の音速が低い。よって、高音速膜３３、酸化ケイ素膜４及び圧電体層５がこの順序で積層された構成を有するため、圧電体層５側に弾性波のエネルギーを効果的に閉じ込めることができる。
図９は、第１の実施形態の第４の変形例に係る複合素子の模式的正面断面図である。
本変形例においては、シリコン基板３と圧電体層５との間に、音響反射層３７が設けられている。音響反射層３７は、相対的に音響インピーダンスが低い複数の低音響インピーダンス層と、相対的に音響インピーダンスが高い複数の高音響インピーダンス層とが積層された積層体である。音響反射層３７は、最も圧電体層５側の層として、酸化ケイ素膜４を含む。酸化ケイ素膜４は、特に限定されないが、本実施形態においては、複数の低音響インピーダンス層のうちの１層である。より具体的には、音響反射層３７においては、酸化ケイ素膜４、高音響インピーダンス層３７ｂ、低音響インピーダンス層３７ｃ及び高音響インピーダンス層３７ｄがこの順序で積層されている。なお、上記の点以外においては、第１の実施形態の複合素子１０と同様の構成を有する。
本変形例においては、音響反射層３７が設けられているため、弾性波のエネルギーを圧電体層５側に効果的に閉じ込めることができる。
高音響インピーダンス層と低音響インピーダンス層とは交互に積層されていることが好ましい。それによって、層毎に高音響インピーダンス層と低音響インピーダンス層との界面を形成することができるため、弾性波を圧電体層５側に効果的に反射させることができる。本実施形態では、音響反射層３７における複数の高音響インピーダンス層及び複数の低音響インピーダンス層の層数の合計は４層だが、層数の合計はこれに限定されない。上記層数の合計は、例えば、５層以上であってもよい。
図１０は、第２の実施形態に係る複合素子の模式的正面断面図である。
本実施形態においては、弾性波素子４１の構成及び実装基板などに実装される形態が第１の実施形態と異なる。上記の点以外においては、本実施形態の複合素子４０は第１の実施形態の複合素子１０と同様の構成を有する。
弾性波素子４１においては、電極ランド９ａは圧電体層５上に設けられている。電極ランド９ａに一端が接続されるように、圧電体層５、酸化ケイ素膜４及びシリコン基板３を貫通している基板貫通電極４５が設けられている。他方、シリコン基板３の第２の主面３ｂ上には、端子電極４９が設けられている。基板貫通電極４５の他端は、端子電極４９に接続されている。端子電極４９には、第１のバンプ１６が接合されている。本実施形態の複合素子４０は、シリコン基板３の第２の主面３ｂ側から、例えば実装基板などに実装される。なお、半導体素子２は、図１０に示していない部分において外部に電気的に接続される。
本実施形態においても、第１の実施形態と同様に、電極ランド９ａは支持体８上に設けられていてもよい。この場合には、基板貫通電極４５は、支持体８及びシリコン基板３を貫通するように設けられていればよい。
複合素子４０においては、弾性波素子４１において生じた熱を、基板貫通電極４５を介してシリコン基板３側及び外部に速やかに放熱することができる。よって、弾性波素子４１において生じた熱が半導体素子２に伝搬し難い。従って、半導体素子２の特性が劣化し難い。上記のように放熱性が高いことに加え、本実施形態においても、第１の実施形態と同様に酸化ケイ素膜４の厚みは２．５λ以下である。従って、弾性波素子４１の特性の劣化がより一層生じ難い。
なお、上記の第１の実施形態においても、図１に示していない部分に設けられた電極ランドに接続されるように、本実施形態と同様の基板貫通電極が設けられていてもよい。この場合には、基板貫通電極を、外部に接続される電極ではなく、放熱部材として用いてもよい。本実施形態と同様の、基板貫通電極に接続された端子電極も、放熱部材として用いてもよい。それによって、放熱性を高めることができ、弾性波素子及び半導体素子の特性の劣化を生じ難くすることができる。なお、上記のように基板貫通電極が接続される電極ランドは、グラウンド電位に接続される電極ランドまたはＩＤＴ電極に電気的に接続されていない浮き電極であることが好ましい。
図１１は、第３の実施形態に係る複合素子の模式的正面断面図である。
本実施形態は、シリコン基板３の第２の主面３ｂ上にシールド電極５４が設けられている点において、第１の実施形態と異なる。上記の点以外においては、本実施形態の複合素子は第１の実施形態の複合素子１０と同様の構成を有する。
シールド電極５４は、グラウンド電位に接続されており、外部の電界をシールドする機能を果たす。さらに、シールド電極５４は金属からなるため、シリコン基板３よりも熱伝導率が高い。本実施形態においては、シールド電極５４は、第２の主面３ｂの全体に設けられている。よって、放熱性を効果的に高めることができる。従って、半導体素子２の特性が劣化し難い。上記のように放熱性が高いことに加え、本実施形態においても、第１の実施形態と同様に酸化ケイ素膜４の厚みは２．５λ以下である。従って、弾性波素子１の特性の劣化がより一層生じ難い。
なお、シールド電極５４は、第２の主面３ｂの一部に設けられていてもよい。この場合には、第２の主面３ｂ上の、平面視において少なくとも半導体素子２と重なる部分に、シールド電極５４が設けられていることが好ましい。それによって、半導体素子２において生じた熱を効果的に放熱することができる。従って、半導体素子２において生じた熱が弾性波素子１に伝搬し難く、弾性波素子１の特性の劣化が生じ難い。
本実施形態においても、第２の実施形態と同様の基板貫通電極が設けられていてもよい。シリコン基板３の第２の主面３ｂにおいて、基板貫通電極が設けられている部分にシールド電極５４は設けられていなくともよい。あるいは、基板貫通電極とシールド電極５４とが接続されていてもよい。なお、基板貫通電極とシールド電極５４とが接続されている場合には、基板貫通電極が接続されている電極ランドが、グラウンド電位に接続される電極ランドまたは浮き電極であればよい。
図１２は、第４の実施形態に係る複合素子の模式的正面断面図である。
本実施形態は、第２の貫通電極６５及び第２のバンプ６６の幅が第１の実施形態と異なる。ここで、本明細書において幅方向とは、第１の貫通電極１５及び第２の貫通電極６５を横断する方向をいう。幅とは、幅方向に沿う長さをいう。上記の点以外においては、本実施形態の複合素子は第１の実施形態の複合素子１０と同様の構成を有する。
より具体的には、第２の貫通電極６５の幅は第１の貫通電極１５の幅よりも広い。第２の貫通電極２５に接合されている第２のバンプ６６の幅は第１の貫通電極１５に接合されている第１のバンプ１６の幅よりも広い。これにより、半導体素子２において生じた熱を外部に効果的に放熱することができる。よって、半導体素子２において生じた熱が弾性波素子１に伝搬し難い。加えて、本実施形態においても、第１の実施形態と同様に酸化ケイ素膜４の厚みは２．５λ以下である。従って、弾性波素子１の特性の劣化がより一層生じ難い。
なお、上記各幅の関係は、第２の貫通電極６５の幅が第１の貫通電極１５の幅よりも広い関係及び第２のバンプ６６の幅が第１のバンプ１６の幅よりも広い関係のうち少なくとも一方の関係であってもよい。この場合においても、放熱性を高めることができ、弾性波素子１の特性の劣化が生じ難い。
図１３は、第５の実施形態に係る複合素子の模式的正面断面図である。
本実施形態は、酸化ケイ素膜７４が半導体素子２を覆うように設けられており、図１に示した保護膜２４と一体として構成されている点において、第１の実施形態と異なる。上記の点以外においては、本実施形態の複合素子は第１の実施形態の複合素子１０と同様の構成を有する。
本実施形態においても、第１の実施形態と同様に、弾性波素子７１の特性が劣化し難い。さらに、本実施形態の複合素子の製造工程においては、酸化ケイ素膜７４を、凹部３ｃ及び半導体素子２を覆うように設ける。よって、半導体素子２を覆う保護膜２４を別途設けることを要しない。従って、生産性を高めることができ、かつ半導体は破損し難い。
なお、酸化ケイ素膜７４における圧電体層５と積層されている部分の厚みと、半導体素子２を覆っている部分の厚みとは異なっていてもよい。
図１４は、第６の実施形態に係る複合素子の模式的正面断面図である。
本実施形態は、弾性波素子４１と半導体素子２との配置の関係及び半導体素子２が封止樹脂層１７により覆われていない点において、第２の実施形態と異なる。上記の点以外においては、本実施形態の複合素子８０は第２の実施形態の複合素子と同様の構成を有する。
複合素子８０の半導体素子２は、シリコン基板３の第２の主面３ｂ側において構成されている。半導体素子２と弾性波素子４１とは、平面視において重なっている。
より具体的には、シリコン基板３は、第２の主面３ｂ側に開口している凹部３ｃを有する。ここで、第２の実施形態と同様に、弾性波素子４１の電極ランド９ａに接続されており、シリコン基板３を貫通している基板貫通電極４５が複数設けられている。凹部３ｃは、複数の基板貫通電極４５の間に位置しており、かつＩＤＴ電極６と対向している。半導体素子２は凹部３ｃ内において構成されている。
シリコン基板３の第２の主面３ｂには、凹部３ｃ及び半導体素子２を覆うように保護膜２４が設けられている。保護膜２４上には、半導体素子２に電気的に接続されている電極ランド８９が設けられている。なお、電極ランド８９は、第２の配線電極２３に含まれる。電極ランド８９には第２のバンプ２６が接合されている。本実施形態の複合素子８０は、シリコン基板３の第２の主面３ｂ側から、例えば実装基板などに実装される。
本実施形態においては、弾性波素子４１と半導体素子２とが平面視において重なっているため、複合素子８０を小型にすることができる。さらに、第２の実施形態と同様に酸化ケイ素膜４の厚みは２．５λ以下である。従って、弾性波素子４１の特性の劣化がより一層生じ難い。
なお、半導体素子２は、平面視においてＩＤＴ電極６と重ならない位置に設けられていてもよい。この場合には、弾性波素子４１における熱源となるＩＤＴ電極６と半導体素子２との距離を長くすることができるため、半導体素子２の特性の劣化を抑制することができる。
１…弾性波素子
２…半導体素子
３…シリコン基板
３ａ，３ｂ…第１，第２の主面
４…酸化ケイ素膜
５…圧電体層
６…ＩＤＴ電極
６ａ…電極指
７ａ，７ｂ…第１，第２の金属層
８…支持体
９…第１の配線電極
９ａ…電極ランド
１０…複合素子
１３…支持部材
１３ａ…開口部
１４…カバー部材
１５…第１の貫通電極
１６…第１のバンプ
１７…封止樹脂層
２３…第２の配線電極
２４…保護膜
２５…第２の貫通電極
２６…第２のバンプ
２７…ソース電極
２８…ドレイン電極
２９…ゲート電極
３１…弾性波素子
３３…高音速膜
３４…酸化ケイ素膜
３５…圧電体層
３７…音響反射層
３７ｂ…高音響インピーダンス層
３７ｃ…低音響インピーダンス層
３７ｄ…高音響インピーダンス層
４０…複合素子
４１…弾性波素子
４５…基板貫通電極
４９…端子電極
５４…シールド電極
６５…第２の貫通電極
６６…第２のバンプ
７１…弾性波素子
７４…酸化ケイ素膜
８０…複合素子

Claims (16)

  1. 対向し合う第１の主面及び第２の主面を有する、シリコン基板と、
    前記シリコン基板の前記第１の主面側及び前記第２の主面側のうち少なくとも一方において構成されている半導体素子と、
    前記シリコン基板の前記第１の主面上に直接的または間接的に設けられている酸化ケイ素膜と、
    前記酸化ケイ素膜上に直接的に設けられている圧電体層と、前記圧電体層上に設けられているＩＤＴ電極と、を有する弾性波素子と、
    を備え、
    前記ＩＤＴ電極の電極指ピッチにより規定される波長をλとしたときに、前記圧電体層の厚みが２．５λ以下である、複合素子。
  2. 前記ＩＤＴ電極に電気的に接続されており、かつ前記シリコン基板を貫通している基板貫通電極が設けられている、請求項１に記載の複合素子。
  3. 前記弾性波素子が、前記ＩＤＴ電極と電気的に接続されている第１の配線電極を有し、
    前記半導体素子が、機能電極と、前記機能電極に電気的に接続されている第２の配線電極と、を有し、
    前記第１の配線電極と、前記第２の配線電極とが、平面視において重なっていない、請求項１または２に記載の複合素子。
  4. 前記シリコン基板の前記第１の主面側に前記半導体素子が構成されており、
    前記シリコン基板の前記第２の主面上であって、平面視において少なくとも前記半導体素子と重なる部分に、シールド電極が設けられている、請求項１〜３のいずれか１項に記載の複合素子。
  5. 前記シリコン基板が、前記第１の主面側に開口している凹部を有し、
    前記凹部内において前記半導体素子が構成されており、
    前記酸化ケイ素膜が、前記凹部及び前記半導体素子を覆うように設けられている、請求項１〜４のいずれか１項に記載の複合素子。
  6. 前記シリコン基板の前記第１の主面側に前記半導体素子が構成されており、前記半導体素子及び前記弾性波素子を覆うように、前記シリコン基板の前記第１の主面上に封止樹脂層が設けられている、請求項１〜５のいずれか１項に記載の複合素子。
  7. 前記ＩＤＴ電極に電気的に接続されており、かつ前記封止樹脂層を貫通している第１の貫通電極と、前記半導体素子に電気的に接続されており、かつ前記封止樹脂層を貫通している第２の貫通電極とが設けられており、
    前記第１の貫通電極及び前記第２の貫通電極を横断する方向を幅方向としたときに、前記第２の貫通電極の幅が前記第１の貫通電極の幅よりも広い、請求項６に記載の複合素子。
  8. 前記ＩＤＴ電極に電気的に接続されており、かつ前記封止樹脂層を貫通している第１の貫通電極と、前記半導体素子に電気的に接続されており、かつ前記封止樹脂層を貫通している第２の貫通電極とが設けられており、
    前記第１の貫通電極に接続されている第１のバンプと、前記第２の貫通電極に接続されている第２のバンプとが設けられており、
    前記第１の貫通電極及び前記第２の貫通電極を横断する方向を幅方向としたときに、前記第２のバンプの幅が前記第１のバンプの幅よりも広い、請求項６または７に記載の複合素子。
  9. 前記シリコン基板の前記第２の主面側において前記半導体素子が構成されており、
    前記半導体素子と前記弾性波素子とが、平面視において重なっている、請求項２に記載の複合素子。
  10. 前記圧電体層を伝搬する弾性波の音速よりも前記シリコン基板を伝搬するバルク波の音速が高く、
    前記圧電体層を伝搬する弾性波の音速よりも前記酸化ケイ素膜を伝搬するバルク波の音速が低い、請求項１〜９のいずれか１項に記載の複合素子。
  11. 前記シリコン基板と前記酸化ケイ素膜との間に設けられている高音速膜をさらに備え、
    前記圧電体層を伝搬する弾性波の音速よりも前記高音速膜を伝搬するバルク波の音速が高く、
    前記圧電体層を伝搬する弾性波の音速よりも前記酸化ケイ素膜を伝搬するバルク波の音速が低い、請求項１〜９のいずれか１項に記載の複合素子。
  12. 相対的に音響インピーダンスが低い低音響インピーダンス層と、相対的に音響インピーダンスが高い高音響インピーダンス層とが積層された音響反射層が、前記シリコン基板と前記圧電体層との間に設けられており、
    前記音響反射層が前記酸化ケイ素膜を含む、請求項１〜９のいずれ１項に記載の複合素子。
  13. 前記圧電体層がタンタル酸リチウムからなる、請求項１〜１２のいずれか１項に記載の複合素子。
  14. 前記シリコン基板の厚みが３λ以上である、請求項１〜１３のいずれか１項に記載の複合素子。
  15. 前記シリコン基板の厚みが１０λ以上である、請求項１４に記載の複合素子。
  16. 前記シリコン基板の厚みが１８０μｍ以下であり、
    前記波長λは１８μｍ以下である、請求項１〜１５のいずれか１項に記載の複合素子。
JP2017184690A 2017-09-26 2017-09-26 複合素子 Pending JP2019062350A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017184690A JP2019062350A (ja) 2017-09-26 2017-09-26 複合素子
US16/056,580 US10476471B2 (en) 2017-09-26 2018-08-07 Composite device
CN201811120744.1A CN109560790B (zh) 2017-09-26 2018-09-25 复合元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017184690A JP2019062350A (ja) 2017-09-26 2017-09-26 複合素子

Publications (1)

Publication Number Publication Date
JP2019062350A true JP2019062350A (ja) 2019-04-18

Family

ID=65808016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017184690A Pending JP2019062350A (ja) 2017-09-26 2017-09-26 複合素子

Country Status (3)

Country Link
US (1) US10476471B2 (ja)
JP (1) JP2019062350A (ja)
CN (1) CN109560790B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022500952A (ja) * 2019-05-16 2022-01-04 中芯集成電路(寧波)有限公司上海分公司Ningbo Semiconductor International Corporation(Shanghai Branch) エアギャップ型半導体デバイスのパッケージング構造及びその製作方法
JP7533099B2 (ja) 2020-10-07 2024-08-14 株式会社村田製作所 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018105201A1 (ja) * 2016-12-08 2019-08-08 株式会社村田製作所 複合部品及びその実装構造
GB2578202B (en) * 2018-08-22 2022-11-02 Skyworks Solutions Inc Multilayer piezolelectric substrate
JP7287116B2 (ja) * 2019-05-30 2023-06-06 セイコーエプソン株式会社 振動デバイスおよび電子機器
CN114070235A (zh) * 2020-08-06 2022-02-18 联华电子股份有限公司 半导体模块及其制造方法
CN117040479B (zh) * 2022-12-14 2024-03-01 北京芯溪半导体科技有限公司 一种声波滤波器、通信设备和电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2589634B2 (ja) 1992-10-05 1997-03-12 松下電器産業株式会社 電子音響集積回路とその製造方法
KR100316383B1 (ko) 1998-10-30 2002-02-19 윤덕용 모노리딕직접회로위에박막또는후막단결정압전소자를집적한단일칩라디오구조및그제조방법
JP2006005433A (ja) 2004-06-15 2006-01-05 Seiko Epson Corp 集積回路素子の製造方法および集積回路素子
JP2006121357A (ja) 2004-10-20 2006-05-11 Seiko Epson Corp 弾性表面波素子、半導体複合装置および電子機器
JP2006245098A (ja) * 2005-03-01 2006-09-14 Seiko Epson Corp 電子部品及びその製造方法、並びに電子機器
JP2011066590A (ja) * 2009-09-16 2011-03-31 Seiko Epson Corp ラム波型デバイスおよびその製造方法
JP6302263B2 (ja) * 2014-01-23 2018-03-28 太陽誘電株式会社 圧電薄膜共振器、フィルタおよびデュプレクサ
WO2016103925A1 (ja) * 2014-12-25 2016-06-30 株式会社村田製作所 弾性波装置及びその製造方法
WO2017043427A1 (ja) 2015-09-07 2017-03-16 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
WO2017077892A1 (ja) * 2015-11-02 2017-05-11 株式会社村田製作所 弾性波装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022500952A (ja) * 2019-05-16 2022-01-04 中芯集成電路(寧波)有限公司上海分公司Ningbo Semiconductor International Corporation(Shanghai Branch) エアギャップ型半導体デバイスのパッケージング構造及びその製作方法
JP7297329B2 (ja) 2019-05-16 2023-06-26 中芯集成電路（寧波）有限公司上海分公司 エアギャップ型半導体デバイスのパッケージング構造及びその製作方法
JP7533099B2 (ja) 2020-10-07 2024-08-14 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
CN109560790A (zh) 2019-04-02
US20190097599A1 (en) 2019-03-28
CN109560790B (zh) 2023-02-24
US10476471B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
JP2019062350A (ja) 複合素子
US11218130B2 (en) Acoustic wave device
JP6519655B2 (ja) 弾性波装置
JP6468357B2 (ja) 弾性波装置
KR100847653B1 (ko) 탄성 경계파 소자, 공진기 및 필터
JP6710161B2 (ja) 弾性波装置
KR102146391B1 (ko) 탄성파 장치
US10756698B2 (en) Elastic wave device
JP6919707B2 (ja) 弾性波装置、フロントエンド回路及び通信装置
JPWO2011089906A1 (ja) 弾性波装置
US20230336143A1 (en) Acoustic wave device
US10659002B2 (en) Elastic wave device
CN114556783A (zh) 弹性波滤波器以及通信装置
JP7441010B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP6766250B2 (ja) 弾性波装置、分波器および通信装置
JP2008211277A (ja) 弾性表面波素子
US20240243728A1 (en) Filter device
WO2023022157A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023219134A1 (ja) 弾性波装置
WO2023037916A1 (ja) 弾性波装置
US20240048116A1 (en) Acoustic wave device
JP2023068334A (ja) 弾性波装置
KR20230147700A (ko) 탄성파 장치
CN117121377A (zh) 弹性波装置
CN117099309A (zh) 弹性波装置