CN109560790A - 复合元件 - Google Patents

复合元件 Download PDF

Info

Publication number
CN109560790A
CN109560790A CN201811120744.1A CN201811120744A CN109560790A CN 109560790 A CN109560790 A CN 109560790A CN 201811120744 A CN201811120744 A CN 201811120744A CN 109560790 A CN109560790 A CN 109560790A
Authority
CN
China
Prior art keywords
electrode
composite component
silicon substrate
semiconductor element
elastic wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811120744.1A
Other languages
English (en)
Other versions
CN109560790B (zh
Inventor
谷口康政
大村正志
山根毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN109560790A publication Critical patent/CN109560790A/zh
Application granted granted Critical
Publication of CN109560790B publication Critical patent/CN109560790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02102—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/0211—Means for compensation or elimination of undesirable effects of reflections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02984—Protection measures against damaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/132—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials characterized by a particular shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538—Formation
    • H03H9/14541—Multilayer finger or busbar electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/176—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of ceramic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/852—Composite materials, e.g. having 1-3 or 2-2 type connectivity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Connection electrodes of multilayer piezoelectric or electrostrictive devices, e.g. external electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H10N30/883—Further insulation means against electrical, physical or chemical damage, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves

Abstract

本发明提供一种在构成有半导体元件的硅基板上设置有弹性波元件且弹性波元件的特性不易劣化的复合元件。复合元件(10)具备：硅基板(3)，具有相互对置的第一主面(3a)以及第二主面(3b)；半导体元件(2)，在硅基板(3)的第一主面(3a)侧以及第二主面(3b)侧中的至少一方构成；以及弹性波元件(1)，具有直接或间接地设置在硅基板(3)的第一主面(3a)上的氧化硅膜(4)、直接设置在氧化硅膜(4)上的压电体层(5)、以及设置在压电体层(5)上的IDT电极(6)。在将由IDT电极(6)的电极指间距规定的波长设为λ时，压电体层(5)的厚度为2.5λ以下。

Description

复合元件
技术领域
本发明涉及复合元件。
背景技术
以往，在便携式电话机的RF前端部中，多数情况下将功率放大器、低噪声放大器、开关等半导体元件和利用了弹性波的RF滤波器、双工器等弹性波元件模块化。在下述的专利文献1公开了具有半导体元件以及声表面波元件的复合元件的一个例子。在该复合元件中，在包含Si(硅)的半导体基板中，构成有作为半导体元件的FET(Field EffectTransistor，场效应晶体管)。在上述半导体基板上，设置有声表面波元件。
在先技术文献
专利文献
专利文献1：日本特开平6-120416号公报
半导体元件是有源元件，是在驱动时发热的器件。此外，声表面波元件等弹性波元件在驱动时也发热，主要是设置有IDT电极的部分发热。因此，在像专利文献1记载的复合元件那样在包含硅的构成有半导体元件的半导体基板上设置有弹性波元件的情况下，虽然能够小型化，但是不仅在弹性波元件自身中产生的热施加于弹性波元件，而且在半导体元件中产生的热也施加于弹性波元件。因此，弹性波元件的频率、插入损耗由于热而变动，从而有时接收灵敏度等特性会劣化。
发明内容
发明要解决的课题
本发明的目的在于，提供一种在构成有半导体元件的硅基板上设置有弹性波元件且弹性波元件的特性不易劣化的复合元件。
用于解决课题的技术方案
本发明涉及的复合元件具备：硅基板，具有相互对置的第一主面以及第二主面；半导体元件，在所述硅基板的所述第一主面侧以及所述第二主面侧中的至少一方构成；以及弹性波元件，具有氧化硅膜、压电体层、以及IDT电极，所述氧化硅膜直接或间接地设置在所述硅基板的所述第一主面上，所述压电体层直接设置在所述氧化硅膜上，所述IDT电极设置在所述压电体层上，在将由所述IDT电极的电极指间距规定的波长设为λ时，所述压电体层的厚度为2.5λ以下。
在本发明涉及的复合元件的某个特定的方面中，设置有与所述IDT电极电连接且贯通所述硅基板的贯通电极。在该情况下，能够经由贯通电极将在弹性波元件中产生的热迅速地向硅基板侧以及外部进行散热。因此，在弹性波元件中产生的热不易传播到半导体元件。因此，半导体元件的特性不易劣化。
在本发明涉及的复合元件的另一个特定的方面中，所述弹性波元件具有与所述IDT电极电连接的第一布线电极，所述半导体元件具有功能电极以及与所述功能电极电连接的第二布线电极，所述第一布线电极和所述第二布线电极在俯视下不重叠。在该情况下，不易产生寄生电容，能够使弹性波元件以及半导体元件的特性更加不易劣化。
在本发明涉及的复合元件的又一个特定的方面中，在所述硅基板的所述第一主面侧构成有所述半导体元件，在所述硅基板的所述第二主面上，且在俯视下至少与所述半导体元件重叠的部分，设置有屏蔽电极。在该情况下，半导体元件的特性不易劣化。
在本发明涉及的复合元件的另一个特定的方面中，所述硅基板具有在所述第一主面侧开口的凹部，所述半导体元件构成在所述凹部内，所述氧化硅膜设置为覆盖所述凹部以及所述半导体元件。在该情况下，无需另外设置覆盖半导体元件的保护膜。因此，能够提高生产率，且半导体元件不易破损。
在本发明涉及的复合元件的又一个特定的方面中，在所述硅基板的所述第一主面侧构成有所述半导体元件，在所述硅基板的所述第一主面上设置有密封树脂层，使得覆盖所述半导体元件以及所述弹性波元件。
在本发明涉及的复合元件的又一个特定的方面中，设置有：第一贯通电极，与所述IDT电极电连接，且贯通所述密封树脂层；以及第二贯通电极，与所述半导体元件电连接，且贯通所述密封树脂层，在将横穿所述第一贯通电极以及所述第二贯通电极的方向设为宽度方向时，所述第二贯通电极的宽度比所述第一贯通电极的宽度宽。在该情况下，能够有效地将在半导体元件中产生的热向外部进行散热。因此，在半导体元件中产生的热不易传播到弹性波元件。因此，弹性波元件的特性更加不易劣化。
在本发明涉及的复合元件的又一个特定的方面中，设置有：第一贯通电极，与所述IDT电极电连接，且贯通所述密封树脂层；第二贯通电极，与所述半导体元件电连接，且贯通所述密封树脂层；第一凸块，与所述第一贯通电极连接；以及第二凸块，与所述第二贯通电极连接，在将横穿所述第一贯通电极以及所述第二贯通电极的方向设为宽度方向时，所述第二凸块的宽度比所述第一凸块的宽度宽。在该情况下，能够有效地将在半导体元件中产生的热向外部进行散热。因此，在半导体元件中产生的热不易传播到弹性波元件。因此，弹性波元件的特性更加不易劣化。
在本发明涉及的复合元件的又一个特定的方面中，在所述硅基板的所述第二主面侧构成有所述半导体元件，所述半导体元件和所述弹性波元件在俯视下重叠。在该情况下，能够使复合元件变得小型。
在本发明涉及的复合元件的又一个特定的方面中，在所述硅基板传播的体波(bulk wave)的声速比在所述压电体层传播的弹性波的声速高，在所述氧化硅膜传播的体波的声速比在所述压电体层传播的弹性波的声速低。在该情况下，能够有效地将弹性波的能量封闭在压电体层侧。
在本发明涉及的复合元件的又一个特定的方面中，还具备设置在所述硅基板与所述氧化硅膜之间的高声速膜，在所述高声速膜传播的体波的声速比在所述压电体层传播的弹性波的声速高，在所述氧化硅膜传播的体波的声速比在所述压电体层传播的弹性波的声速低。在该情况下，能够有效地将弹性波的能量封闭在压电体层侧。
在本发明涉及的复合元件的又一个特定的方面中，在所述硅基板与所述压电体层之间设置有声反射层，所述声反射层层叠了声阻抗相对低的低声阻抗层和声阻抗相对高的高声阻抗层，所述声反射层包含所述氧化硅膜。在该情况下，能够有效地将弹性波的能量限制在压电体层侧。
在本发明涉及的复合元件的又一个特定的方面中，所述压电体层包含钽酸锂。
在本发明涉及的复合元件的又一个特定的方面中，所述硅基板的厚度为3λ以上。在该情况下，能够有效地抑制高阶模。
在本发明涉及的复合元件的又一个特定的方面中，所述硅基板的厚度为10λ以上。在该情况下，能够更进一步抑制高阶模。
在本发明涉及的复合元件的又一个特定的方面中，所述硅基板的厚度为180μm以下，所述波长λ为18μm以下。在该情况下，能够使散热性充分，且能够使复合元件低高度化。
发明效果
根据本发明，能够提供一种在构成有半导体元件的硅基板上设置有弹性波元件且弹性波元件的特性不易劣化的复合元件。
附图说明
图1是本发明的第一实施方式涉及的复合元件的示意性主视剖视图。
图2是将本发明的第一实施方式中的IDT电极的电极指放大示出的示意性放大主视剖视图。
图3是本发明的第一实施方式中的弹性波元件的简图式平面剖视图。
图4是示出压电体层的厚度与频率温度特性TCF的关系的图。
图5是本发明的第一实施方式的第一变形例涉及的复合元件的示意性主视剖视图。
图6是示出硅基板的厚度与第一高阶模以及第二高阶模的相位最大值的关系的图。
图7是本发明的第一实施方式的第二变形例涉及的复合元件的示意性主视剖视图。
图8是本发明的第一实施方式的第三变形例涉及的复合元件的示意性主视剖视图。
图9是本发明的第一实施方式的第四变形例涉及的复合元件的示意性主视剖视图。
图10是本发明的第二实施方式涉及的复合元件的示意性主视剖视图。
图11是本发明的第三实施方式涉及的复合元件的示意性主视剖视图。
图12是本发明的第四实施方式涉及的复合元件的示意性主视剖视图。
图13是本发明的第五实施方式涉及的复合元件的示意性主视剖视图。
图14是本发明的第六实施方式涉及的复合元件的示意性主视剖视图。
附图标记说明
1：弹性波元件，2：半导体元件，3：硅基板，3a、3b：第一主面、第二主面，4：氧化硅膜，5：压电体层，6：IDT电极，6a：电极指，7a、7b：第一金属层、第二金属层，8：支承体，9：第一布线电极，9a：电极连接盘，10：复合元件，13：支承构件，13a：开口部，14：覆盖构件，15：第一贯通电极，16：第一凸块，17：密封树脂层，23：第二布线电极，24：保护膜，25：第二贯通电极，26：第二凸块，27：源极电极，28：漏极电极，29：栅极电极，31：弹性波元件，33：高声速膜，34：氧化硅膜，35：压电体层，37：声反射层，37b：高声阻抗层，37c：低声阻抗层，37d：高声阻抗层，40：复合元件，41：弹性波元件，45：贯通电极，49：端子电极，54：屏蔽电极，65：第二贯通电极，66：第二凸块，71：弹性波元件，74：氧化硅膜，80：复合元件。
具体实施方式
以下，参照附图对本发明的具体的实施方式进行说明，从而明确本发明。
另外，需要指出的是，在本说明书记载的各实施方式是例示性的，能够在不同的实施方式间进行结构的部分置换或组合。
图1是本发明的第一实施方式涉及的复合元件的示意性主视剖视图。
复合元件10具有硅基板3。硅基板3是以硅(Si)为主材料的基板。所谓以硅(Si)为主材料的基板，是包含50％以上的硅的基板。硅基板3具有相互对置的第一主面3a以及第二主面3b。复合元件10具有在硅基板3的第一主面3a侧构成的半导体元件2和设置在硅基板3的第一主面3a上的弹性波元件1。
更具体地，本实施方式的弹性波元件1具有直接设置在第一主面3a上的氧化硅膜4。氧化硅由SiOx表示。弹性波元件1中的氧化硅膜4包含SiO2。另外，氧化硅膜4并不限于SiO2，也可以包含x为2以外的实数的氧化硅。
在氧化硅膜4上直接设置有压电体层5。压电体层5包含钽酸锂(LiTaO3)。压电体层5的切角没有特别限定，在本实施方式中为50°。压电体层5也可以是铌酸锂等钽酸锂以外的压电单晶。此外，压电体层5也可以包含ZnO、AlN或PZT中的任一种压电陶瓷。
在压电体层5上设置有IDT(Inter Digital Transducer，叉指换能器)电极6。IDT电极6具有多个电极指6a。通过对IDT电极6施加交流电压，从而激励弹性波。如图2的放大图所示，IDT电极6具有设置在压电体层5上的第一金属层7a和层叠在第一金属层7a上的第二金属层7b。第一金属层7a包含Ti。第二金属层7b包含Al。另外，IDT电极6的材料并不限定于上述材料。IDT电极6可以包含层叠了多个金属层的层叠金属膜，也可以包含单层的金属膜。
另外，所谓IDT电极6设置在压电体层5上，还包括经由氧化硅膜等间接地设置在压电体层5上的情况。
图3是第一实施方式中的弹性波元件的简图式平面剖视图。图3是穿过后述的支承构件的剖面处的剖视图。在图3中，通过在矩形中加上两条对角线的简图来表示包含IDT电极的电路部。另外，省略了后述的第一布线电极。
如图1以及图3所示，弹性波元件1具有设置在硅基板3的第一主面3a上的支承体8，使得在俯视下包围氧化硅膜4以及压电体层5。支承体8没有特别限定，在本实施方式中包含氧化硅。支承体8可以与氧化硅膜4一体设置，也可以设置为独立体。
如图1所示，在压电体层5上设置有与IDT电极6电连接的第一布线电极9。第一布线电极9从压电体层5上起到达支承体8上。第一布线电极9包含设置在支承体8上的电极连接盘9a。
在支承体8上设置有支承构件13，使得覆盖电极连接盘9a。支承构件13具有在俯视下包围IDT电极6的开口部13a。支承构件13包含适当的树脂。
在支承构件13上设置有覆盖构件14，使得覆盖开口部13a。在被压电体层5、支承体8、支承构件13以及覆盖构件14包围的中空空间内，设置有IDT电极6。
设置有贯通覆盖构件14以及支承构件13的第一贯通电极15，使得一端与电极连接盘9a连接。第一贯通电极15经由第一布线电极9与IDT电极6电连接。在此，复合元件10在硅基板3的第一主面3a上具有设置为覆盖弹性波元件1以及半导体元件2的密封树脂层17。弹性波元件1的第一贯通电极15除了贯通覆盖构件14以及支承构件13以外，还贯通密封树脂层17。进而，设置有与第一贯通电极15的另一端接合的第一凸块16。第一凸块16例如包含焊料等。
IDT电极6经由第一布线电极9、第一贯通电极15以及第一凸块16与外部电连接。像这样，本实施方式的弹性波元件1为WLP(Wafer Level Package，晶片级封装)构造。
在此，在将由IDT电极6的电极指间距规定的波长设为λ时，在本实施方式中，硅基板3的厚度为62.5λ，氧化硅膜4的厚度为0.335λ，压电体层5的厚度为0.3λ。弹性波元件1中的波长λ为2μm。另外，上述各厚度以及波长λ的值并不限定于上述的值。
另一方面，如图1所示，硅基板3具有在第一主面3a侧开口的凹部3c。半导体元件2构成在凹部3c内。在凹部3c内，构成有包含源极电极27、栅极电极29以及漏极电极28的功能电极。半导体元件2是具有上述功能电极的FET。不过，半导体元件2也可以是FET以外的半导体元件。
在硅基板3的第一主面3a设置有保护膜24，使得覆盖凹部3c以及半导体元件2。保护膜24包含氧化硅。另外，保护膜24也可以包含氧化硅以外的适当的电介质。
虽然在本实施方式中，半导体元件2构成为埋入在硅基板3的凹部3c内，但是半导体元件2也可以构成在第一主面3a上。不过，通过以埋入的方式构成半导体元件2，从而能够使半导体元件2不易破损，且能够使复合元件10变得小型。
设置有贯通保护膜24以及密封树脂层17的第二贯通电极25，使得一端与半导体元件2的功能电极电连接。设置有与第二贯通电极25的另一端接合的第二凸块26。第二凸块26例如包含焊料等。半导体元件2经由第二贯通电极25以及第二凸块26与外部电连接。复合元件10从密封树脂层17侧安装于例如安装基板等。
在本实施方式中，使用同一硅基板3构成了弹性波元件1和半导体元件2的复合元件10具备氧化硅膜4、压电体层5以及IDT电极6，氧化硅膜4形成在硅基板3上，压电体层5直接形成在氧化硅膜4上，IDT电极6设置在压电体层5上，且压电体层5的厚度为2.5λ以下。由此，复合元件10中的弹性波元件1的特性不易劣化。以下对此进行说明。
如上所述，在具有弹性波元件以及半导体元件的复合元件中，不仅在弹性波元件自身中产生的热施加于弹性波元件，在半导体元件中产生的热也施加于弹性波元件。在本实施方式的复合元件10中，能够减小热对弹性波元件1的影响。
图4是示出压电体层的厚度与频率温度特性TCF的关系的图。
如图4所示，可知在压电体层5的厚度为2.5λ以下的情况下，与压电体层5的厚度比2.5λ厚的情况相比，频率温度特性TCF的绝对值变小。因此，在复合元件10中，即使在进一步对弹性波元件1施加热的情况下，也能够有效地减小频率、插入损耗的变动。因此，在本实施方式的在构成有半导体元件2的硅基板3上设置有弹性波元件1的复合元件10中，弹性波元件1的特性不易劣化。
压电体层5的厚度优选为2λ以下。由此，能够使频率温度特性TCF的绝对值小于10ppm/℃，能够有效地抑制复合元件10中的弹性波元件1的特性的劣化。压电体层5的厚度更优选为1λ以下。由此，能够使频率温度特性TCF的绝对值小于5ppm/℃，更加不易产生弹性波元件1的特性的劣化。像本实施方式这样，压电体层5的厚度进一步优选为0.3λ以下。由此，能够使频率温度特性TCF大致为0，更加不易产生弹性波元件1的特性的劣化。
在热对弹性波元件1的影响大的情况下，为了抑制热从半导体元件2传导至弹性波元件1，需要加长半导体元件2与弹性波元件1的距离。相对于此，在图1所示的本实施方式中，由于热对弹性波元件1的影响小，因此能够将半导体元件2与弹性波元件1靠近配置。因此，能够使复合元件10变得小型。
在此，半导体元件2具有与功能电极电连接的第二布线电极23。在本实施方式中，弹性波元件1的第一布线电极9与半导体元件2的第二布线电极23在俯视下不重叠。由此，不易产生寄生电容，能够使弹性波元件1以及半导体元件2的特性更加不易劣化。
图5是第一实施方式的第一变形例涉及的复合元件的示意性主视剖视图。
在本变形例中，支承体8的一部分设置在保护膜24上。弹性波元件1的第一布线电极9和半导体元件2的第二布线电极23在俯视下重叠。在该情况下，能够使复合元件变得更加小型。另外，在本变形例中，半导体元件2在图5中未示出的部分与外部电连接。例如，关于半导体元件2与外部的电连接，可以使用导线等。
可是，在图1所示的本实施方式中，在硅基板3传播的体波的声速比在压电体层5传播的弹性波的声速高。在氧化硅膜4传播的体波的声速比在压电体层5传播的弹性波的声速低。处于这样的声速的关系的硅基板3、氧化硅膜4以及压电体层5依次层叠。由此，能够将弹性波的能量有效地封闭在压电体层5侧。另外，硅基板3、氧化硅膜4以及压电体层5的声速的关系并不限定于上述关系。
在此，在弹性波元件1中，有时由多个高阶模造成的响应会变大。这是由于例如多个高阶模被封闭在压电体层5侧而造成的。在本实施方式中，能够抑制上述那样的高阶模。以下通过示出作为多个高阶模的第一高阶模以及第二高阶模的相位，从而对此进行说明。
图6是示出硅基板的厚度与第一高阶模以及第二高阶模的相位最大值的关系的图。
如图6所示，可知，硅基板3的厚度变得越厚，第一高阶模以及第二高阶模的相位最大值变得越小。若硅基板3的厚度成为3λ以上，则第一高阶模的相位最大值变得足够小，变得大致恒定。还可知，若硅基板3的厚度成为10λ以上，则还能够充分抑制第二高阶模。因此，硅基板3的厚度优选为10λ以上。硅基板3的厚度更优选为20λ以上。在该情况下，能够有效地抑制第一高阶模以及第二高阶模这两者。
上述效果归因于，通过将硅基板3的厚度设为上述范围，从而在硅基板3传播的体波的声速变得比在压电体层5传播的第一高阶模的声速以及第二高阶模的声速低。由此，第一高阶模以及第二高阶模向硅基板3侧泄漏，第一高阶模以及第二高阶模的响应变小。
另一方面，硅基板3优选为180μm以下。由此，在复合元件10中，能够使散热性充分，且能够低高度化。在本实施方式中，由于波长λ为2μm，因此硅基板3的厚度优选为90λ以下。复合元件10中的硅基板3的厚度为62.5λ，为10λ以上且90λ以下。因此，能够抑制高阶模，能够使散热性充分，且能够低高度化。另外，在将硅基板3的厚度设为10λ以上且180μm以下的情况下，波长λ只要为18μm以下即可。
以下，示出第一实施方式的第二变形例～第四变形例。另外，在第二变形例～第四变形例中，也与第一实施方式同样地，氧化硅膜的厚度为2.5λ以下，因此弹性波元件的特性不易劣化。
图7是第一实施方式的第二变形例涉及的复合元件的示意性主视剖视图。
在本变形例中，电极连接盘9a以及支承构件13设置在氧化硅膜34以及压电体层35的层叠体上。更具体地，电极连接盘9a以及支承构件13设置在上述层叠体中的压电体层35上。像这样，弹性波元件31也可以不具有支承体8。另外，除上述方面以外，具有与第一实施方式的复合元件10相同的结构。
图8是第一实施方式的第三变形例涉及的复合元件的示意性主视剖视图。
在本变形例中，在硅基板3与氧化硅膜4之间设置有高声速膜33。像这样，氧化硅膜4经由高声速膜33间接地设置在硅基板3上。高声速膜33是所传播的体波的声速比在压电体层5传播的弹性波的声速高的膜。高声速膜33例如包含氮化铝、氧化铝、碳化硅、氮化硅、氮氧化硅、DLC膜、硅、蓝宝石、钽酸锂、铌酸锂、石英等压电体、氧化铝、氧化锆、堇青石、多铝红柱石、滑石、镁橄榄石等各种陶瓷、金刚石、氧化镁、或者以上述各材料为主成分的材料、以上述各材料的混合物为主成分的材料中的任一种。另外，高声速膜33的材料只要是相对高声速的材料即可。另外，除上述方面以外，具有与第一实施方式的复合元件10相同的结构。
在本变形例中，在氧化硅膜4传播的体波的声速也比在压电体层5传播的弹性波的声速低。因此，由于具有依次层叠了高声速膜33、氧化硅膜4以及压电体层5的结构，所以能够有效地将弹性波的能量封闭在压电体层5侧。
图9是第一实施方式的第四变形例涉及的复合元件的示意性主视剖视图。
在本变形例中，在硅基板3与压电体层5之间设置有声反射层37。声反射层37是层叠了声阻抗相对低的多个低声阻抗层和声阻抗相对高的多个高声阻抗层的层叠体。在声反射层37中，作为最靠压电体层5侧的层，包含氧化硅膜4。氧化硅膜4没有特别限定，在本变形例中，是多个低声阻抗层中的一层。更具体地，在声反射层37中，依次层叠有氧化硅膜4、高声阻抗层37b、低声阻抗层37c以及高声阻抗层37d。另外，除上述方面以外，具有与第一实施方式的复合元件10相同的结构。
在本变形例中，由于设置有声反射层37，所以能够有效地将弹性波的能量封闭在压电体层5侧。
高声阻抗层和低声阻抗层优选交替地层叠。由此，能够在每一层形成高声阻抗层与低声阻抗层的界面，因此能够有效地使弹性波向压电体层5侧反射。虽然在本变形例中，声反射层37中的多个高声阻抗层以及多个低声阻抗层的层数的合计为4层，但是层数的合计并不限定于此。上述层数的合计例如也可以为5层以上。
图10是第二实施方式涉及的复合元件的示意性主视剖视图。
在本实施方式中，弹性波元件41的结构以及安装于安装基板等的方式与第一实施方式不同。除上述方面以外，本实施方式的复合元件40具有与第一实施方式的复合元件10相同的结构。
在弹性波元件41中，电极连接盘9a设置在压电体层5上。设置有贯通压电体层5、氧化硅膜4以及硅基板3的贯通电极45，使得一端与电极连接盘9a连接。另一方面，在硅基板3的第二主面3b上设置有端子电极49。贯通电极45的另一端与端子电极49连接。在端子电极49接合有第一凸块16。本实施方式的复合元件40从硅基板3的第二主面3b侧安装于例如安装基板等。另外，半导体元件2在图10中未示出的部分与外部电连接。
在本实施方式中，也与第一实施方式同样地，电极连接盘9a可以设置在支承体8上。在该情况下，贯通电极45只要设置为贯通支承体8以及硅基板3即可。
在复合元件40中，能够经由贯通电极45将在弹性波元件41中产生的热迅速地向硅基板3侧以及外部进行散热。因此，在弹性波元件41中产生的热不易传播到半导体元件2。因此，半导体元件2的特性不易劣化。除了像上述的那样散热性高以外，在本实施方式中，也与第一实施方式同样地，氧化硅膜4的厚度也为2.5λ以下。因此，更加不易产生弹性波元件41的特性的劣化。
另外，在上述的第一实施方式中，也可以设置与本实施方式同样的贯通电极，使得与设置在图1中未示出的部分的电极连接盘连接。在该情况下，也可以将贯通电极用作散热构件，而不是用作与外部连接的电极。与本实施方式同样的、与贯通电极连接的端子电极也可以用作散热构件。由此，能够提高散热性，能够使得不易产生弹性波元件以及半导体元件的特性的劣化。另外，像上述那样连接贯通电极的电极连接盘优选为与接地电位连接的电极连接盘或不与IDT电极电连接的浮置电极。
图11是第三实施方式涉及的复合元件的示意性主视剖视图。
本实施方式与第一实施方式的不同点在于，在硅基板3的第二主面3b上设置有屏蔽电极54。除上述方面以外，本实施方式的复合元件具有与第一实施方式的复合元件10相同的结构。
屏蔽电极54与接地电位连接，发挥屏蔽外部的电场的功能。进而，因为屏蔽电极54包含金属，所以热传导率比硅基板3高。在本实施方式中，屏蔽电极54设置在第二主面3b的整体。因此，能够有效地提高散热性。因此，半导体元件2的特性不易劣化。除了像上述那样散热性高以外，在本实施方式中，也与第一实施方式同样地，氧化硅膜4的厚度也为2.5λ以下。因此，更加不易产生弹性波元件1的特性的劣化。
另外，屏蔽电极54也可以设置在第二主面3b的一部分。在该情况下，优选在第二主面3b上的在俯视下至少与半导体元件2重叠的部分设置有屏蔽电极54。由此，能够有效地将在半导体元件2中产生的热进行散热。因此，在半导体元件2中产生的热不易传播到弹性波元件1，不易产生弹性波元件1的特性的劣化。
在本实施方式中，也可以设置有与第二实施方式相同的贯通电极。在硅基板3的第二主面3b，在设置有贯通电极的部分，也可以不设置屏蔽电极54。或者，贯通电极和屏蔽电极54也可以连接。另外，在贯通电极和屏蔽电极54连接的情况下，只要连接有贯通电极的电极连接盘为与接地电位连接的电极连接盘或浮置电极即可。
图12是第四实施方式涉及的复合元件的示意性主视剖视图。
在本实施方式中，第二贯通电极65以及第二凸块66的宽度与第一实施方式不同。在此，在本说明书中，所谓宽度方向，是指横穿第一贯通电极15以及第二贯通电极65的方向。所谓宽度，是指沿着宽度方向的长度。除上述方面以外，本实施方式的复合元件具有与第一实施方式的复合元件10相同的结构。
更具体地，第二贯通电极65的宽度比第一贯通电极15的宽度宽。与第二贯通电极65接合的第二凸块66的宽度比与第一贯通电极15接合的第一凸块16的宽度宽。由此，能够有效地将在半导体元件2中产生的热向外部进行散热。因此，在半导体元件2中产生的热不易传播到弹性波元件1。除此以外，在本实施方式中，也与第一实施方式同样地，氧化硅膜4的厚度为2.5λ以下。因此，更加不易产生弹性波元件1的特性的劣化。
另外，上述各宽度的关系也可以是如下关系中的一种：第二贯通电极65的宽度比第一贯通电极15的宽度宽的关系；以及第二凸块66的宽度比第一凸块16的宽度宽的关系。在该情况下，也能够提高散热性，不易产生弹性波元件1的特性的劣化。
图13是第五实施方式涉及的复合元件的示意性主视剖视图。
本实施方式与第一实施方式的不同点在于，氧化硅膜74被设置为覆盖半导体元件2，且与图1所示的保护膜24构成为一体。除上述方面以外，本实施方式的复合元件具有与第一实施方式的复合元件10相同的结构。
在本实施方式中，也与第一实施方式同样地，弹性波元件71的特性不易劣化。进而，在本实施方式的复合元件的制造工序中，将氧化硅膜74设置为覆盖凹部3c以及半导体元件2。因此，无需另外设置覆盖半导体元件2的保护膜24。因此，能够提高生产率，且半导体元件不易破损。
另外，氧化硅膜74中的与压电体层5层叠的部分的厚度和覆盖半导体元件2的部分的厚度可以不同。
图14是第六实施方式涉及的复合元件的示意性主视剖视图。
本实施方式与第二实施方式的不同点在于，弹性波元件41与半导体元件2的配置关系，以及半导体元件2未被密封树脂层17覆盖。除上述方面以外，本实施方式的复合元件80具有与第二实施方式的复合元件相同的结构。
复合元件80的半导体元件2在硅基板3的第二主面3b侧构成。半导体元件2和弹性波元件41在俯视下重叠。
更具体地，硅基板3具有在第二主面3b侧开口的凹部3c。在此，与第二实施方式同样地，设置有多个与弹性波元件41的电极连接盘9a连接并贯通硅基板3的贯通电极45。凹部3c位于多个贯通电极45之间，且与IDT电极6对置。半导体元件2构成在凹部3c内。
在硅基板3的第二主面3b设置有保护膜24，使得覆盖凹部3c以及半导体元件2。在保护膜24上设置有与半导体元件2电连接的电极连接盘89。另外，电极连接盘89包含于第二布线电极23。在电极连接盘89接合有第二凸块26。本实施方式的复合元件80从硅基板3的第二主面3b侧安装于例如安装基板等。
在本实施方式中，由于弹性波元件41和半导体元件2在俯视下重叠，所以能够使复合元件80变得小型。进而，与第二实施方式同样地，氧化硅膜4的厚度为2.5λ以下。因此，更加不易产生弹性波元件41的特性的劣化。
另外，半导体元件2也可以设置于在俯视下与IDT电极6不重叠的位置。在该情况下，能够加长弹性波元件41中的成为热源的IDT电极6与半导体元件2的距离，因此能够抑制半导体元件2的特性的劣化。
另外，半导体元件2可以是齐纳二极管。例如，可以使齐纳二极管并联在将梯型滤波器的输入端子和输出端子连结的输入输出信号路径与接地之间。由此，即使在具有高电位的电荷的高频信号输入到输入端子的情况下，超过某个阈值电压的电涌电压也会经由齐纳二极管流到接地，因此能够防止滤波器内的弹性波谐振器被电涌击穿。
另外，在该情况下，关于齐纳二极管，可以使第一齐纳二极管和第二齐纳二极管串联连接。第一齐纳二极管配置在比第二齐纳二极管靠接地侧。第一齐纳二极管配置为，使阳极成为输入输出信号路径侧，阴极成为接地侧。第二齐纳二极管配置为，使阳极成为接地侧，阴极成为输入输出信号路径侧。
另外，设置齐纳二极管的滤波器并不限于梯型滤波器，也可以是纵向耦合谐振器型滤波器。
此外，齐纳二极管像以下那样制造。
在硅基板上形成第一N型层。在一部分的第一N型层上形成第一P型层。在一部分的第一P型层上形成第二N型层。在第二N型层上以及未形成第一P型层的第一N型层上形成进行了欧姆接合的金属电极。在金属电极上接合过孔。将过孔和布线电极接合。

Claims (17)

1.一种复合元件，具备：
硅基板，具有相互对置的第一主面以及第二主面；
半导体元件，在所述硅基板的所述第一主面侧以及所述第二主面侧中的至少一方构成；以及
弹性波元件，具有氧化硅膜、压电体层、以及IDT电极，所述氧化硅膜直接或间接地设置在所述硅基板的所述第一主面上，所述压电体层直接设置在所述氧化硅膜上，所述IDT电极设置在所述压电体层上，
在将由所述IDT电极的电极指间距规定的波长设为λ时，所述压电体层的厚度为2.5λ以下。
2.根据权利要求1所述的复合元件，其中，
设置有与所述IDT电极电连接且贯通所述硅基板的贯通电极。
3.根据权利要求1或2所述的复合元件，其中，
所述弹性波元件具有与所述IDT电极电连接的第一布线电极，
所述半导体元件具有功能电极以及与所述功能电极电连接的第二布线电极，
所述第一布线电极和所述第二布线电极在俯视下不重叠。
4.根据权利要求1～3中的任一项所述的复合元件，其中，
在所述硅基板的所述第一主面侧构成有所述半导体元件，
在所述硅基板的所述第二主面上，且在俯视下至少与所述半导体元件重叠的部分，设置有屏蔽电极。
5.根据权利要求1～4中的任一项所述的复合元件，其中，
所述硅基板具有在所述第一主面侧开口的凹部，
所述半导体元件构成在所述凹部内，
所述氧化硅膜设置为覆盖所述凹部以及所述半导体元件。
6.根据权利要求1～5中的任一项所述的复合元件，其中，
在所述硅基板的所述第一主面侧构成有所述半导体元件，在所述硅基板的所述第一主面上设置有密封树脂层，使得覆盖所述半导体元件以及所述弹性波元件。
7.根据权利要求6所述的复合元件，其中，
设置有：
第一贯通电极，与所述IDT电极电连接，且贯通所述密封树脂层；以及
第二贯通电极，与所述半导体元件电连接，且贯通所述密封树脂层，
在将横穿所述第一贯通电极以及所述第二贯通电极的方向设为宽度方向时，所述第二贯通电极的宽度比所述第一贯通电极的宽度宽。
8.根据权利要求6或7所述的复合元件，其中，
设置有：
第一贯通电极，与所述IDT电极电连接，且贯通所述密封树脂层；
第二贯通电极，与所述半导体元件电连接，且贯通所述密封树脂层；
第一凸块，与所述第一贯通电极连接；以及
第二凸块，与所述第二贯通电极连接，
在将横穿所述第一贯通电极以及所述第二贯通电极的方向设为宽度方向时，所述第二凸块的宽度比所述第一凸块的宽度宽。
9.根据权利要求2所述的复合元件，其中，
在所述硅基板的所述第二主面侧构成有所述半导体元件，
所述半导体元件和所述弹性波元件在俯视下重叠。
10.根据权利要求1～9中的任一项所述的复合元件，其中，
在所述硅基板传播的体波的声速比在所述压电体层传播的弹性波的声速高，
在所述氧化硅膜传播的体波的声速比在所述压电体层传播的弹性波的声速低。
11.根据权利要求1～9中的任一项所述的复合元件，其中，
还具备：高声速膜，设置在所述硅基板与所述氧化硅膜之间，
在所述高声速膜传播的体波的声速比在所述压电体层传播的弹性波的声速高，
在所述氧化硅膜传播的体波的声速比在所述压电体层传播的弹性波的声速低。
12.根据权利要求1～9中的任一项所述的复合元件，其中，
在所述硅基板与所述压电体层之间设置有声反射层，所述声反射层层叠了声阻抗相对低的低声阻抗层和声阻抗相对高的高声阻抗层，
所述声反射层包含所述氧化硅膜。
13.根据权利要求1～12中的任一项所述的复合元件，其中，
所述压电体层包含钽酸锂。
14.根据权利要求1～13中的任一项所述的复合元件，其中，
所述硅基板的厚度为3λ以上。
15.根据权利要求14所述的复合元件，其中，
所述硅基板的厚度为10λ以上。
16.根据权利要求1～15中的任一项所述的复合元件，其中，
所述硅基板的厚度为180μm以下，
所述波长λ为18μm以下。
17.根据权利要求1～16中的任一项所述的复合元件，其中，
所述半导体元件是齐纳二极管。
CN201811120744.1A 2017-09-26 2018-09-25 复合元件 Active CN109560790B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017184690A JP2019062350A (ja) 2017-09-26 2017-09-26 複合素子
JP2017-184690 2017-09-26

Publications (2)

Publication Number Publication Date
CN109560790A true CN109560790A (zh) 2019-04-02
CN109560790B CN109560790B (zh) 2023-02-24

Family

ID=65808016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811120744.1A Active CN109560790B (zh) 2017-09-26 2018-09-25 复合元件

Country Status (3)

Country Link
US (1) US10476471B2 (zh)
JP (1) JP2019062350A (zh)
CN (1) CN109560790B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112019164A (zh) * 2019-05-30 2020-12-01 精工爱普生株式会社 振动器件以及电子设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018105201A1 (ja) * 2016-12-08 2019-08-08 株式会社村田製作所 複合部品及びその実装構造
JP7374658B2 (ja) * 2018-08-22 2023-11-07 スカイワークス ソリューションズ，インコーポレイテッド 無線周波数フィルタ、電子機器モジュール、弾性波デバイス及び電子デバイス
JP7297329B2 (ja) * 2019-05-16 2023-06-26 中芯集成電路（寧波）有限公司上海分公司 エアギャップ型半導体デバイスのパッケージング構造及びその製作方法
CN114070235A (zh) * 2020-08-06 2022-02-18 联华电子股份有限公司 半导体模块及其制造方法
CN117040479B (zh) * 2022-12-14 2024-03-01 北京芯溪半导体科技有限公司 一种声波滤波器、通信设备和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828827A (zh) * 2005-03-01 2006-09-06 精工爱普生株式会社 电子元件的制造方法、电子元件以及电子仪器
JP2011066590A (ja) * 2009-09-16 2011-03-31 Seiko Epson Corp ラム波型デバイスおよびその製造方法
CN104811157A (zh) * 2014-01-23 2015-07-29 太阳诱电株式会社 压电薄膜谐振器、滤波器和双工器
WO2017077892A1 (ja) * 2015-11-02 2017-05-11 株式会社村田製作所 弾性波装置
US20170264266A1 (en) * 2014-12-25 2017-09-14 Murata Manufacturing Co., Ltd. Acoustic wave device and manufacturing method for same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2589634B2 (ja) 1992-10-05 1997-03-12 松下電器産業株式会社 電子音響集積回路とその製造方法
KR100316383B1 (ko) 1998-10-30 2002-02-19 윤덕용 모노리딕직접회로위에박막또는후막단결정압전소자를집적한단일칩라디오구조및그제조방법
JP2006005433A (ja) 2004-06-15 2006-01-05 Seiko Epson Corp 集積回路素子の製造方法および集積回路素子
JP2006121357A (ja) 2004-10-20 2006-05-11 Seiko Epson Corp 弾性表面波素子、半導体複合装置および電子機器
CN107925397B (zh) 2015-09-07 2021-12-24 株式会社村田制作所 弹性波装置、高频前端电路以及通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828827A (zh) * 2005-03-01 2006-09-06 精工爱普生株式会社 电子元件的制造方法、电子元件以及电子仪器
JP2011066590A (ja) * 2009-09-16 2011-03-31 Seiko Epson Corp ラム波型デバイスおよびその製造方法
CN104811157A (zh) * 2014-01-23 2015-07-29 太阳诱电株式会社 压电薄膜谐振器、滤波器和双工器
US20170264266A1 (en) * 2014-12-25 2017-09-14 Murata Manufacturing Co., Ltd. Acoustic wave device and manufacturing method for same
WO2017077892A1 (ja) * 2015-11-02 2017-05-11 株式会社村田製作所 弾性波装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112019164A (zh) * 2019-05-30 2020-12-01 精工爱普生株式会社 振动器件以及电子设备
CN112019164B (zh) * 2019-05-30 2023-05-12 精工爱普生株式会社 振动器件以及电子设备

Also Published As

Publication number Publication date
US10476471B2 (en) 2019-11-12
US20190097599A1 (en) 2019-03-28
JP2019062350A (ja) 2019-04-18
CN109560790B (zh) 2023-02-24

Similar Documents

Publication Publication Date Title
CN109560790A (zh) 复合元件
KR100847653B1 (ko) 탄성 경계파 소자, 공진기 및 필터
JP6170349B2 (ja) 弾性波デバイス
CN105684308B (zh) 弹性波元件、滤波器元件以及通信装置
US10148245B2 (en) Elastic wave device
CN101965683B (zh) 表面声波装置
KR102146391B1 (ko) 탄성파 장치
CN107615657A (zh) 弹性波装置
US10256793B2 (en) Elastic wave detection
JP2018166259A (ja) 弾性波素子
JP6427075B2 (ja) 弾性波デバイス、分波器、及びモジュール
US10886891B2 (en) Acoustic wave device, module, and multiplexer
US20190305748A1 (en) Elastic wave device
CN107615659A (zh) 弹性波装置
CN111492578B (zh) 弹性波装置、高频前端电路及通信装置
CN104917483A (zh) 半导体装置
CN102158195A (zh) 压电振动器及使用该压电振动器的振荡器
JP4518877B2 (ja) 弾性表面波装置
JP6835220B2 (ja) 弾性波装置、フロントエンド回路及び通信装置
JP6103906B2 (ja) 弾性波装置と封止体
CN110011636A (zh) 弹性波器件
CN111371429A (zh) 控制电路与声波滤波器的集成方法和集成结构
CN110036565A (zh) 复合部件及其安装构造
JP7237609B2 (ja) 電子部品用パッケージおよび電子装置
JP2008211277A (ja) 弾性表面波素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant