JPWO2018105201A1 - 複合部品及びその実装構造 - Google Patents

複合部品及びその実装構造 Download PDF

Info

Publication number
JPWO2018105201A1
JPWO2018105201A1 JP2018554833A JP2018554833A JPWO2018105201A1 JP WO2018105201 A1 JPWO2018105201 A1 JP WO2018105201A1 JP 2018554833 A JP2018554833 A JP 2018554833A JP 2018554833 A JP2018554833 A JP 2018554833A JP WO2018105201 A1 JPWO2018105201 A1 JP WO2018105201A1
Authority
JP
Japan
Prior art keywords
main surface
substrate
electrode
composite component
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018554833A
Other languages
English (en)
Inventor
克也 松本
克也 松本
豊田　祐二
祐二 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018105201A1 publication Critical patent/JPWO2018105201A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/1051—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Abstract

半導体装置と弾性波装置とが積層されており、放熱性に優れた複合部品を提供する。弾性波装置１１上に半導体装置２１が積層されており、側面電極６，７が弾性波装置１１の圧電性基板１２における複数の側面１２ｃ，１２ｄのうちの少なくとも１つの側面から半導体装置２１の半導体基板２２における複数の側面２２ｃ，２２ｄのうち少なくとも１つの側面に至っており、かつＩＤＴ電極１３及び機能電極２３ａ〜２３ｃに接続されており、側面電極６，７は圧電性基板１２における第２の主面１２ｂ上及び半導体基板２２における第２の主面２２ｂ上の少なくとも一方に至っている、複合部品３。

Description

本発明は、弾性波装置と半導体装置とが積層されている複合部品及びその実装構造に関する。
電子機器の小型化を図るために、複数の電子部品を積層した構造が種々提案されている。たとえば、下記の特許文献１に記載の複合部品では、シリコンからなる支持基板に、接着層により、タンタル酸リチウムなどからなる圧電基板が積層されている。シリコンからなる支持基板において、半導体装置を構成することができ、圧電基板を用いて弾性表面波装置を構成し得る。
特開２０１０−１８７３７３号公報
半導体装置は、能動素子であり、駆動に際し発熱するデバイスである。また、弾性表面波装置などの弾性波装置も、駆動に際し、ＩＤＴ電極が設けられている部分が発熱する。
従って、特許文献１に記載の複合部品のように、弾性波装置と半導体装置とを積層した場合、弾性波装置には、弾性波装置自体の発熱分だけでなく、半導体装置の発熱分も加わることになる。そして、弾性波装置では、高温になるとＩＤＴ電極において電極指間マイグレーションが生じるおそれがある。その結果、マイグレーションにより電極破壊が生じ、特性が大きく劣化するおそれがあった。さらに、半導体装置側にも、半導体装置自体の発熱分に加えて、弾性波装置の発熱分も加わることになる。そのため、半導体装置においても、温度上昇によって、特性が劣化するおそれがあった。
本発明の目的は、半導体装置と弾性波装置とが積層されており、放熱性に優れている、複合部品及びその実装構造を提供することにある。
本発明に係る複合部品は、対向し合う第１の主面及び第２の主面、及び前記第１の主面と前記第２の主面とを結ぶ複数の側面を有する圧電性基板と、前記圧電性基板における前記第１の主面及び前記第２の主面のうちの少なくとも一方の主面に設けられたＩＤＴ電極と、を有する弾性波装置と、対向し合う第１の主面及び第２の主面、及び前記第１の主面と前記第２の主面とを結ぶ複数の側面とを有する半導体基板と、前記半導体基板における前記第１の主面及び前記第２の主面のうちの少なくとも一方に設けられた機能電極と、を有する半導体装置とを備え、前記圧電性基板における前記第１の主面と、前記半導体基板における前記第１の主面とが対向するように、前記弾性波装置と前記半導体装置とが積層されており、前記圧電性基板における前記複数の側面のうちの少なくとも１つの側面から、前記半導体基板における前記複数の側面のうちの少なくとも１つの側面まで至っており、かつ、前記ＩＤＴ電極及び前記機能電極に接続されている側面電極をさらに備え、前記側面電極が、前記圧電性基板における前記第２の主面上及び前記半導体基板の前記第２の主面上のうちの少なくとも一方に至っている。
本発明に係る複合部品のある特定の局面では、前記側面電極が複数設けられており、前記各側面電極が、共通のグラウンド電位に接続されている。この場合には、電気信号の安定度を強化することができる。
本発明に係る複合部品の他の特定の局面では、前記圧電性基板の前記第１の主面と、前記半導体基板の前記第１の主面との間に金属層が設けられており、該金属層が、前記側面電極に電気的に接続されている。この場合には、放熱性をより一層高めることができる。
本発明に係る複合部品のさらに他の特定の局面では、前記金属層が、前記圧電性基板の前記第１の主面と、前記半導体基板の前記第１の主面の双方に接触している。
本発明に係る複合部品の他の特定の局面では、前記ＩＤＴ電極が、前記圧電性基板の前記第２の主面に設けられており、前記機能電極が、前記半導体基板の前記第２の主面に設けられている。この場合には、発熱部分同士が遠ざけられているため、温度上昇による特性の劣化がより一層生じがたい。
本発明に係る複合部品の別の特定の局面では、前記圧電性基板の前記第２の主面及び前記半導体基板の前記第２の主面のうちの少なくとも一方に、端子電極が設けられており、前記側面電極が、前記端子電極に電気的に接続されている。
本発明に係る複合部品の他の特定の局面では、前記端子電極に電気的に接続されている金属バンプが設けられている。この場合には、金属バンプを用いて複合部品を実装基板に実装することができる。
本発明に係る複合部品の他の特定の局面では、前記圧電性基板の前記第２の主面上に、前記端子電極及び前記金属バンプが設けられている。この場合には、弾性波装置側から複合部品を実装基板に実装することができる。
本発明に係る複合部品の他の特定の局面では、前記半導体基板の前記第２の主面に、前記端子電極及び前記金属バンプが設けられている。この場合には、半導体装置側から複合部品を実装基板に実装することができる。
本発明に係る複合部品のさらに他の特定の局面では、前記弾性波装置及び前記半導体装置に加えて、別の弾性波装置及び別の半導体装置のうちの少なくとも一方がさらに積層されている。この場合には、電子機器のより一層の小型化を図ることができる。
本発明に係る複合部品の別の特定の局面では、前記圧電性基板の前記第１の主面と、前記半導体基板の前記第１の主面に接触するように設けられており、かつ前記半導体基板及び前記圧電性基板よりも熱伝導性が低い断熱層をさらに備える。この場合には、半導体装置と弾性波装置との間の熱伝導量を低めることができる。それによって、半導体装置及び弾性波装置の特性の劣化を効果的に抑制することができる。
本発明に係る複合部品の他の特定の局面では、前記弾性波装置が、さらに、前記圧電性基板の前記第１の主面及び前記第２の主面のうち、前記ＩＤＴ電極が設けられている主面上に設けられており、前記ＩＤＴ電極を囲んでいる支持層と、前記支持層を覆うように設けられたカバー部材とを有する。この場合には、ＷＬＰ構造の弾性波装置を有する複合部品を提供することができる。
本発明に係る複合部品の別の特定の局面では、前記圧電性基板が圧電基板である。
本発明に係る複合部品のさらに他の特定の局面では、前記圧電性基板が、支持基板と、前記支持基板上に設けられた圧電体層とを有する。
本発明に係る複合部品のさらに他の特定の局面では、前記弾性波装置が、前記圧電体層に直接または間接に積層されており、前記圧電体層を伝搬する弾性波の音速よりも、伝搬するバルク波の音速が高速である高音速材料層を有する。
本発明に係る複合部品のさらに他の特定の局面では、前記支持基板が、前記高音速材料層からなる高音速基板である。
本発明に係る複合部品の別の特定の局面では、前記支持基板が、前記高音速材料層に積層されており、前記圧電体層を伝搬する弾性波の音速よりも伝搬するバルク波の音速が低速である、低音速材料層を有する。
本発明に係る複合部品の実装構造は、本発明に従って構成された複合部品と、実装基板とを備え、前記実装基板上に、前記圧電性基板の前記第２の主面側及び前記半導体装置の前記半導体基板の前記第２の主面のうち一方側から前記複合部品が実装されている。
本発明によれば、弾性波装置と半導体装置とが積層されている複合部品及びその実装構造において、放熱性を効果的に高めることができる。
図１は、本発明の第１の実施形態に係る複合部品の実装構造の正面断面図である。 図２は、本発明の第２の実施形態に係る複合部品の実装構造の正面断面図である。 図３は、本発明の第３の実施形態に係る複合部品の実装構造の正面断面図である。 図４は、本発明の第４の実施形態に係る複合部品の実装構造の正面断面図である。 図５は、本発明の第５の実施形態に係る複合部品の実装構造の正面断面図である。 図６は、本発明の第６の実施形態に係る複合部品の実装構造の正面断面図である。 図７は、本発明の第７の実施形態に係る複合部品の実装構造の正面断面図である。 図８は、本発明の第８の実施形態で用いられている圧電性基板を示す正面断面図である。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
なお、本明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
図１は、本発明の第１の実施形態に係る複合部品３の実装構造１を示す正面断面図である。
実装構造１は、実装基板２と、実装基板２上に実装された複合部品３とを有する。実装基板２は、対向し合う第１，第２の主面２ａ，２ｂを有する。第１の主面２ａ上に、電極ランド４ａ〜４ｄが設けられている。
実装基板２は、アルミナなどの絶縁性セラミックスからなる。もっとも、実装基板２の材料は限定されず、半導体材料であってもよく、合成樹脂等の有機材料であってもよい。電極ランド４ａ〜４ｄは、Ｃｕなどの金属からなる。電極ランド４ａ〜４ｄに、複合部品３が接合されている。
複合部品３は、弾性波装置１１と、半導体装置２１とを有する。弾性波装置１１に半導体装置２１が、熱伝導層としての金属層５を介して積層されている。
弾性波装置１１は、圧電性基板１２を有する。圧電性基板１２は、本実施形態では、圧電単結晶からなる。すなわち、圧電性基板１２は、全体が圧電体層からなる圧電基板である。圧電単結晶としては、ＬａＴｉＯ３や、ＬｉＮｂＯ３などを用いることができる。もっとも、圧電性基板１２は、圧電セラミックスからなるものであってもよい。
圧電性基板１２は、対向し合う第１，第２の主面１２ａ，１２ｂを有する。第２の主面１２ｂが、実装基板２の第１の主面２ａと、隙間を隔てて対向している。第２の主面１２ｂ上にＩＤＴ電極１３が設けられている。また、第２の主面１２ｂ上に、端子電極１４ａ〜１４ｄが設けられている。ＩＤＴ電極１３及び端子電極１４ａ〜１４ｄは、Ａｌ、Ｃｕ、Ｐｔ、ＡｌＣｕ合金などの適宜の金属もしくは合金からなる。また、ＩＤＴ電極１３及び端子電極１４ａ〜１４ｄは、複数の金属膜を有する積層金属膜により構成されていてもよい。
端子電極１４ａ〜１４ｄのうち少なくとも１つの端子電極が、ＩＤＴ電極１３に電気的に接続されている。
端子電極１４ａ〜１４ｄ上に、それぞれ半田やＡｕなどからなる金属バンプ１５ａ〜１５ｄが設けられている。金属バンプ１５ａ〜１５ｄが、電極ランド４ａ〜４ｄに接合されている。
弾性波装置１１では、ＩＤＴ電極１３を有する弾性表面波素子が構成されている。この弾性表面波素子としては、弾性表面波共振子であってもよく、あるいは弾性表面波フィルタであってもよい。従って、弾性波装置１１において、ＩＤＴ電極１３を有する機能電極部の構造は、特に限定されるものではない。
金属層５は、Ａｌ、Ｃｕなどの適宜の金属もしくは合金からなる。金属層５は、金属からなるため、圧電性基板１２よりも熱伝導性が高い。
半導体装置２１は、半導体基板２２を有する。半導体基板２２は、Ｓｉなどの適宜の半導体材料からなる。好ましくは、熱伝導性に優れているため、Ｓｉからなる半導体基板２２が望ましい。
半導体基板２２は、対向し合う第１，第２の主面２２ａ，２２ｂを有する。第１の主面２２ａが金属層５に接合されている。すなわち、金属層５は、半導体基板２２の第１の主面２２ａと、圧電性基板１２の第１の主面１２ａの双方の全面に接触し、両者を接合している。もっとも、金属層５は、第１の主面１２ａ，２２ａの全面に接触している必要はない。
半導体基板２２の第２の主面２２ｂ上には、ソース電極２３ａ、ゲート電極２３ｂ及びドレイン電極２３ｃを含む機能電極が構成されている。本実施形態では、ソース電極２３ａ、ゲート電極２３ｂ及びドレイン電極２３ｃを有するＦＥＴが構成されている。もっとも、半導体装置２１における機能電極の構造はこれに限定されるものではなく、半導体装置２１における、半導体素子を含む様々な回路を実現するように構成され得る。また、第２の主面２２ｂ上には、コンデンサを構成するための電極２４も設けられている。このように、第２の主面２２ｂ上には、半導体素子だけなく、コンデンサのような他の電子部品素子を構成するための電極を設けられてもよい。
第２の主面２２ｂ上には、端子電極２５ａ，２５ｂが設けられている。端子電極２５ａ，２５ｂは、上記ＦＥＴや上記コンデンサに電気的に接続されている。
端子電極２５ａ，２５ｂは、半導体装置２１を外部と、または弾性波装置１１と電気的に接続するための電極である。
上記ソース電極２３ａ、ゲート電極２３ｂ、ドレイン電極２３ｃ、電極２４及び端子電極２５ａ，２５ｂは、Ａｌ、Ｃｕ、ＡｌＣｕ合金などの適宜の金属もしくは合金からなる。
複合部品３では、金属層５を介して、圧電性基板１２と半導体基板２２とが接合されている。それによって、弾性波装置１１と、半導体装置２１とが積層され、一体化されている。この一体化された構造の側面に、側面電極６，７が設けられている。
すなわち、圧電性基板１２の側面１２ｃから、金属層５の側面を経て、半導体基板２２の側面２２ｃに至るように、側面電極６が設けられている。側面電極６は、圧電性基板１２の第２の主面１２ｂ上に至っており、端子電極１４ａに接合されている。また、側面電極６は、半導体基板２２の第２の主面２２ｂ上に至っており、端子電極２５ａに接合されている。従って、端子電極２５ａと、端子電極１４ａとが側面電極６により電気的に接続されている。また、側面電極６は、金属層５とも接合されている。この側面電極６はグラウンド電位に接続される電極である。
側面電極７もグラウンド電位に接続される電極である。そして、側面電極７は、圧電性基板１２の側面１２ｄから金属層５の側面を経て、半導体基板２２の側面２２ｄに至っている。側面電極７は、圧電性基板１２の第２の主面１２ｂ上に至っており、端子電極１４ｄに接合されている。側面電極７は、半導体基板２２の第２の主面２２ｂ上に至っており、端子電極２５ｂに接合されている。側面電極７も金属層５に接合されている。端子電極２５ｂ及び端子電極１４ｄもグラウンド電位に接続される端子電極である。従って、側面電極６及び側面電極７の双方が、グラウンド電位に接続される。よって、複合部品３では、グラウンド電位に接続されるため、グラウンドが強化され、電気的な安定度を高めることができる。
側面電極６，７は適宜の金属もしくは合金からなる。このような金属としては、特に限定されず、Ａｌ、Ｃｕ、ＡｌＣｕ合金などをあげることができる。
他方、複合部品３では、弾性波装置１１及び半導体装置２１を覆うように、樹脂層８が設けられている。樹脂層８は、弾性波装置１１のＩＤＴ電極１３を有する機能電極部分上に設けられていない。従って、金属バンプ１５ｂ，１５ｃが設けられている部分よりも第２の主面１２ｂの面方向において、内側の部分には、樹脂層８は設けられていない。
樹脂層８を構成する材料としては、エポキシ樹脂などの熱硬化性樹脂を用いることができる。もっとも、樹脂層８の材料は特に限定されない。
複合部品３では、駆動時に、弾性波装置１１及び半導体装置２１が発熱する。しかしながら、側面電極６，７が設けられているため、半導体装置２１で生じた熱は、端子電極１４ａ，１４ｄ、金属バンプ１５ａ，１５ｄ、及び電極ランド４ａ，４ｄを介して実装基板２側に速やかに伝わることとなる。同様に、弾性波装置１１で生じた熱についても、端子電極１４ａ〜１４ｄ、金属バンプ１５ａ〜１５ｄ及び電極ランド４ａ〜４ｄを介して、実装基板２側に逃がされることとなる。
従って、放熱性が効果的に高められている。よって、弾性波装置１１及び半導体装置２１における特性の劣化が生じがたい。特に、一般的に弾性波装置では、ＩＤＴ電極は、高温に晒されると、電極指間にマイグレーションが生じ、電極破壊が生じるおそれがある。しかしながら、本実施形態の複合部品３では、弾性波装置１１で生じた熱だけでなく、半導体装置２１で生じた熱も実装基板２側に速やかに逃がされることになる。従って、電極指間マイグレーションは生じがたい。
加えて、複合部品３では、金属層５が設けられているため、弾性波装置１１において、圧電性基板１２の第１の主面１２ａ側に伝わってきた熱や、半導体装置２１において、半導体基板２２の第１の主面２２ａ側に伝わってきた熱も、側面電極６，７を介して速やかに逃がされることになる。そのため、放熱性がより一層高められている。
もっとも、金属層５は必ずしも設けられずともよい。
図２は、本発明の第２の実施形態に係る複合部品３Ａの実装構造３１を示す正面断面図である。
図２に示す実装構造３１では、弾性波装置１１と、半導体装置２１とが断熱層３２により接合されている。断熱層３２の熱伝導性は、半導体基板２２及び圧電性基板１２の熱伝導性よりも低い。断熱層３２としては、合成樹脂などを用いることができる。図１に示した金属層５に代えて、断熱層３２が設けられていることを除いては、複合部品３Ａは、図１に示した複合部品３と同様である。従って、実装構造３１において、図１に示した実装構造１と同一部分については同一の参照番号を付することにより、実装構造１の説明を援用することとする。
本実施形態では、金属層５に代えて断熱層３２が設けられているものの、側面電極６，７により、半導体装置２１で生じた熱が、実装基板２側に速やかに逃がされる。同様に、弾性波装置１１で生じた熱も、実装基板２側に速やかに逃がされることになる。従って、放熱性に優れているため、弾性波装置１１及び半導体装置２１における温度上昇を効果的に抑制することができる。
なお、断熱層３２に加えて、図１に示した金属層５をさらに積層してもよい。例えば、圧電性基板１２の第１の主面１２ａ上から図２の一点鎖線Ａで示す位置までの厚みの金属層を設けてもよい。そして、この金属層上に、一点鎖線Ａの部分から半導体基板２２の第１の主面２２ａに至る厚みの断熱層を設けてもよい。この場合には、第１の実施形態の場合と同様に、弾性波装置１１において、ＩＤＴ電極１３で生じた熱が第１の主面１２ａ側に至ったとしても、速やかに側面電極６，７側に逃がすことができる。
図３は、本発明の第３の実施形態に複合部品３Ｂの実装構造４１を示す正面断面図である。第３の実施形態の実装構造４１では、半導体装置２１において、機能電極としてのソース電極２３ａ、ゲート電極２３ｂ、及びドレイン電極２３ｃ並びに電極２４が、第１の主面２２ａ上に設けられている。端子電極２５ａ，２５ｂも第１の主面２２ａに設けられている。このように、半導体装置２１では、弾性波装置１１と対向している第１の主面２２ａ側に、半導体素子を構成するための機能電極としてのソース電極２３ａなどが設けられていてもよい。この場合、放熱性を高めるために、圧電性基板１２の第１の主面１２ａ上に金属層５が設けられている。そして、金属層５と、半導体基板２２の第１の主面２２ａとの間の空間を埋めるように、断熱層３２が設けられている。
なお、本発明においては、機能電極が、半導体基板２２の第1の主面２２ａ上及び第２の主面２２ｂ上の双方に設けられていてもよい。
側面電極６，７は、端子電極２５ａ，２５ｂに接続されている。側面電極６，７は、第２の主面２２ｂ上には至っていない。
その他の構造は、実装構造１と同様である。本実施形態においても、側面電極６，７により、半導体装置２１で生じた熱が、実装基板２側に速やかに逃がされる。また、弾性波装置１１で生じた熱についても、実装構造１の場合と同様に、実装基板２側に速やかに逃がされる。加えて、金属層５が設けられているので、弾性波装置１１で生じ、圧電性基板１２の第１の主面１２ａ側に伝わった熱も、側面電極６，７を介して速やかに逃がされる。従って、第１，第２の実施形態と同様に、第３の実施形態の複合部品３Ｂにおいても、放熱性を効果的に高めることができる。
図４は、本発明の第４の実施形態に係る複合部品３Ｃの実装構造５１を示す正面断面図である。
実装構造５１では、半導体装置２１上に、弾性波装置１１Ａが積層されている。半導体基板２２の第１の主面２２ａが、弾性波装置１１Ａの圧電性基板１２の第１の主面１２ａと対向している。第１の主面２２ａと第１の主面１２ａとの間に、樹脂層５２が設けられている。それによって、半導体装置２１と弾性波装置１１Ａとが接合されている。弾性波装置１１Ａは、ＷＬＰ構造を有する。すなわち、弾性波装置１１Ａは圧電性基板１２の第２の主面１２ｂ上に設けられた支持層５３を有する。支持層５３を覆うように、カバー部材５４が設けられている。支持層５３及びカバー部材５４は、合成樹脂からなる。もっとも、絶縁性セラミックスなどの他の絶縁性材料が用いられてもよい。
支持層５３により、ＩＤＴ電極１３が囲まれている。それによって、ＩＤＴ電極１３が臨む中空部が設けられている。
弾性波装置１１Ａのように、ＷＬＰ構造を有する弾性波装置を用いてもよい。本実施形態においても、側面電極６，７が、圧電性基板１２の側面１２ｃ，１２ｄから半導体装置２１の半導体基板２２の側面２２ｃ，２２ｄに至るように設けられている。さらに、側面電極６，７が、端子電極１４ａ，１４ｂ、端子電極２５ａ，２５ｂ及び電極ランド４ａ，４ｄに接合されている。すなわち、側面電極６，７は、圧電性基板１２の第２の主面１２ｂ上に至っており、端子電極１４ａ，１４ｂに接合されている。側面電極６，７は、半導体基板２２の第１の主面２２ａ上にも至っており、端子電極２５ａ，２５ｂに接合されている。さらに、側面電極６，７が第２の主面２２ｂ上にも至っており、電極ランド４ａ，４ｄに接合されている。
実装構造５１においては、樹脂層８Ａは、第２の主面２２ｂと、実装基板２の第１の主面２ａとの間にも至るように設けられている。従って、実装構造５１では、機械的強度が高められている。側面電極６，７が設けられているため、弾性波装置１１Ａで生じた熱や半導体装置２１で生じた熱が、実装基板２側に速やかに逃がされる。従って、第１〜第３の実施形態の場合と同様に、弾性波装置１１Ａ及び半導体装置２１における、温度上昇による特性の劣化が生じがたい。
図５は、本発明の第５の実施形態に係る複合部品３Ｄの実装構造６１を示す正面断面図である。
実装構造６１では、半導体装置２１の半導体基板２２の第２の主面２２ｂ側に、機能電極としてのソース電極２３ａ、ゲート電極２３ｂ及びドレイン電極２３ｃ、並びに電極２４が設けられている。端子電極２５ａ，２５ｂも第２の主面２２ｂ上に設けられている。なお、端子電極２５ａ，２５ｂ上に金属バンプが設けられていてもよく、金属バンプが実装基板２の電極ランド４ａ，４ｂに接合されていてもよい。その他の構造は、実装構造６１は、実装構造５１と同様である。
実装構造６１においては、複合部品３Ｄにおける温度上昇をより一層効果的に抑制することができる。すなわち、側面電極６，７が設けられていることにより、実装基板２側に、弾性波装置１１Ａ及び半導体装置２１で生じた熱が速やかに逃がされる。加えて、弾性波装置１１Ａでは、ＩＤＴ電極１３が圧電性基板１２の第２の主面１２ｂに設けられている。他方、半導体装置２１においては、ソース電極２３ａ、ゲート電極２３ｂ及びドレイン電極２３ｃが、半導体基板２２の第２の主面２２ｂに設けられている。従って、弾性波装置１１Ａ及び半導体装置２１における発熱部分同士が遠ざけられている。よって、弾性波装置１１Ａまたは半導体装置２１は、相手方の装置における発熱の影響をより一層受けがたい。
その他の構造は、実装構造６１は、実装構造５１と同様である。従って、同一の部分については、同一の参照番号を付することにより、その説明を省略する。
図６は、本発明の第６の実施形態に係る複合部品３Ｅの実装構造７１を示す正面断面図である。実装構造７１では、半導体装置２１Ａの半導体基板２２の外形が圧電性基板１２よりも小さい。すなわち、半導体基板２２における側面２２ｃと側面２２ｄとを結ぶ方向の寸法が圧電性基板１２における側面１２ｃと側面１２ｄとを結ぶ方向の寸法よりも小さい。このように、寸法が異なる半導体基板２２と、圧電性基板１２とが積層されていてもよい。図６では、半導体基板２２が圧電性基板１２よりも小さかったが、逆に圧電性基板１２が半導体基板２２よりも小さくてもよい。
上記のように半導体基板２２が小さいため、側面電極６，７は、圧電性基板１２の第１の主面１２ａ上から、半導体基板２２の側面２２ｃ，２２ｄ上に至るように設けられている。よって、図６に示されている断面視において、側面電極６，７は、階段状形状を有している。
実装構造７１のように、本発明においては、半導体基板２２の大きさが、圧電性基板１２と異なっていてもよい。実装構造７１のその他の構造は、実装構造１と同様である。従って、同一部分については、同一の参照番号を付することにより、実装構造１の説明を援用することとする。
図７は、本発明の第７の実施形態に係る複合部品３Ｆの実装構造８１を示す正面断面図である。複合部品３Ｆにおいては、弾性波装置１１Ｂ上に、弾性波装置１１及び半導体装置２１が積層されている。すなわち、第１の実施形態における複合部品３の弾性波装置１１の下方に、さらにもう１つの弾性波装置１１Ｂが積層されている。このように、本発明においては、弾性波装置及び半導体装置の積層体に、さらに別の弾性波装置もしくは別の半導体装置のうちの少なくとも一方がさらに積層されていてもよい。
実装構造８１では、弾性波装置１１Ｂは、弾性波装置１１と同様の構造を有する。従って、同一の部分については、同一の参照番号を付することにより、その説明を省略する。
弾性波装置１１Ｂの端子電極１４ａ〜１４ｄが実装基板２の第１の主面２ａ上の電極ランド４ａ〜４ｄに金属バンプ１５ａ〜１５ｄを介して接合されている。そして、弾性波装置１１Ｂでは、圧電性基板１２の第１の主面１２ａ上に、端子電極１４ｅ〜１４ｈが設けられている。端子電極１４ｅ〜１４ｈが、弾性波装置１１の金属バンプ１５ａ〜１５ｄに接合されている。
弾性波装置１１では、側面電極６，７は、弾性波装置１１の圧電性基板１２の側面１２ｃ，１２ｄから、半導体装置２１の半導体基板２２の側面２２ｃ，２２ｄ上に至っており、さらに下方の弾性波装置１１Ｂの圧電性基板１２の側面１２ｃ，１２ｄにも至っている。また、側面電極６，７は、半導体装置２１の端子電極２５ａ，２５ｂに第２の主面２２ｂ上で接合されている。また、側面電極６，７は、端子電極１４ａ，１４ｄ及び端子電極１４ｅ及び１４ｈ並びにこれらを接続している金属バンプ１５ａ，１５ｄにも接合されている。また、側面電極６，７は、端子電極１４ａ，１４ｄ及び金属バンプ１５ａ，１５ｄにも接合されている。端子電極１４ａ，１４ｄは、弾性波装置１１Ｂの圧電性基板１２の第２の主面１２ｂ上に設けられている。
従って、実装構造８１では、半導体装置２１で生じた熱、及び弾性波装置１１，１１Ｂで生じた熱が、側面電極６，７を介して実装基板２側に速やかに逃がされる。
図８は、本発明の第８の実施形態の複合部品で用いられる圧電性基板を示す正面断面図である。第１〜第７の実施形態では、圧電性基板１２が、１つの圧電体層、すなわち圧電単結晶により構成されていた。図８に示すように、支持基板８２上に圧電体層８３が積層された圧電性基板を用いてもよい。この場合、圧電体層８３上にＩＤＴ電極が設けられる。
圧電性基板では、支持基板８２は、高音速材料層８２ａと、低音速材料層８２ｂとを有する。高音速材料層８２ａは、例えば、Ｓｉなどからなる。圧電体層８３を伝搬する弾性波の音速よりも高音速材料層８２ａを伝搬するバルク波の音速が高い。他方、低音速材料層８２ｂを伝搬するバルク波の音速は、圧電体層８３を伝搬する弾性波の音速よりも低い。低音速材料層８２ｂは、例えば、ＳｉＯ２などの絶縁性セラミックスや合成樹脂などから構成され得る。
また、低音速材料層８２ｂが省略されてもよい。すわなち、圧電体層８３は、高音速材料層８２ａのみからなる高音速基板としての支持基板に、直接積層されていてもよい。
１，３１，４１，５１，６１，７１，８１…実装構造
２…実装基板
２ａ，２ｂ…第１，第２の主面
３，３Ａ〜３Ｆ…複合部品
４ａ〜４ｄ…電極ランド
５…金属層
６，７…側面電極
８，８Ａ…樹脂層
１１，１１Ａ，１１Ｂ…弾性波装置
１２…圧電性基板
１２ａ，１２ｂ…第１，第２の主面
１２ｃ，１２ｄ…側面
１３…ＩＤＴ電極
１４ａ〜１４ｈ…端子電極
１５ａ〜１５ｄ…金属バンプ
２１，２１Ａ…半導体装置
２２…半導体基板
２２ａ，２２ｂ…第１，第２の主面
２２ｃ，２２ｄ…側面
２３ａ…ソース電極
２３ｂ…ゲート電極
２３ｃ…ドレイン電極
２４…電極
２５ａ，２５ｂ…端子電極
３２…断熱層
５２…樹脂層
５３…支持層
５４…カバー部材
８２…支持基板
８２ａ…高音速材料層
８２ｂ…低音速材料層
８３…圧電体層

Claims (18)

  1. 対向し合う第１の主面及び第２の主面、及び前記第１の主面と前記第２の主面とを結ぶ複数の側面を有する圧電性基板と、前記圧電性基板における前記第１の主面及び前記第２の主面のうちの少なくとも一方の主面に設けられたＩＤＴ電極と、を有する弾性波装置と、
    対向し合う第１の主面及び第２の主面、及び前記第１の主面と前記第２の主面とを結ぶ複数の側面とを有する半導体基板と、前記半導体基板における前記第１の主面及び前記第２の主面のうちの少なくとも一方に設けられた機能電極と、を有する半導体装置と、
    を備え、
    前記圧電性基板における前記第１の主面と、前記半導体基板における前記第１の主面とが対向するように、前記弾性波装置と前記半導体装置とが積層されており、
    前記圧電性基板における前記複数の側面のうちの少なくとも１つの側面から、前記半導体基板における前記複数の側面のうちの少なくとも１つの側面まで至っており、かつ、前記ＩＤＴ電極及び前記機能電極に接続されている側面電極をさらに備え、
    前記側面電極が、前記圧電性基板における前記第２の主面上及び前記半導体基板の前記第２の主面上のうちの少なくとも一方に至っている、複合部品。
  2. 前記側面電極が複数設けられており、
    前記各側面電極が、共通のグラウンド電位に接続されている、請求項１に記載の複合部品。
  3. 前記圧電性基板の前記第１の主面と、前記半導体基板の前記第１の主面との間に金属層が設けられており、
    該金属層が、前記側面電極に電気的に接続されている、請求項１または２に記載の複合部品。
  4. 前記金属層が、前記圧電性基板の前記第１の主面と、前記半導体基板の前記第１の主面の双方に接触している、請求項３に記載の複合部品。
  5. 前記ＩＤＴ電極が、前記圧電性基板の前記第２の主面に設けられており、
    前記機能電極が、前記半導体基板の前記第２の主面に設けられている、請求項１〜４のいずれか１項に記載の複合部品。
  6. 前記圧電性基板の前記第２の主面及び前記半導体基板の前記第２の主面のうちの少なくとも一方に、端子電極が設けられており、
    前記側面電極が、前記端子電極に電気的に接続されている、請求項１〜５のいずれか１項に記載の複合部品。
  7. 前記端子電極に電気的に接続されている金属バンプが設けられている、請求項６に記載の複合部品。
  8. 前記圧電性基板の前記第２の主面上に、前記端子電極及び前記金属バンプが設けられている、請求項７に記載の複合部品。
  9. 前記半導体基板の前記第２の主面に、前記端子電極及び前記金属バンプが設けられている、請求項７に記載の複合部品。
  10. 前記弾性波装置及び前記半導体装置に加えて、別の弾性波装置及び別の半導体装置のうちの少なくとも一方がさらに積層されている、請求項１〜９のいずれか１項に記載の複合部品。
  11. 前記圧電性基板の前記第１の主面と、前記半導体基板の前記第１の主面に接触するように設けられており、かつ前記半導体基板及び前記圧電性基板よりも熱伝導性が低い断熱層をさらに備える、請求項１または２に記載の複合部品。
  12. 前記弾性波装置が、さらに、
    前記圧電性基板の前記第１の主面及び前記第２の主面のうち、前記ＩＤＴ電極が設けられている主面上に設けられており、前記ＩＤＴ電極を囲んでいる支持層と、
    前記支持層を覆うように設けられたカバー部材と、
    を有する、請求項１〜１１のいずれか１項に記載の複合部品。
  13. 前記圧電性基板が圧電基板である、請求項１〜１２のいずれか１項に記載の複合部品。
  14. 前記圧電性基板が、支持基板と、前記支持基板上に設けられた圧電体層とを有する、請求項１〜１２のいずれか１項に記載の複合部品。
  15. 前記弾性波装置が、前記圧電体層に直接または間接に積層されており、前記圧電体層を伝搬する弾性波の音速よりも、伝搬するバルク波の音速が高速である高音速材料層を有する、請求項１４に記載の複合部品。
  16. 前記支持基板が、前記高音速材料層からなる高音速基板である、請求項１５に記載の複合部品。
  17. 前記支持基板が、前記高音速材料層に積層されており、
    前記圧電体層を伝搬する弾性波の音速よりも伝搬するバルク波の音速が低速である、低音速材料層を有する、請求項１５に記載の複合部品。
  18. 請求項１〜１７のいずれか１項に記載の複合部品と、
    実装基板と、
    を備え、
    前記実装基板上に、前記圧電性基板の前記第２の主面側及び前記半導体装置の前記半導体基板の前記第２の主面のうち一方側から前記複合部品が実装されている、複合部品の実装構造。
JP2018554833A 2016-12-08 2017-09-25 複合部品及びその実装構造 Pending JPWO2018105201A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016238541 2016-12-08
JP2016238541 2016-12-08
PCT/JP2017/034528 WO2018105201A1 (ja) 2016-12-08 2017-09-25 複合部品及びその実装構造

Publications (1)

Publication Number Publication Date
JPWO2018105201A1 true JPWO2018105201A1 (ja) 2019-08-08

Family

ID=62492177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018554833A Pending JPWO2018105201A1 (ja) 2016-12-08 2017-09-25 複合部品及びその実装構造

Country Status (4)

Country Link
US (1) US11509289B2 (ja)
JP (1) JPWO2018105201A1 (ja)
CN (1) CN110036565A (ja)
WO (1) WO2018105201A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581476B2 (en) * 2019-09-27 2023-02-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing thereof
WO2022131309A1 (ja) * 2020-12-17 2022-06-23 株式会社村田製作所 弾性波装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006564A (ja) * 2002-03-28 2004-01-08 Sharp Corp 積層型半導体装置
JP2007116628A (ja) * 2005-10-24 2007-05-10 Kyocera Corp 弾性表面波装置及び通信装置
JP2007142105A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2008546207A (ja) * 2005-06-07 2008-12-18 エプコス アクチエンゲゼルシャフト 電気的素子および製造方法
WO2009157208A1 (ja) * 2008-06-27 2009-12-30 三洋電機株式会社 回路モジュールおよびその製造方法、ならびに携帯機器
JP2011524647A (ja) * 2008-06-16 2011-09-01 テセラ・リサーチ・リミテッド・ライアビリティ・カンパニー ウェハレベルでの縁部の積重ね
JP2012520567A (ja) * 2009-03-13 2012-09-06 テッセラ，インコーポレイテッド ボンドパッドを貫通して延在するバイアを有するスタック型マイクロ電子アセンブリ
WO2014054362A1 (ja) * 2012-10-02 2014-04-10 株式会社村田製作所 電子部品及び電子モジュール
WO2015151705A1 (ja) * 2014-03-31 2015-10-08 株式会社村田製作所 弾性表面波フィルタ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111100A (en) * 1990-01-12 1992-05-05 Clarion Co., Ltd. Surface acoustic wave device and method for fabricating same
KR101533663B1 (ko) * 2007-08-03 2015-07-03 테세라, 인코포레이티드 재구성된 웨이퍼를 이용한 스택 패키지
JP2010187373A (ja) 2009-01-19 2010-08-26 Ngk Insulators Ltd 複合基板及びそれを用いた弾性波デバイス
WO2013146374A1 (ja) * 2012-03-26 2013-10-03 株式会社村田製作所 弾性波装置及びその製造方法
WO2017110308A1 (ja) * 2015-12-21 2017-06-29 株式会社村田製作所 弾性波装置
JP6547617B2 (ja) * 2015-12-22 2019-07-24 株式会社村田製作所 電子部品
CN105895671A (zh) * 2016-05-06 2016-08-24 张家港凯思半导体有限公司 超低功耗半导体功率器件及制备方法
CN110771038B (zh) * 2017-06-23 2023-09-19 株式会社村田制作所 弹性波装置、前端电路以及通信装置
JP2019062350A (ja) * 2017-09-26 2019-04-18 株式会社村田製作所 複合素子
JP2019114985A (ja) * 2017-12-25 2019-07-11 株式会社村田製作所 複合電子部品
JP2021027375A (ja) * 2019-07-31 2021-02-22 株式会社村田製作所 弾性波装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006564A (ja) * 2002-03-28 2004-01-08 Sharp Corp 積層型半導体装置
JP2008546207A (ja) * 2005-06-07 2008-12-18 エプコス アクチエンゲゼルシャフト 電気的素子および製造方法
JP2007116628A (ja) * 2005-10-24 2007-05-10 Kyocera Corp 弾性表面波装置及び通信装置
JP2007142105A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2011524647A (ja) * 2008-06-16 2011-09-01 テセラ・リサーチ・リミテッド・ライアビリティ・カンパニー ウェハレベルでの縁部の積重ね
WO2009157208A1 (ja) * 2008-06-27 2009-12-30 三洋電機株式会社 回路モジュールおよびその製造方法、ならびに携帯機器
JP2012520567A (ja) * 2009-03-13 2012-09-06 テッセラ，インコーポレイテッド ボンドパッドを貫通して延在するバイアを有するスタック型マイクロ電子アセンブリ
WO2014054362A1 (ja) * 2012-10-02 2014-04-10 株式会社村田製作所 電子部品及び電子モジュール
WO2015151705A1 (ja) * 2014-03-31 2015-10-08 株式会社村田製作所 弾性表面波フィルタ

Also Published As

Publication number Publication date
CN110036565A (zh) 2019-07-19
US20190288669A1 (en) 2019-09-19
WO2018105201A1 (ja) 2018-06-14
US11509289B2 (en) 2022-11-22

Similar Documents

Publication Publication Date Title
JP6242597B2 (ja) 弾性波デバイス及びその製造方法
JP6414629B2 (ja) 弾性波フィルタ装置
JP4645233B2 (ja) 弾性表面波装置
JP5120446B2 (ja) 弾性表面波装置
CN107925393B (zh) 压电振动器件
JP6315650B2 (ja) 電子デバイス
JP6919707B2 (ja) 弾性波装置、フロントエンド回路及び通信装置
JP6683255B2 (ja) 弾性波装置及び電子部品
JP2019047349A (ja) 電子部品
WO2018105201A1 (ja) 複合部品及びその実装構造
JP6368091B2 (ja) モジュール
JP5472557B1 (ja) 複合電子部品及びそれを備える電子装置
JP6835220B2 (ja) 弾性波装置、フロントエンド回路及び通信装置
JP6590843B2 (ja) 弾性波デバイス
JP2005130341A (ja) 圧電部品及びその製造方法、通信装置
JP2016201780A (ja) 弾性波デバイス
JP5735822B2 (ja) 圧電発振器
JP2013225749A (ja) 圧電デバイス及びモジュール部品
JP2009183008A (ja) 圧電部品の製造方法
JP6544153B2 (ja) 電子部品素子及び電子部品
JP2015080131A (ja) 弾性波フィルタ装置
JP7465458B2 (ja) 圧電振動子
JP5467375B2 (ja) 弾性表面波デバイス
WO2021131121A1 (ja) 圧電振動素子、圧電振動子及び電子装置
WO2021215040A1 (ja) 圧電振動子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200407