JP2010067711A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010067711A JP2010067711A JP2008231108A JP2008231108A JP2010067711A JP 2010067711 A JP2010067711 A JP 2010067711A JP 2008231108 A JP2008231108 A JP 2008231108A JP 2008231108 A JP2008231108 A JP 2008231108A JP 2010067711 A JP2010067711 A JP 2010067711A
- Authority
- JP
- Japan
- Prior art keywords
- surface protective
- protective film
- semiconductor device
- bump
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Abstract
【課題】バンプ周辺部分の下方に形成されたトランジスタにおける特性の変動を防ぐ手段を提供する。
【解決手段】半導体装置21は、半導体回路2を有する半導体基板1と、半導体基板上方に設けられ、半導体回路上方に位置する電極パッド3と、半導体基板1上を覆い且つ電極パッド上方に開口部4aを有する表面保護膜4と、電極パッド3上方に設けられたバンプ5とを備える。バンプは、表面保護膜と重なることを避けて配置されている。
【選択図】図2
【解決手段】半導体装置21は、半導体回路2を有する半導体基板1と、半導体基板上方に設けられ、半導体回路上方に位置する電極パッド3と、半導体基板1上を覆い且つ電極パッド上方に開口部4aを有する表面保護膜4と、電極パッド3上方に設けられたバンプ5とを備える。バンプは、表面保護膜と重なることを避けて配置されている。
【選択図】図2
Description
本発明は、半導体装置、特に電極パッドの下部にトランジスタ等により構成される半導体回路等が形成された構造の半導体装置と、その製造方法とに関するものである。
半導体装置において、外部装置との電気的接合を取るためには、電極パッドを設けることが行なわれている。図4(a)に、従来の半導体装置100における電極パッド周辺の断面構造の一例を示す。
図4(a)に示す通り、半導体装置100において、Si、GaAs等からなる半導体ウェハ101中に半導体回路を構成するためのトランジスタ102が形成されている。このようなトランジスタ102を含む半導体装置100と、外部装置との電気的接合を取るため、半導体装置100には電極パッド103が設けられている。電極パッド103以外の部分について、半導体ウェハ101上を覆う表面保護膜104が設けられている。電極パッド103はAl等、表面保護膜104はSiN等により形成されるのが通常である。
また、電極パッド103上部には、パッケージ基板を始めとする外部基板と電気的接合を取るためのバンプ105が形成される。通常、バンプ105は、Au、Cu等を材料として、めっき方式等により形成される。
図4(b)は、図4(a)の半導体装置100をパッケージ基板等の外部基板106と接合させた場合の構成について、断面の一例を示すものである。図4(b)に示す通り、一般に、外部基板106上に形成した外部基板電極107とバンプ105とを圧着させることにより、電気的な接合を行なう。
特開2003−229451号公報
しかしながら、図4(a)に示す半導体装置100において、パッケージ基板等の外部基板106と接合させた場合に、特に電極パッド103の下方において、トランジスタ102の特性に変動が生じるという問題がある。トランジスタ102の特性の変動は半導体装置100の性能に影響を及ぼすため、避ける必要がある。
このようなトランジスタ等の変動は、電極パッド下方を避けて半導体回路を配置することにより回避できる。しかし、半導体回路を配置できない領域が存在すると、チップの集積化に対して障害となり、チップのコストダウンを妨げることにもなる。
以上に鑑みて、本発明の目的は、半導体装置と外部基板とを接合させた際に、半導体装置に設けられたトランジスタ等が大きく変動するのを避けることができる半導体装置及びその製造方法を提供することである。
上記の目的を達成するため、本願発明者は、次のような検討を行なった。
図5は、従来の半導体装置100をパッケージ基板等の外部基板106と接合させた場合に、各トランジスタ102における接合応力にる変動の分布を表すグラフである。より具体的には、Nチャネル型の複数のトランジスタ102が半導体ウェハ101内部にマトリクス状に形成され、その上方にAlからなる電極パッド103とハンダからなるバンプ105とが形成された半導体装置100を考える。このような外部基板106と接合させた場合に、各Nチャネル型のトランジスタ102が接合応力によって示すIdsの変動の分布を表している。
図5から、トランジスタ102における接合応力によるIdsの変動は環状の分布を示すことが分かる。つまり、変動の大きい領域が環状に分布し、その内側では変動の小さくなった分布となる。この結果を半導体装置100の構造及び寸法と合わせて考えると、トランジスタ102において変動の大きい領域は、バンプ105の周辺、つまり、電極パッド103と表面保護膜104とバンプ105とが重なる領域であることが分かる。
このことから、次のように推定される。つまり、半導体装置100と外部基板106とを接合する際、バンプ105の中央部分下方については、硬度の低いバンプ105、電極パッド103のみが位置しているために、接合応力がトランジスタ102には伝わり難い(矢印110によりこの領域における弱い接合応力を示している)。このため、該領域についてはトランジスタ102の変動は小さい。しかし、バンプ105の周辺部分下方については、硬度の高い表面保護膜104が位置しているために、接合応力がトランジスタ102に伝わりやすい(矢印111によりこの領域における強い接合応力を示している)。このため、該領域においてトランジスタ102に変動が大きくなる。
このような知見に基づき、本発明に係る半導体装置は、半導体回路を有する半導体基板と、半導体基板上方に設けられ、半導体回路上方に位置する電極パッドと、半導体基板上を覆い且つ電極パッド上方に開口部を有する表面保護膜と、電極パッド上方に設けられたバンプとを備え、バンプは、表面保護膜と重なる位置を避けて配置されている。
本発明の半導体装置によると、半導体基板の主面に垂直な方向について、表面保護膜とバンプとが重なることが無いようになっている。表面保護膜は、バンプ及び電極パッドに比べて硬度が高いために、バンプ及び電極パッドよりも応力を伝えやすい。そこで、表面保護膜に設けられた開口部にバンプを配置し、半導体基板に設けられた半導体回路とバンプとの間には表面保護膜が配置されない構造とする。これにより、半導体装置を外部基板に接続した際に、電極パッド下方の部分の半導体回路に加わる応力は小さくなる。
以上の結果、半導体回路を構成するトランジスタ等について変動を小さくすることができる。更に、電極パッド下方に半導体回路を配置することが可能となるために、チップの集積化及びそれによるチップのコストダウンも実現することができる。
尚、電極パッド上に金属層を備え、バンプは、金属層上に設けられ、バンプの面積は、金属層の面積以下であることが好ましい。
金属層を設けることにより、半導体装置の組み立て時における鉛直下方向の応力を緩和することができる。また、金属層よりも面積の小さいバンプとすることにより、バンプと表面保護膜とが鉛直方向に重なるのをより確実に避けることができる。
また、金属層の膜厚は、表面保護膜の膜厚以下であることが好ましい。
金属層の膜厚を表面保護膜の膜厚よりも大きくした場合、金属層と表面保護膜とが鉛直方向に重なる可能性がある。これを避けるために、金属層の膜厚は表面保護膜の膜厚以下とするのが良い。
また、開口部上を除く表面保護膜上に、表面保護膜よりも厚い厚膜表面保護膜を備え、バンプは、厚膜表面保護膜と重なる位置も避けて設けられていることが好ましい。
厚膜表面保護膜を設けることにより、金属層の膜厚を大きくすることができ、組み立て時の鉛直下方向の応力を緩和する効果が大きくなる。また、厚膜表面保護膜についても、表面保護膜の開口部上に同様に開口させて、バンプとは重なることがないようにする。これにより、やはり半導体回路に加わる応力を小さくすることができ、トランジスタ等の変動を抑制することができる。
また、金属層の膜厚は、表面保護膜と厚膜表面保護膜とを合わせた膜厚以下であることが好ましい。
これにより、金属層と表面保護膜及び御厚膜表面保護膜とが重なるのを避けることができる。
また、金属層は、めっき層であることが好ましい。更に、めっき層は、無電解めっき層であることが好ましい。金属層の例として、このような層を挙げることができる。
また、本発明のいずれか一つの半導体装置をチップとし、該チップを外部基板にフリップ接合させることが望ましい。バンプ下方のトランジスタにおける変動を抑制する本発明の効果が実現する構造として、例えばこのようにしても良い。
次に、本発明に係る半導体装置の製造方法は、半導体基板に半導体回路を形成する工程(a)と、半導体基板上方に、半導体基板上方に位置する電極パッドを形成する工程(b)と、半導体基板上に、電極パッド上に開口部を有する表面保護膜を形成する工程(c)と、電極パッド上方に、バンプを設ける工程(d)とを備え、工程(d)において、バンプは、表面保護膜と重なることを避けて開口部内に配置する。
このようにすると、表面保護膜とバンプとが重なるのを避けて半導体装置を製造することができる。つまり、半導体回路中のトランジスタ等の応力による変動を抑えた本発明の半導体装置を製造することができる。
尚、工程(c)の後で且つ工程(d)の前に、電極パッド上に金属層を形成する工程を更に備え、工程(d)において、バンプは、金属層上に形成し、バンプの面積は、金属層の面積以下とすることが好ましい。
また、工程(c)の後で且つ工程(d)の前に、表面保護膜上に表面保護膜よりも厚い厚膜表面保護膜を形成する工程を更に備え、工程(d)において、バンプは、厚膜表面保護膜と重なることも避けて形成することが好ましい。
このようにすると、それぞれ、金属層及び厚膜表面保護膜を更に備える本発明の半導体装置を製造することができる。
本発明の半導体装置及びその製造方法によると、バンプの下方には、硬度の高い表面保護膜が配置されていない構造となる。このため、半導体装置を外部基板に接合した場合にも、接合応力が電極パッド下方のトランジスタには伝わりにくくなり、トランジスタが大きく変動するのを避けることができる。更に、トランジスタ等の変動を避けるために電極パッド下方には半導体回路を配置できないという従来の制限が解消し、その結果チップの集積化及びそれによるコストダウンも実現する。
(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体装置及びその製造方法、特に、電極パッド3の下方にトランジスタ等により構成された半導体回路を備える半導体装置及びその製造方法について、図面を参照しながら説明する。
以下、本発明の第1の実施形態に係る半導体装置及びその製造方法、特に、電極パッド3の下方にトランジスタ等により構成された半導体回路を備える半導体装置及びその製造方法について、図面を参照しながら説明する。
図1(a)〜(c)は、本実施形態に係る半導体装置20、特に電極パッド周辺の構造とその製造方法について説明する模式的な断面図である。
まず、図1(a)に示すように、半導体ウェハ1を準備する。ここで、半導体ウェハ1は、Si、GaAs等からなるウェハ上に半導体回路を構成するトランジスタ2等を形成し、その上を覆う絶縁膜等(個別の図示はしていない)を形成した状態のものである。
次に、トランジスタ2等により構成された半導体回路と、外部装置(図示省略)との電気的接合を取るための電極パッド3を形成する。材料としては、例えばAlを用いる。
次に、半導体ウェハ1上を覆い且つ電極パッド3上に開口部4aを有する表面保護膜4を形成する。これは、SiN等の材料により、例えば1μm程度の膜厚に形成する。
更に、表面保護膜4上に、表面保護膜4よりも厚い2〜5μm程度の膜厚を有する厚膜表面保護膜8を形成する。ここで、厚膜表面保護膜8には、表面保護膜4の開口部4a上に合わせて開口部8aを設ける。
次に、図1(b)に示すように、電極パッド3上の開口部4a及び開口部8aに、無電解めっき層9を形成する。これは、例えばNi及びAuを用い、厚膜表面保護膜8と同等か又はそれより小さい膜厚に形成する。例えば、表面保護膜4が膜厚1μm程度、厚膜表面保護膜8が膜厚3μm程度であるとするとき、無電解めっき層9については膜厚3〜4μm程度に形成する。
次に、図1(c)に示すように、無電解めっき層9上にバンプ5を形成する。該バンプ5は、例えば、めっき方式、印刷方式等により形成すれば良い。また、バンプ5の面積(半導体ウェハ1の主面に垂直な方向から見た際の面積)が、その下方に位置する無電解めっき層9の面積と同等であるか又はそれより小さいようにする。これにより、バンプ5が表面保護膜4と重なるのを防ぐことができる。
このようにして、トランジスタ2等により構成される半導体回路と外部装置とを接続するための電極パッド3を有する本実施形態の半導体装置20が製造される。
更に、以上のようにして製造した半導体装置20を、パッケージ基板等の外部基板6と接合した構造(断面)の一例を図3(a)に示す。図3(a)のように、通常、外部基板6上に形成した外部基板電極7とバンプ5とを圧着させることにより電気的な接続を行なう。
従来の構造(図4(b)を参照)の場合、半導体装置100と外部基板106とを接合させると、バンプ105周辺部分の下方には硬度の高い表面保護膜104が位置している。このため、接合応力がトランジスタ102に伝わりやすく、トランジスタ102が大きく変動するおそれがあった。
これに対し、図3(a)に示すように、本実施形態の半導体装置20の場合、バンプ5の下方には硬度の高い表面保護膜4が位置しないようになっているため、外部基板電極7とバンプ5との接合による接合応力10は分散され、トランジスタ2には伝わりにくい。このため、トランジスタ2における大きな変動が防止されている。
このことから、トランジスタ2等からなる半導体回路の機能が安定する。また、従来、変動を避けるために、バンプ105下方にはトランジスタ102を配置しないという方法が取られていたが、そのようなことも不要となる。つまり、本実施形態の半導体装置20の場合、接合応力に起因して変動するおそれ無しにバンプ5の下方にトランジスタ2を配置することができ、半導体装置(チップ)の集積化の向上及びそれによるコストダウンを実現することができる。
(第2の実施形態)
以下、本発明の第2の実施形態に係る半導体装置及びその製造方法、特に、電極パッドの下方にトランジスタ等により構成された半導体回路を備える半導体装置及びその製造方法について、図面を参照しながら説明する。
以下、本発明の第2の実施形態に係る半導体装置及びその製造方法、特に、電極パッドの下方にトランジスタ等により構成された半導体回路を備える半導体装置及びその製造方法について、図面を参照しながら説明する。
図2(a)〜(c)は、本実施形態に係る半導体装置21、特に電極パッド3周辺の構造とその製造方法について説明する模式的な断面図である。
まず、図2(a)に示す構造を形成する。これは、第1の実施形態における図1(a)に示す構造から、厚膜表面保護膜8を除いた構造である。つまり、Si、GaAs等からなる半導体ウェハ1中にトランジスタ2が設けられ、半導体回路が構成されている。該半導体回路と外部装置との電気的接合のために、半導体ウェハ1上にはAl等からなる電極パッド3が設けられている。更に、半導体ウェハ1上を覆い且つ電極パッド3上に開口部4aを有する表面保護膜4が、SiN等の材料により、例えば1μm程度の膜厚に形成されている。
次に、図2(b)に示すように、電極パッド3上において表面保護膜4の開口部4aに無電解めっき層9を形成する。これは、通常Ni及びAuにより形成される。また、無電解めっき層9の膜厚は、表面保護膜4の膜厚と同等か又はそれより小さいものとする。例えば、表面保護膜4が膜厚1μm程度であれば、無電解めっき層9は膜厚0.5〜1μm程度とする。
次に、図2(c)に示すように、無電解めっき層9上にバンプ5を形成する。該バンプ5は、めっき方式、印刷方式等により形成すればよい。また、バンプ5の面積は、無電解めっき層9の面積と同等か又はそれより小さいものとする。図2(c)の場合は、無電解めっき層9よりも面積の小さいバンプ5を形成している。
このようにして、本実施形態の半導体装置21が製造される。更に、該半導体装置21を、パッケージ基板等の外部基板6と接合した構造の例を図3(b)に示す。この場合も、第1の実施形態の場合(図3(a))と同様に、外部基板電極7とバンプ5とを圧着させることにより電気的な接続を行なっている。
図3(b)に示す通り、本実施形態の半導体装置21の場合も、バンプ5の下方には硬度の高い表面保護膜4が位置しない構造になっている。このため、外部基板電極7とバンプ5との接合応力10は分散され、トランジスタ2には伝わりにくい。
以上のようなことから、電極パッド3の下方にトランジスタ2を形成したとしても接合応力による変動は防がれており、半導体装置21の機能向上、集積化の向上及びコストダウンを実現することができる。
尚、第1の実施形態及び第2の実施形態において、無電解めっき層9を形成しているが、無電解めっきには限らず、他のめっき方法を用いためっき層としても良い。更には、めっき以外の方法によって金属層を形成しても良い。
本発明によると、電極パッド下方にトランジスタを形成した場合にもその変動を防ぐことができるため、特に電極パッドの下方にトランジスタを含む半導体回路を備える半導体装置及びその製造方法として有用である。
1 半導体ウェハ
2 トランジスタ
3 電極パッド
3 膜厚
4 表面保護膜
4a 開口部
5 バンプ
6 外部基板
7 外部基板電極
8 厚膜表面保護膜
8a 開口部
9 層
10 接合応力
20 半導体装置
21 半導体装置
2 トランジスタ
3 電極パッド
3 膜厚
4 表面保護膜
4a 開口部
5 バンプ
6 外部基板
7 外部基板電極
8 厚膜表面保護膜
8a 開口部
9 層
10 接合応力
20 半導体装置
21 半導体装置
Claims (11)
- 半導体回路を有する半導体基板と、
前記半導体基板上方に設けられ、前記半導体回路上方に位置する電極パッドと、
前記半導体基板上を覆い且つ前記電極パッド上方に開口部を有する表面保護膜と、
前記電極パッド上方に設けられたバンプとを備え、
前記バンプは、前記表面保護膜と重なる位置を避けて配置されていることを特徴とする半導体装置。 - 請求項1において、
前記電極パッド上に金属層を備え、
前記バンプは、前記金属層上に設けられ、
前記バンプの面積は、前記金属層の面積以下であることを特徴とする半導体装置。 - 請求項2において、
前記金属層の膜厚は、前記表面保護膜の膜厚以下であることを特徴とする半導体装置。 - 請求項1又は2において、
前記開口部上を除く前記表面保護膜上に、前記表面保護膜よりも厚い厚膜表面保護膜を備え、
前記バンプは、前記厚膜表面保護膜と重なる位置も避けて設けられていることを特徴とする半導体装置。 - 請求項4において、
前記金属層の膜厚は、前記表面保護膜と前記厚膜表面保護膜とを合わせた膜厚以下であることを特徴とする半導体装置。 - 請求項1〜5のいずれか一つにおいて、
前記金属層は、めっき層であることを特徴とする半導体装置。 - 請求項6において、前記めっき層は、無電解めっき層であることを特徴とする半導体装置。
- 請求項1〜7のいずれか一つの半導体装置をチップとし、
前記チップを外部基板にフリップ接合させたことを特徴とする半導体装置。 - 半導体基板に半導体回路を形成する工程(a)と、
前記半導体基板上方に、前記半導体基板上方に位置する電極パッドを形成する工程(b)と、
前記半導体基板上に、前記電極パッド上に開口部を有する表面保護膜を形成する工程(c)と、
前記電極パッド上方に、バンプを設ける工程(d)とを備え、
工程(d)において、前記バンプは、前記表面保護膜と重なることを避けて前記開口部内に配置することを特徴とする半導体装置の製造方法。 - 請求項9において、
前記工程(c)の後で且つ前記工程(d)の前に、前記電極パッド上に金属層を形成する工程を更に備え、
前記工程(d)において、前記バンプは、前記金属層上に形成し、
前記バンプの面積は、前記金属層の面積以下とすることを特徴とする半導体装置の製造方法。 - 請求項9又は10において、
前記工程(c)の後で且つ前記工程(d)の前に、前記表面保護膜上に前記表面保護膜よりも厚い厚膜表面保護膜を形成する工程を更に備え、
前記工程(d)において、前記バンプは、前記厚膜表面保護膜と重なることも避けて形成することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008231108A JP2010067711A (ja) | 2008-09-09 | 2008-09-09 | 半導体装置及びその製造方法 |
PCT/JP2009/002256 WO2010029659A1 (ja) | 2008-09-09 | 2009-05-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008231108A JP2010067711A (ja) | 2008-09-09 | 2008-09-09 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010067711A true JP2010067711A (ja) | 2010-03-25 |
Family
ID=42004925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008231108A Pending JP2010067711A (ja) | 2008-09-09 | 2008-09-09 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2010067711A (ja) |
WO (1) | WO2010029659A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014044983A (ja) * | 2012-08-24 | 2014-03-13 | Tdk Corp | 端子構造、並びにこれを備える半導体素子及びモジュール基板 |
US9640500B2 (en) | 2012-08-24 | 2017-05-02 | Tdk Corporation | Terminal structure and semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01128545A (ja) * | 1987-11-13 | 1989-05-22 | Hitachi Ltd | 半導体装置 |
JPH03131036A (ja) * | 1989-10-16 | 1991-06-04 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH11195666A (ja) * | 1997-12-26 | 1999-07-21 | Murata Mfg Co Ltd | 半導体装置 |
JP2000349230A (ja) * | 1999-06-08 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 半導体モジュールおよびその製造方法 |
JP2006024853A (ja) * | 2004-07-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法及びその電気特性制御方法 |
-
2008
- 2008-09-09 JP JP2008231108A patent/JP2010067711A/ja active Pending
-
2009
- 2009-05-21 WO PCT/JP2009/002256 patent/WO2010029659A1/ja active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014044983A (ja) * | 2012-08-24 | 2014-03-13 | Tdk Corp | 端子構造、並びにこれを備える半導体素子及びモジュール基板 |
US9640500B2 (en) | 2012-08-24 | 2017-05-02 | Tdk Corporation | Terminal structure and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
WO2010029659A1 (ja) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4980709B2 (ja) | 半導体装置 | |
JP5234239B2 (ja) | 半導体装置 | |
JP2007019473A (ja) | 半導体装置 | |
JP2012146720A (ja) | 半導体装置およびその製造方法 | |
JP2010103300A (ja) | 半導体装置及びその製造方法 | |
US8697566B2 (en) | Bump structure and manufacturing method thereof | |
US10147661B2 (en) | Semiconductor device | |
JP2016025107A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2008159948A (ja) | 半導体装置 | |
JP2017034187A (ja) | 半導体装置 | |
JP2010067711A (ja) | 半導体装置及びその製造方法 | |
US7709957B2 (en) | Semiconductor device | |
JP2005026679A (ja) | 半導体装置 | |
JP3855992B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2007059867A (ja) | 半導体装置 | |
JP4646789B2 (ja) | 半導体装置 | |
JP2008010778A (ja) | 半導体装置 | |
JP2005183517A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4536757B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2007036021A (ja) | 半導体装置 | |
TWI666769B (zh) | 半導體裝置 | |
JP2009130312A (ja) | 半導体装置 | |
JP2008159950A (ja) | 半導体装置 | |
JP2020031081A (ja) | 半導体装置 | |
JP2007281167A (ja) | 半導体装置 |