JPH03131036A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03131036A JPH03131036A JP1270127A JP27012789A JPH03131036A JP H03131036 A JPH03131036 A JP H03131036A JP 1270127 A JP1270127 A JP 1270127A JP 27012789 A JP27012789 A JP 27012789A JP H03131036 A JPH03131036 A JP H03131036A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- forming
- bump electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title description 21
- 238000004519 manufacturing process Methods 0.000 title description 13
- 239000010931 gold Substances 0.000 claims abstract description 68
- 239000010410 layer Substances 0.000 claims abstract description 47
- 238000007747 plating Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 35
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052737 gold Inorganic materials 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 19
- 230000002265 prevention Effects 0.000 claims description 18
- 239000000956 alloy Substances 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術（第３図）
発明が解決しようとする課題（第４図）課題を解決する
ための手段 作用 実施例 ■第１の発明の実施例（第１図） ■第２の発明の実施例（第２図） 発明の効果 〔概 要］ 半導体装置の製造方法、更に詳しく言えば、下地の導電
体層の上にバンプ１！掻を形成して下地の導電体層と接
続する方法を含む半導体装置の製造方法に関し、 下地の半導体基板又は導電体層を保護しつつ、微細かつ
平坦なバンブ電極を形成することができるバンブ電極の
形成方法を含む半導体装置の製造方法を提供することを
目的とし、 第１に、導電体層上に形成された層間絶縁膜に第１の開
口部を形成する工程と、全面にメッキ金属膜を形成する
工程と、金、或いはその合金膜からなるバッファ層を前
記第１の開口部及びその周辺領域が被覆されるように選
択的に形成する工程と、全面にメッキ防止膜を形成した
後、前記第１の開口部の内側の該メッキ防止膜に第２の
開口部を形成する工程と、前記メッキ金属膜に通電し、
メッキ法により前記第２の開口部内のバッファ層上にバ
ンブ電極を形成する工程と、前記残存するメンキ防止膜
を除去した後、バッファ層をマスクとしてメッキ金属膜
をエッチング・除去する工程とを含み構成し、 第２に、絶縁膜上にメッキ金属膜を形成する工程と、前
記メッキ金属股上に金、或いはその合金からなる配線を
選択的に形成する工程と、全面にメッキ防止膜を形成し
た後、前記配線上の該メッキ防止膜に開口部を形成する
工程と、前記メッキ金属膜に通電し、メッキ法により前
記開口部内の配線上にバンブ電極を形成する工程と、前
記残存するメッキ防止膜を除去した後、前記配線をマス
クとして前記メッキ金属膜をエッチング・除去する工程
とを含み構成する。
ための手段 作用 実施例 ■第１の発明の実施例（第１図） ■第２の発明の実施例（第２図） 発明の効果 〔概 要］ 半導体装置の製造方法、更に詳しく言えば、下地の導電
体層の上にバンプ１！掻を形成して下地の導電体層と接
続する方法を含む半導体装置の製造方法に関し、 下地の半導体基板又は導電体層を保護しつつ、微細かつ
平坦なバンブ電極を形成することができるバンブ電極の
形成方法を含む半導体装置の製造方法を提供することを
目的とし、 第１に、導電体層上に形成された層間絶縁膜に第１の開
口部を形成する工程と、全面にメッキ金属膜を形成する
工程と、金、或いはその合金膜からなるバッファ層を前
記第１の開口部及びその周辺領域が被覆されるように選
択的に形成する工程と、全面にメッキ防止膜を形成した
後、前記第１の開口部の内側の該メッキ防止膜に第２の
開口部を形成する工程と、前記メッキ金属膜に通電し、
メッキ法により前記第２の開口部内のバッファ層上にバ
ンブ電極を形成する工程と、前記残存するメンキ防止膜
を除去した後、バッファ層をマスクとしてメッキ金属膜
をエッチング・除去する工程とを含み構成し、 第２に、絶縁膜上にメッキ金属膜を形成する工程と、前
記メッキ金属股上に金、或いはその合金からなる配線を
選択的に形成する工程と、全面にメッキ防止膜を形成し
た後、前記配線上の該メッキ防止膜に開口部を形成する
工程と、前記メッキ金属膜に通電し、メッキ法により前
記開口部内の配線上にバンブ電極を形成する工程と、前
記残存するメッキ防止膜を除去した後、前記配線をマス
クとして前記メッキ金属膜をエッチング・除去する工程
とを含み構成する。
本発明は、半導体装置の製造方法、更に詳しく言えば、
下地の導電体層の上にバンブ電極を形成して下地の導電
体層と接続する方法を含む半導体装置の製造方法に関す
る。
下地の導電体層の上にバンブ電極を形成して下地の導電
体層と接続する方法を含む半導体装置の製造方法に関す
る。
近年、半導体集積回路は高集積化とともにチップサイズ
の縮小化が要求されている。
の縮小化が要求されている。
しかし、多ビンのゲートアレイ等は外部リードとの接続
のためのパッド数の多さからパッドの大きさによってチ
ップサイズが制限される。特に、通常のワイヤボンディ
ング法による実装ではある程度の大きさのパッドが必要
となるためチップサイズを余り小さく出来ない。
のためのパッド数の多さからパッドの大きさによってチ
ップサイズが制限される。特に、通常のワイヤボンディ
ング法による実装ではある程度の大きさのパッドが必要
となるためチップサイズを余り小さく出来ない。
そこで、パッドサイズを小さくできるＴＡＢ（Ｔａｐｅ
ＡｕＬｏｍａＬｅｄ Ｂｏｎｄｉｎｇ）方式やフリッ
プチップ方式による実装方法が用いられるようになって
きた。このため、小さいサイズのバンブ電極を形成する
必要が増している。
ＡｕＬｏｍａＬｅｄ Ｂｏｎｄｉｎｇ）方式やフリッ
プチップ方式による実装方法が用いられるようになって
きた。このため、小さいサイズのバンブ電極を形成する
必要が増している。
第３図（ａ）〜（ｆ）は、従来例のバンブ電極の形成方
法を説明する断面図である。
法を説明する断面図である。
同図（ａ）は、ＡＩ配線３上に層間絶縁膜２ｂの開口部
４が形成された後の状態を示す断面図で、図中符号１は
Ｓｉ基板、２ａはＳｉ基板１上の層間絶縁膜である。
４が形成された後の状態を示す断面図で、図中符号１は
Ｓｉ基板、２ａはＳｉ基板１上の層間絶縁膜である。
このようなＳｉ基板１上の＾１配ｆ！３と接続するバン
ブ電極を形成する場合、まず、同図（ａ）に示すように
、後にバンブ電極を形成するためのメッキの一方のＴＨ
，Ｗｊｒとなるチタン（Ｔｉ）／パラジウム（Ｐｄ ）
［からなるメッキ金属ｒ９．５を全面に形成する。
ブ電極を形成する場合、まず、同図（ａ）に示すように
、後にバンブ電極を形成するためのメッキの一方のＴＨ
，Ｗｊｒとなるチタン（Ｔｉ）／パラジウム（Ｐｄ ）
［からなるメッキ金属ｒ９．５を全面に形成する。
次に、レジスト膜６を形成した後、開口部４の内側にレ
ジスト膜６の開口部７を形成する（同図（ｃ））。
ジスト膜６の開口部７を形成する（同図（ｃ））。
次いで、メッキ法によりこの開口部７内にＡｕバンブ電
極８を形成し、メッキ金属膜５を介してＡＩ配線３と接
続する（同図（ｄ））。なお、このメッキ金属１１％５
はＡｕバンブ電極８とＡ１配線３との反応を防止するバ
リア作用を有している。
極８を形成し、メッキ金属膜５を介してＡＩ配線３と接
続する（同図（ｄ））。なお、このメッキ金属１１％５
はＡｕバンブ電極８とＡ１配線３との反応を防止するバ
リア作用を有している。
−次に、レジスト膜６を除去した（同図（ｅ））後、Ａ
ｕバンブ電極８をマスクとして王水によりメッキ金属１
１！５をエツチング除去する（同図（ｆ））。
ｕバンブ電極８をマスクとして王水によりメッキ金属１
１！５をエツチング除去する（同図（ｆ））。
このように開口部４内にＡｕバンプ電極８を形成するこ
とにより微細、かつ平坦なＡｕバンプ電極８を形成する
ことができる。
とにより微細、かつ平坦なＡｕバンプ電極８を形成する
ことができる。
しかし、第３図（ｅ）、（ｆ）に示すように、王水によ
りバリア金属膜５をエツチング除去する際、Ａ部のＡＩ
配線３が王水により浸食され、＾１配線３の膜厚が薄く
なって配線抵抗が増加したり、最悪の場合、ＡＩ配線３
が断線するという問題がある。
りバリア金属膜５をエツチング除去する際、Ａ部のＡＩ
配線３が王水により浸食され、＾１配線３の膜厚が薄く
なって配線抵抗が増加したり、最悪の場合、ＡＩ配線３
が断線するという問題がある。
また、この問題を解決するため、第４図（ａ）に示すよ
うに、Ａｕバンプ電極１０及び下地のメッキ金ＩＦｔｌ
ｌ！９を開口部４を被覆するように形成すると、開口部
４の側壁の段差のためＡｕバンブ電極１０の表面の平坦
度が悪化する。
うに、Ａｕバンプ電極１０及び下地のメッキ金ＩＦｔｌ
ｌ！９を開口部４を被覆するように形成すると、開口部
４の側壁の段差のためＡｕバンブ電極１０の表面の平坦
度が悪化する。
このため、同図（ｂ）に示すように、フリップチップに
するため外部リード１１をこのＡｕバンプ１１ｉ１０と
接続すると、接触面積が減り接触抵抗が増加するという
問題がある。
するため外部リード１１をこのＡｕバンプ１１ｉ１０と
接続すると、接触面積が減り接触抵抗が増加するという
問題がある。
また、これを防止するため、Ａｕバンプ電極ＩＯと外部
リード１１との接触面積が大きくなるようにＡｕバンブ
電極１０の面積を大きくすると、チップサイズの縮小化
を図ることができないという問題がある。
リード１１との接触面積が大きくなるようにＡｕバンブ
電極１０の面積を大きくすると、チップサイズの縮小化
を図ることができないという問題がある。
そこで本発明は、このような従来の問題点に漏みてなさ
れたものであって、下地の導電体層を保護しつつ、微細
かつ平坦なバンブ電極を形成することができるバンブ電
極の形成方法を含む半導体装置の製造方法を提供するこ
とを目的とするものである。
れたものであって、下地の導電体層を保護しつつ、微細
かつ平坦なバンブ電極を形成することができるバンブ電
極の形成方法を含む半導体装置の製造方法を提供するこ
とを目的とするものである。
上記課題は、 第１に、導電体層上に形成された層間絶
縁膜に第１の開口部を形成する工程と、全面にメッキ金
属膜を形成する工程と、金、或いはその合金膜からなる
バッファ層を前記第１の開口部及びその周辺領域が被覆
されるように選択的に形成する工程と、全面にメッキ防
止膜を形成した後、前記第１の開口部の内側の該メッキ
防止膜に第２の開口部を形成する工程と、前記メッキ金
属膜に通電し、メッキ法により前記第２の開口部内のバ
ッファ層上にバンブ電極を形成する工程と、前記残存す
るメッキ防止膜を除去した後、バッファ層をマスクとし
てメッキ金属膜をエッチング・除去する工程とを含むこ
とを特徴とする半導体装置の製造方法によって解決され
、 第２に、絶縁膜上にメンキ金ｉ膜を形成する工程と、前
記メッキ金属膜上に金、或いはその合金からなる配線を
選択的に形成する工程と、全面にメッキ防止膜を形成し
た後、前記配線上の該メッキ防止膜に開口部を形成する
工程と、前記メッキ金属膜に通電し、メッキ法により前
記開口部内の配線上にバンブ電極を形成する工程と、前
記残存するメッキ防止膜を除去した後、前記配線をマス
クとして前記メッキ金属膜をエッチング・除去する工程
とを含むことを特徴とする半導体装置の製造方法によっ
て達成される。
縁膜に第１の開口部を形成する工程と、全面にメッキ金
属膜を形成する工程と、金、或いはその合金膜からなる
バッファ層を前記第１の開口部及びその周辺領域が被覆
されるように選択的に形成する工程と、全面にメッキ防
止膜を形成した後、前記第１の開口部の内側の該メッキ
防止膜に第２の開口部を形成する工程と、前記メッキ金
属膜に通電し、メッキ法により前記第２の開口部内のバ
ッファ層上にバンブ電極を形成する工程と、前記残存す
るメッキ防止膜を除去した後、バッファ層をマスクとし
てメッキ金属膜をエッチング・除去する工程とを含むこ
とを特徴とする半導体装置の製造方法によって解決され
、 第２に、絶縁膜上にメンキ金ｉ膜を形成する工程と、前
記メッキ金属膜上に金、或いはその合金からなる配線を
選択的に形成する工程と、全面にメッキ防止膜を形成し
た後、前記配線上の該メッキ防止膜に開口部を形成する
工程と、前記メッキ金属膜に通電し、メッキ法により前
記開口部内の配線上にバンブ電極を形成する工程と、前
記残存するメッキ防止膜を除去した後、前記配線をマス
クとして前記メッキ金属膜をエッチング・除去する工程
とを含むことを特徴とする半導体装置の製造方法によっ
て達成される。
第１の発明の半導体装置の製造方法においては、層間絶
縁膜の第１の開口部及びその周辺領域を被覆して金膜か
らなるバッファ層を選択的に形成し、更に第１の開口部
の内側のバッファ層上にバンブ電極を形成している。
縁膜の第１の開口部及びその周辺領域を被覆して金膜か
らなるバッファ層を選択的に形成し、更に第１の開口部
の内側のバッファ層上にバンブ電極を形成している。
このため、バンブ電極が第１の開口部の段差の上に形成
されないので、バンブ電極の表面の平坦化を図ることが
できる。しかも、バッファ層が第１の開口部及びその周
辺領域を被覆しているので、バッファ層をマスクとして
下地のメッキ金属膜をエッチング・除去する際、エツチ
ングのための薬液やガスなどにより下地の導電体層が侵
されたりして影響を受けることはない、これにより、従
来のように配線のｉ厚が薄くなって電気抵抗が増えたり
、最悪の場合断線したりするのを防止することができる
。
されないので、バンブ電極の表面の平坦化を図ることが
できる。しかも、バッファ層が第１の開口部及びその周
辺領域を被覆しているので、バッファ層をマスクとして
下地のメッキ金属膜をエッチング・除去する際、エツチ
ングのための薬液やガスなどにより下地の導電体層が侵
されたりして影響を受けることはない、これにより、従
来のように配線のｉ厚が薄くなって電気抵抗が増えたり
、最悪の場合断線したりするのを防止することができる
。
更に、平坦なバンプ１１掻を形成できるので、フリップ
チップなどを作成するための外部リードとの接触面積が
十分にとれる。このため、従来の場合のようにバンブ電
極の面積を増やさなくても接触抵抗を小さくできる。こ
れにより、チップサイズの縮小化を図ることができる。
チップなどを作成するための外部リードとの接触面積が
十分にとれる。このため、従来の場合のようにバンブ電
極の面積を増やさなくても接触抵抗を小さくできる。こ
れにより、チップサイズの縮小化を図ることができる。
また、第２の発明の半導体装置の製造方法によれば、配
線層そのものを化学的に比較的安定な金、或いはその合
金膜により形成しているので、メッキ金属膜をエッチン
グ・除去する際、金配線はエツチングのための薬液やガ
スに侵され難い、従って、バンブ電極以外の部分の金配
線を絶縁膜などで保護しなくても、従来のように配線の
膜厚が薄くなって電気抵抗が増えたり、最悪の場合断線
したりするのを防止することができる。
線層そのものを化学的に比較的安定な金、或いはその合
金膜により形成しているので、メッキ金属膜をエッチン
グ・除去する際、金配線はエツチングのための薬液やガ
スに侵され難い、従って、バンブ電極以外の部分の金配
線を絶縁膜などで保護しなくても、従来のように配線の
膜厚が薄くなって電気抵抗が増えたり、最悪の場合断線
したりするのを防止することができる。
しかも、バンブ電極を配線の上に直接形成できるので、
平坦なバンブ電極を形成することができる。従って、フ
リップチップなどを作成するための外部リードとの接触
面積が十分にとれるので、従来の場合のようにバンブ電
極の面積を増やさなくても接触抵抗を小さくできる。こ
れにより、チップサイズの縮小化を図ることができる。
平坦なバンブ電極を形成することができる。従って、フ
リップチップなどを作成するための外部リードとの接触
面積が十分にとれるので、従来の場合のようにバンブ電
極の面積を増やさなくても接触抵抗を小さくできる。こ
れにより、チップサイズの縮小化を図ることができる。
以下、第１及び第２の発明の実施例について図を参照し
ながら具体的に説明する。
ながら具体的に説明する。
■第１の発明の実施例
第１図（ａ）〜（ｊ）は、第１の発明の実施例のバンブ
電極の形成方法を説明する断面図である。
電極の形成方法を説明する断面図である。
まず、同図（ａ）に示すように、Ｓｔ基板１７の上に膜
厚約５０００人の５ｔＯ１膜からなる層間絶縁膜１８ａ
を形成する。続いて、ＡＩ配線（導電体層）１９を形成
した後、ＣＶＤ法により膜厚約５０００人のＰＳＧ膜か
らなる層間絶縁１１！１８ｂを形成する。その後、後に
形成するバンブ電極をＡＩ配線１９と接続のための開口
部（第１の開口部）２０を層間絶縁膜１８ｂに形成する
。
厚約５０００人の５ｔＯ１膜からなる層間絶縁膜１８ａ
を形成する。続いて、ＡＩ配線（導電体層）１９を形成
した後、ＣＶＤ法により膜厚約５０００人のＰＳＧ膜か
らなる層間絶縁１１！１８ｂを形成する。その後、後に
形成するバンブ電極をＡＩ配線１９と接続のための開口
部（第１の開口部）２０を層間絶縁膜１８ｂに形成する
。
次に、スパッタ法により全面に膜厚約３０００人のチタ
ン（Ｔｉ）膜と膜厚約３０００人のパラジウム（Ｐｄ）
膜の２Ｎの膜からなるメッキ金属膜２１とを順次形成す
る（同図（ｂ））。このメッキ金属膜２１は、後に金（
Ａｕ）バンブ電極（バンブ電極）を形成するためのメッ
キ用の一方の電極として用いるため、Ａｕバンプ電極（
バンブ電極）とＡＩ配線１９とのコンタクト性を向上さ
せるため、及びＡ１とＡｕとの反応を防止するために介
在させる。
ン（Ｔｉ）膜と膜厚約３０００人のパラジウム（Ｐｄ）
膜の２Ｎの膜からなるメッキ金属膜２１とを順次形成す
る（同図（ｂ））。このメッキ金属膜２１は、後に金（
Ａｕ）バンブ電極（バンブ電極）を形成するためのメッ
キ用の一方の電極として用いるため、Ａｕバンプ電極（
バンブ電極）とＡＩ配線１９とのコンタクト性を向上さ
せるため、及びＡ１とＡｕとの反応を防止するために介
在させる。
次いで、レジスト膜２２を形成した後、先に形成した開
口部２０よりも大きく、かつ開口部２０を底部に含む開
口部２３をレジスト膜２２に形成する（同図（Ｃ））。
口部２０よりも大きく、かつ開口部２０を底部に含む開
口部２３をレジスト膜２２に形成する（同図（Ｃ））。
次に、メッキ金属膜２１を一方の電極としてこの開口部
２３内に膜厚的１μｍのＡｕバッファ層（バッファ層）
２４を電気メッキ法により形成する（同図（ｄ））。
２３内に膜厚的１μｍのＡｕバッファ層（バッファ層）
２４を電気メッキ法により形成する（同図（ｄ））。
次いで、膜厚約３０μ讃の別のレジスト膜（メッキ防止
膜）２５を形成した後、先に形成した開口部２０の内側
に開口部（第２の開口部）２６を形成する（同図（ｅ）
）。
膜）２５を形成した後、先に形成した開口部２０の内側
に開口部（第２の開口部）２６を形成する（同図（ｅ）
）。
続いて、メッキ金属膜２１を一方の電極として電気メッ
キ法によりこの開口部２６内に膜厚約２５μ糟のＡｕバ
ンプ電極（バンブ電極）２７を形成する（同図（ｆ））
、このとき、Ａｕバンブ電極２７は開口部２６の段差の
上には形成されないので、表面は平坦になる。
キ法によりこの開口部２６内に膜厚約２５μ糟のＡｕバ
ンプ電極（バンブ電極）２７を形成する（同図（ｆ））
、このとき、Ａｕバンブ電極２７は開口部２６の段差の
上には形成されないので、表面は平坦になる。
次に、残存するレジスト膜２５を除去した（同図（ｇ）
）後、ＡｕバッファＪｉ２４をマスクとして硝酸／塩酸
の成分比が１／３の王水によりメッキ金属［２１をエッ
チング・除去する（同図（ｈ））、このとき、下地のＡ
Ｉ配線１９は層間絶縁膜１８ｂ及びＡｕバッファ層２４
により被覆されているので、Ａ１配線１９が王水に侵さ
れるのを防止することができる。
）後、ＡｕバッファＪｉ２４をマスクとして硝酸／塩酸
の成分比が１／３の王水によりメッキ金属［２１をエッ
チング・除去する（同図（ｈ））、このとき、下地のＡ
Ｉ配線１９は層間絶縁膜１８ｂ及びＡｕバッファ層２４
により被覆されているので、Ａ１配線１９が王水に侵さ
れるのを防止することができる。
次いで、全面にＣＶＤ法によりｐｓｃｌからなるカバー
絶縁Ｍ２Ｂを形成した（同図（ｉ））後、開口部（第３
の開口部）３７を形成してＡｕバンブ電極２７を露出し
、バンブ電極を有する半導体装置が完成する（同図（ｊ
））。
絶縁Ｍ２Ｂを形成した（同図（ｉ））後、開口部（第３
の開口部）３７を形成してＡｕバンブ電極２７を露出し
、バンブ電極を有する半導体装置が完成する（同図（ｊ
））。
以上のように、第１の発明の実施例によれば、第１図（
ｆ）に示すように、Ａｕバンブ電極２７は第１の開口部
２０の内側のＡｕバッファ層２４の上に形成され、第１
の開口部２０の段差の上に形成されていないので、平坦
なＡｕバンプ電掻２７を形成することができる。従って
、同図（ｊ）に示す完成した半導体装置をフリップチッ
プにする場合、Ａｕバンブ電極２７の面積を増やさなく
ても外部リードとの接触面積を十分にとれる。これによ
り、チップサイズの縮小化を図ることができる。
ｆ）に示すように、Ａｕバンブ電極２７は第１の開口部
２０の内側のＡｕバッファ層２４の上に形成され、第１
の開口部２０の段差の上に形成されていないので、平坦
なＡｕバンプ電掻２７を形成することができる。従って
、同図（ｊ）に示す完成した半導体装置をフリップチッ
プにする場合、Ａｕバンブ電極２７の面積を増やさなく
ても外部リードとの接触面積を十分にとれる。これによ
り、チップサイズの縮小化を図ることができる。
■第２の発明の実施例
第２図（ａ）〜（ｈ）は、第２の発明の実施例のバンブ
電極の形成方法を説明する断面図である。
電極の形成方法を説明する断面図である。
まず、同図（ａ）に示すように、Ｓ＋基板２９の上にＳ
ｉＯ２膜からなる層間絶縁膜（絶縁膜）３０を形成した
後、Ｔ ｉ ／ Ｐ ｄの２層の膜からなる全膜厚約６
０００人のメッキ金属膜３１を形成する。この膜３１は
後のＡｕバンプ電極の形成のためのメッキ用の一方の電
極として用いる。
ｉＯ２膜からなる層間絶縁膜（絶縁膜）３０を形成した
後、Ｔ ｉ ／ Ｐ ｄの２層の膜からなる全膜厚約６
０００人のメッキ金属膜３１を形成する。この膜３１は
後のＡｕバンプ電極の形成のためのメッキ用の一方の電
極として用いる。
次に、膜厚的２μｌのＡｕ配線（配線）３２をメッキ金
属膜３１上に選択的に形成する（同図（ｂ））。
属膜３１上に選択的に形成する（同図（ｂ））。
続いて、膜厚約３０μ園のレジスト膜（メッキ防止膜）
３３を形成した後、レジスト膜３３に開口部３４を形成
し、Ａｕ配線３２を露出する（同図（Ｃ））。
３３を形成した後、レジスト膜３３に開口部３４を形成
し、Ａｕ配線３２を露出する（同図（Ｃ））。
次に、先に形成したメッキ金属膜３１を一方の電極とし
て電気メッキ法により開口部３４内に膜厚的２５μｍの
Ａｕバンプ電極（バンブ電極）３５を形成する（同図（
ｄ））、このとき、平坦なＡｕ配線３２の上に形成して
いるので、Ａｕバンブ電極３５の表面は平坦になる。
て電気メッキ法により開口部３４内に膜厚的２５μｍの
Ａｕバンプ電極（バンブ電極）３５を形成する（同図（
ｄ））、このとき、平坦なＡｕ配線３２の上に形成して
いるので、Ａｕバンブ電極３５の表面は平坦になる。
次いで、レジスト膜３３を除去した（同図（ｅ））後、
Ａｕ配線３２をマスクとして王水により下地のメッキ金
属膜３１をエッチング・除去する（同図（ｆ））。この
とき、Ａｕもわずかにエツチングされるが、エンチング
量が少ないので、Ａｕ配線３２の膜厚が薄くなって電気
抵抗が増えたり、断線したりする問題はない。
Ａｕ配線３２をマスクとして王水により下地のメッキ金
属膜３１をエッチング・除去する（同図（ｆ））。この
とき、Ａｕもわずかにエツチングされるが、エンチング
量が少ないので、Ａｕ配線３２の膜厚が薄くなって電気
抵抗が増えたり、断線したりする問題はない。
続いて、全面にＰＳＧ膜からなるカバー絶縁膜３６を形
成した（同図（ｇ））後、開口部３Ｂを形成してＡｕバ
ンプ電極３５を露出しく同図（ｈ））、半導体装置が完
成する。
成した（同図（ｇ））後、開口部３Ｂを形成してＡｕバ
ンプ電極３５を露出しく同図（ｈ））、半導体装置が完
成する。
以上のように、第２の発明の実施例によれば、第２図（
ｂ）に示すように、配線として化学的に比較的安定なＡ
ｕ配線３２を用いているので、同図（「）に示すように
、Ａｕ配ｖＡ３２はメッキ金属膜３１のエツチング液に
侵されにくい。従って、Ａｕバンブ電極３５以外の部分
のＡｕ配線３２を絶縁膜などで保護しなくてもよい。こ
れにより、同図（ｈ）に示すように、平坦なＡｕバンプ
電極３５を形成することができる。
ｂ）に示すように、配線として化学的に比較的安定なＡ
ｕ配線３２を用いているので、同図（「）に示すように
、Ａｕ配ｖＡ３２はメッキ金属膜３１のエツチング液に
侵されにくい。従って、Ａｕバンブ電極３５以外の部分
のＡｕ配線３２を絶縁膜などで保護しなくてもよい。こ
れにより、同図（ｈ）に示すように、平坦なＡｕバンプ
電極３５を形成することができる。
従って、第２図（ｈ）に示す完成した半導体装置をフリ
ップチップにする場合、Ａｕバンプ電極３５の面積を増
やさなくても外部リードとの接触面積が十分にとれるの
で、チップサイズの縮小化を図ることができる。
ップチップにする場合、Ａｕバンプ電極３５の面積を増
やさなくても外部リードとの接触面積が十分にとれるの
で、チップサイズの縮小化を図ることができる。
なお、第２の発明の実施例では、半導体基板又は導電体
層としてＳｉ基板を用いているが、Ａ１配線その他の金
属配線を用いても第２の発明を適用できる。
層としてＳｉ基板を用いているが、Ａ１配線その他の金
属配線を用いても第２の発明を適用できる。
また、第１及び第２の発明の実施例では、メッキ金属膜
２１又は３１としてＴｉ／Ｐｄの２７１の膜を用いてい
るが、１５４／Ｔｉ／Ａｕ膜、↑ｒ／ｐｖＡｕＭ９など
３層の膜を用いてもよい。これらの金属膜のエツチング
は、例えばＡｕ膜の場合＾ｒイオンによるスパッタエツ
チング法により、ＷＳｉ及びＴｉ［の場合ＣＦａ１０□
ガスを用いたドライエツチング法により行うことができ
る。
２１又は３１としてＴｉ／Ｐｄの２７１の膜を用いてい
るが、１５４／Ｔｉ／Ａｕ膜、↑ｒ／ｐｖＡｕＭ９など
３層の膜を用いてもよい。これらの金属膜のエツチング
は、例えばＡｕ膜の場合＾ｒイオンによるスパッタエツ
チング法により、ＷＳｉ及びＴｉ［の場合ＣＦａ１０□
ガスを用いたドライエツチング法により行うことができ
る。
Ｃ発明の効果〕
以上のように、第１の発明の半導体装置の製造方法によ
れば、バンブ電極は第１の開口部の内側のＡｕバッファ
層の上に形成され、第１の開口部の段差の上に形成され
ていないので、平坦なバンブ電極を形成することができ
る。従って、半導体装置をフリップチップにする場合、
バンブ電極の面積を増やさなくても外部リードとの接触
面積を十分にとれる。これにより、チップサイズの縮小
化を図ることができる。
れば、バンブ電極は第１の開口部の内側のＡｕバッファ
層の上に形成され、第１の開口部の段差の上に形成され
ていないので、平坦なバンブ電極を形成することができ
る。従って、半導体装置をフリップチップにする場合、
バンブ電極の面積を増やさなくても外部リードとの接触
面積を十分にとれる。これにより、チップサイズの縮小
化を図ることができる。
しかも、下地の導電体層は絶縁膜やバッファ層により被
覆されているので、メッキ金属のエツチングの際、エツ
チング液などに侵されることはない。従って、下地がＡ
１配線など化学的に活性な導電体層の場合、配線の膜厚
が薄くなって電気抵抗が増えたり、最悪の場合断線した
りするのを防止することができる。
覆されているので、メッキ金属のエツチングの際、エツ
チング液などに侵されることはない。従って、下地がＡ
１配線など化学的に活性な導電体層の場合、配線の膜厚
が薄くなって電気抵抗が増えたり、最悪の場合断線した
りするのを防止することができる。
また、第２の発明の実施例によれば、配線として化学的
に比較的安定なＡｕ配線を用いているので、Ａｕ配線は
バリア金属膜のエツチング液に侵されにくい、従って、
バンプ電極以外の部分のＡｕ配線を絶縁膜などで保護し
なくてもよい。これにより、平坦なバンブ電極を形成す
ることができる。従って、フリップチップにする場合、
バンブ電極の面積を増やさなくても外部リードとの接触
面積が十分にとれるので、チップサイズの縮小化を図る
ことができる。
に比較的安定なＡｕ配線を用いているので、Ａｕ配線は
バリア金属膜のエツチング液に侵されにくい、従って、
バンプ電極以外の部分のＡｕ配線を絶縁膜などで保護し
なくてもよい。これにより、平坦なバンブ電極を形成す
ることができる。従って、フリップチップにする場合、
バンブ電極の面積を増やさなくても外部リードとの接触
面積が十分にとれるので、チップサイズの縮小化を図る
ことができる。
しかも、メッキ金ｉ膜をエッチング・除去する際、Ａｕ
配線はエツチング液などに侵され難いので、従来のよう
に配線の膜厚が薄くなって電気抵抗が増えたり、最悪の
場合断線したりするのを防止することができる。
配線はエツチング液などに侵され難いので、従来のよう
に配線の膜厚が薄くなって電気抵抗が増えたり、最悪の
場合断線したりするのを防止することができる。
第１図は、第１の発明の実施例のバンブ電極の形成方法
を説明する断面図、 第２図は、第２の発明の実施例のバンブ電極の形成方法
を説明する断面図、 第３図は、従来例のバンブ電極の形成方法を説明する断
面図、 第４図は、他の従来例のバンブ電極の形成方法及びその
問題点を説明する断面図である。 （符号の説明） １．１７．２９・・・Ｓｉ基板、 ２ ａ、 ２ ｂ、 １８ａ、 １８ｂ・・・層間絶縁
膜、３・・・＾ｌ配線、 ４．７，２３，３４．３８・・・開口部、５．９，２１
．３１・・・メッキ金属膜、６．２２．３３・・・レジ
スト膜、 ８．１０・・・Ａｕバンブ電極、 １１・・・外部リード、 １９・・・Ａ１配線（導電体層）、 ２０・・・開口部（第１の開口部）、 ２４・・・Ａｕバッファ７１（バッファ層）、２５・・
・レジスト膜（メッキ防止膜）、２６・・・開口部（第
２の開口部）、 ２７．３５・・・Ａｕバンブ電極（バンブ電極）２８．
２８ａ、３６．３６ａ・・・カバー絶縁膜、３０・・・
層間絶縁膜（絶縁膜）、 ３２・・・Ａｕ配線（配線）、 ３７・・・開口部（第３の開口部）。
を説明する断面図、 第２図は、第２の発明の実施例のバンブ電極の形成方法
を説明する断面図、 第３図は、従来例のバンブ電極の形成方法を説明する断
面図、 第４図は、他の従来例のバンブ電極の形成方法及びその
問題点を説明する断面図である。 （符号の説明） １．１７．２９・・・Ｓｉ基板、 ２ ａ、 ２ ｂ、 １８ａ、 １８ｂ・・・層間絶縁
膜、３・・・＾ｌ配線、 ４．７，２３，３４．３８・・・開口部、５．９，２１
．３１・・・メッキ金属膜、６．２２．３３・・・レジ
スト膜、 ８．１０・・・Ａｕバンブ電極、 １１・・・外部リード、 １９・・・Ａ１配線（導電体層）、 ２０・・・開口部（第１の開口部）、 ２４・・・Ａｕバッファ７１（バッファ層）、２５・・
・レジスト膜（メッキ防止膜）、２６・・・開口部（第
２の開口部）、 ２７．３５・・・Ａｕバンブ電極（バンブ電極）２８．
２８ａ、３６．３６ａ・・・カバー絶縁膜、３０・・・
層間絶縁膜（絶縁膜）、 ３２・・・Ａｕ配線（配線）、 ３７・・・開口部（第３の開口部）。
Claims (2)
- （１）導電体層上に形成された層間絶縁膜に第１の開口
部を形成する工程と、 全面にメッキ金属膜を形成する工程と、 金、或いはその合金膜からなるバッファ層を前記第１の
開口部及びその周辺領域が被覆されるように選択的に形
成する工程と、 全面にメッキ防止膜を形成した後、前記第１の開口部の
内側の該メッキ防止膜に第２の開口部を形成する工程と
、 前記メッキ金属膜に通電し、メッキ法により前記第２の
開口部内のバッファ層上にバンプ電極を形成する工程と
、 前記残存するメッキ防止膜を除去した後、バッファ層を
マスクとしてメッキ金属膜をエッチング除去する工程と
を含むことを特徴とする半導体装置の製造方法。 - （２）絶縁膜上にメッキ金属膜を形成する工程と、前記
メッキ金属膜上に金、或いはその合金からなる配線を選
択的に形成する工程と、 全面にメッキ防止膜を形成した後、前記配線上の該メッ
キ防止膜に開口部を形成する工程と、前記メッキ金属膜
に通電し、メッキ法により前記開口部内の配線上にバン
プ電極を形成する工程と、 前記残存するメッキ防止膜を除去した後、前記配線をマ
スクとして前記メッキ金属膜をエッチング・除去する工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1270127A JPH03131036A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1270127A JPH03131036A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03131036A true JPH03131036A (ja) | 1991-06-04 |
Family
ID=17481929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1270127A Pending JPH03131036A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03131036A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010029659A1 (ja) * | 2008-09-09 | 2010-03-18 | パナソニック株式会社 | 半導体装置及びその製造方法 |
-
1989
- 1989-10-16 JP JP1270127A patent/JPH03131036A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010029659A1 (ja) * | 2008-09-09 | 2010-03-18 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7262126B2 (en) | Sealing and protecting integrated circuit bonding pads | |
| JP5321873B2 (ja) | 接合パッドを具えた相互接続構造、および、接合パッド上にバンプ部位を作成する方法 | |
| US5631499A (en) | Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics | |
| US7091616B2 (en) | Semiconductor device having a leading wiring layer | |
| US4417387A (en) | Gold metallization in semiconductor devices | |
| JP2001196413A (ja) | 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法 | |
| JPH04155835A (ja) | 集積回路装置の製造方法 | |
| JP2002500440A (ja) | ウエハ・パッシベーション構造および製造方法 | |
| KR20180090200A (ko) | 혹독한 매체 적용에 있어서의 본드 패드 보호 | |
| US20150325535A1 (en) | Method for Processing a Semiconductor Workpiece and Semiconductor Workpiece | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| JPH03131036A (ja) | 半導体装置の製造方法 | |
| JP2616063B2 (ja) | バンプ電極の製造方法 | |
| JP2000299339A (ja) | 半導体装置の製造方法 | |
| US20040099949A1 (en) | Semiconductor device and fabrication method thereof | |
| CN100452384C (zh) | 半导体装置及其制造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JPS62160744A (ja) | 半導体素子の製造方法 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH01187949A (ja) | 半導体装置の製造方法 | |
| JPH0377327A (ja) | バンプ電極形半導体装置およびその製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH02220440A (ja) | 半導体装置の製造方法 |