DE102007025992A1 - Verfahren zur Herstellung eines MEMS-Packages - Google Patents

Verfahren zur Herstellung eines MEMS-Packages Download PDF

Info

Publication number
DE102007025992A1
DE102007025992A1 DE102007025992A DE102007025992A DE102007025992A1 DE 102007025992 A1 DE102007025992 A1 DE 102007025992A1 DE 102007025992 A DE102007025992 A DE 102007025992A DE 102007025992 A DE102007025992 A DE 102007025992A DE 102007025992 A1 DE102007025992 A1 DE 102007025992A1
Authority
DE
Germany
Prior art keywords
mems chip
metal frame
carrier substrate
frame
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007025992A
Other languages
English (en)
Inventor
Christian Bauer
Hans Krüger
Gregor Dr. Feiertag
Alois Stelzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to DE102007025992A priority Critical patent/DE102007025992A1/de
Priority to PCT/EP2008/056787 priority patent/WO2008148736A2/de
Priority to JP2010510758A priority patent/JP5450396B2/ja
Publication of DE102007025992A1 publication Critical patent/DE102007025992A1/de
Priority to US12/627,707 priority patent/US8404516B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)

Abstract

Zur Verkapselung eines MEMS-Chips wird vorgeschlagen, diesen auf einen planarisierten Metallrahmen aufzusetzen, der auf einem keramischen Trägersubstrat angeordnet ist. In einem thermischen Schritt wird dazu sowohl die elektrische Verbindung zwischen dem MEMS-Chip und Kontakten auf dem Trägersubstrat über Bumps vorgenommen, als auch eine ausreichend dichte und mechanisch stabile Verbindung zwischen Metallrahmen und MEMS-Chip hergestellt.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Packages für ein MEMS-Bauelement (= mikroelektro-mechanisches System), insbesondere für ein SAW-Bauelement (= surface acoustic wave), ein FBAR-Bauelement (= thin film bulk acoustic resonator) und Sensoren für Druck, Drehraten und MEOMS (= mikroelektro-opto-mechanisches System). Diese und ähnliche Bauelemente weisen an der Oberfläche des einen Chip umfassenden MEMS-Bauelements mechanisch empfindliche Bauelementstrukturen auf, die im Package mit einem Hohlraum über der Chipoberfläche verkapselt werden müssen. Neben oder zusammen mit der Verkapselung ist eine elektrische Verbindung zwischen elektrischen Kontakten auf dem MEMS-Chip und z. B. einer Leiterplatte erforderlich.
  • Eine bevorzugte Montage solcher MEMS-Chips erfolgt deshalb in Flipchip-Anordnung auf einem Substrat, welches elektrische Anschlüsse und insbesondere eine Verdrahtung umfasst. Die elektrische Verbindung zwischen Chip und Substrat kann Bumps umfassen, die beispielsweise aus Lot oder Gold bestehen können.
  • Vorzugsweise wird an der zum Substrat weisenden Unterkante des Chips der Spalt zwischen Chip und Substrat geschlossen. Dazu wurden bereits unterschiedliche Techniken vorgeschlagen.
  • Aus der WO 2005/102910 A1 ist beispielsweise ein Verfahren bekannt, bei dem der Chip auf einer über dem Substrat überstehenden Auflage aufliegt und der verbleibende Spalt über ein Jetdruck-Verfahren mit einem Polymer oder einer elektrisch leitfähigen Masse verschlossen wird.
  • Eine weitere Möglichkeit besteht darin, das Bauelement unter einer auflaminierten Abdeckfolie abzudecken.
  • Ein Nachteil der bekannten Verkapselungsverfahren ist es, dass die Montage des Chips und dessen Verkapselung eine Vielzahl von Bearbeitungsschritten erfordert, die das Verfahren aufwändig und damit kostspielig machen.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung eines MEMS-Packages anzugeben, welches in einfacher Weise zu einer sicheren Verkapselung des MEMS-Bauelements führt.
  • Diese Aufgabe wird durch ein Verfahren mit den Merkmalen von Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind weiteren Ansprüchen zu entnehmen.
  • Es wird ein Verfahren vorgeschlagen, welches insbesondere im Nutzen durchführbar ist. Dazu wird von einem insbesondere großflächigen Trägersubstrat ausgegangen, welches eine Vielzahl von Einbauplätzen für MEMS-Chips aufweist. Ein jeder Einbauplatz auf dem Trägersubstrat weist eine der Anzahl der Chip-Kontakte entsprechende Anzahl elektrischer Anschlussflächen auf der Oberseite auf. Elektrisch mit diesen verbunden sind Außenkontakte auf der Unterseite des Trägersubstrats. Die Verbindung kann rein ohmscher Natur, induktiv, oder kapazitiv sein oder parallel mehrere unterschiedliche der genannten Möglichkeiten umfassen.
  • Ein jeder Einbauplatz weist einen Metallrahmen mit planer Oberfläche auf, der die Anschlussflächen umschließt. Pro Einbauplatz wird nun ein MEMS-Chip, welcher elektrische Kontakte auf seiner die MEMS-Strukturen tragende Unterseite aufweist, so auf das Trägersubstrat aufgesetzt, dass er mit einem Randbereich seiner Unterseite auf dem Metallrahmen aufsitzt.
  • Das Aufsetzen der MEMS-Chips kann einzeln oder im Nutzen bzw. im Chipverbund erfolgen. Dabei kann eine größere Anzahl von MEMS-Chip gleichzeitig auf die entsprechenden Einbauplätze aufgesetzt werden. Dies dann besonders gut gelingen, wenn das Trägersubstrat eine plane Oberfläche aufweist und besonders verzugsarm ist, so dass eine größere Anzahl von Einbauplätzen regelmäßig und in einer gemeinsamen Ebene angeordnet ist.
  • Generell ist vorgesehen, die elektrische und mechanische Verbindung zwischen Trägersubstrat und MEMS-Chip in einem einzigen Flip-Chip-Prozess zu realisieren, bei dem der mit Ultraschall (US) von typisch 60 kHz–100 kHz beaufschlagte MEMS-Chip mit einer typischen Druckkraft von 2,5 N–5 N pro mm2 Chipfläche beaufschlagt wird. Die gewünschte Verbindung der Bumps und des Metallrahmens mit den jeweils vorgesehenen Verbindungsflächen entsteht dann bereits bei Zimmertemperatur. Eine erhöhte Temperatur kann jedoch vorteilhaft sein.
  • Der druckbeaufschlagte US Flip-Chip-Prozess kann auch in einem zweiten Schritt (quasi im Teilnutzen) erfolgen, wenn die Relativposition von MEMS-Chip und Trägersubstrat durch einen vorangegangenen ersten rein thermischen oder mit US unterstützten Flip-Chip-Prozess bereits fixiert ist. Auf jeden Fall können die beiden Bondprozesse entweder direkt zusammen in einem einzigen gemeinsamen Schritt oder unmittelbar hintereinander in zwei Teilschritten eines gemeinsamen Verbindungsprozesses vorgenommen werden. Zwischen den Teilschritten ist keine weitere Maßnahme erforderlich oder sinnvoll.
  • Im Fall von Lotverbindungen ist auch eine Vorgehensweise möglich, die eine Fixierung des Chips durch einen druckbeaufschlagten US Flip-Chip-Prozess beinhaltet, wobei zwischen MEMS-Chip und Metallrahmen durchaus noch ein Spalt sein darf. Das mit fixierten MEMS-Chips voll belegte Trägersubstrat (Panel) kann dann in einer Vakuumpresse oder in einer Vakuumlaminiereinheit so zusammengepresst werden, dass die MEMS-Chips fest mit dem Metallrahmen verbunden werden. Die Temperaturen werden hierbei so gewählt, dass um Fall von Polymeren auf den Metallrahmen Klebeverbindungen bzw. im Fall von aufschmelzendem Lot Lötverbindungen entstehen.
  • Auf diese Weise bildet sich bereits beim Verbindungsprozess zwischen MEMS-Chip und Trägersubstrat ein vom Metallrahmen umschlossener, geschlossener Hohlraum aus.
  • Mit dem vorgeschlagenem Verfahren ist es möglich, sowohl die Abdichtung des MEMS-Packages als auch die elektrische und mechanische Verbindung zwischen MEMS-Chip und Trägersubstrat in einem gemeinsamen Schritt oder den zwei unmittelbar hintereinander folgenden ähnlichen Teilschritten herzustellen. Zusätzliche Schritte zur Abdichtung sind nicht mehr erforderlich.
  • Eine einfache Möglichkeit, den Metallrahmen mit dem MEMS-Chip zu verbinden liegt darin, vor dem Aufsetzen des MEMS-Chip ein Verbindungsmittel auf dem Metallrahmen und/oder auf einem Randbereich auf der Unterseite des MEMS-Chip aufzubringen.
  • Dieses Verbindungsmittel stellt im thermischen Verbindungsprozess eine feste Verbindung zwischen Metallrahmen und MEMS-Chip her.
  • Als Verbindungsmittel ist beispielsweise eine Kunststoffschicht geeignet, die im thermischen Prozess eine Verschweißung und/oder eine Verklebung der beiden zu verbindenden Oberflächen erzeugt. Eine Verschweißung ist mit einem thermoplastischen Kunststoff oder Polymer möglich. Eine Verklebung kann auch mit einem un- oder teilgehärtetem Reaktionsharz erfolgen, welches während des thermischen Prozess oder durch diesen initiiert aushärtet und eine Klebeverbindung zwischen MEMS Chip und Metallrahmen ausbildet.
  • Eine weitere Möglichkeit besteht darin, als Verbindungsmittel eine Lot-Schicht aufzubringen. Von Vorteil ist dies insbesondere in Kombination mit einer ebenfalls rahmenförmig ausgebildeten Struktur, die im Verbindungsbereich, also auf einem Randbereich auf der Unterseite des MEMS-Chips ausgebildet wird und so dimensioniert ist, dass sie beim Aufsetzen auf dem Metallrahmen mit diesem rundum in Verbindung treten kann. Der mit US unterstützte und gegebenenfalls unter Druckbeaufschlagung durchgeführte thermische Prozess führt dann zum Ausbilden einer Lot-Verbindung zwischen rahmenförmiger Struktur und Metallrahmen.
  • Die elektrische Verbindung zwischen MEMS-Chip und Trägersubstrat beziehungsweise den auf den entsprechenden Oberflächen ausgebildeten elektrischen Kontakten und Anschlussflächen erfolgt über Bumps, die beispielsweise als Stud- oder Lot-Bumps ausgebildet sein können. Diese können vor dem Verbinden auf den elektrischen Kontakten auf der Unterseite des MEMS-Chips vorgebildet werden. Prinzipiell ist es jedoch auch möglich, die Bumps auf den elektrischen Anschlussflächen des Trägersubstrats auszubilden.
  • Wegen der engeren einzuhaltenden Toleranzen und der besseren Strukturierbarkeit beim Aufbringen der Bumps ist jedoch das Aufbringen der Bumps auf dem MEMS-Chip bevorzugt.
  • Der Metallrahmen auf der Oberfläche des Trägersubstrats weist eine plane Oberfläche auf. Dazu kann er in einem separaten Schritt vor dem Aufsetzen des MEMS Chips planarisiert sein, so dass ein nahtloses und Luft-Spalt-freies Aufsetzen des von hause aus ebenen MEMS-Chips auf dem Metallrahmen möglich ist. Möglich ist es jedoch auch, die Oberfläche des Trägersubstrats vor dem Erzeugen des Metallrahmens zu planarisieren. Bei gleichmäßigem Aufwachsen der Metallschicht oder der Metallschichten wird auch so eine plane Oberfläche des Metallrahmens garantiert. Ein Trägersubstrat mit ausreichend glatter Oberfläche erfordert keine zusätzliche Planarisierung.
  • Vorteilhaft ist es, den Verbindungsprozess durch Ausüben eines Drucks zu unterstützen, wobei die zu verbindenden metallischen und/oder Kunststoff aufweisenden Oberflächen aufeinander gepresst werden.
  • Vorteilhaft ist es, wenn der Metallrahmen eine relativ weiche Oberflächenbeschichtung aufweist, beispielsweise eine Lot-Schicht, und diese mit einer rahmenförmigen Struktur auf dem MEMS-Chip kombiniert wird, deren Material härter gewählt wird als das Lot. Auf diese Weise ist es möglich, durch Ausüben eines Drucks die rahmenförmige Struktur in die relativ weiche Lot-Schicht einzudrücken und so eine einfachere und sichere Verbindung der beiden Oberflächen zu ermöglichen.
  • Dabei ist es von Vorteil, wenn die rahmenförmige Struktur eine relativ geringe Querschnitts- beziehungsweise Auflagefläche aufweist, die klein ist gegenüber der durch den Metallrahmen gebildeten Auflagefläche.
  • Möglich ist es auch, auf der Oberfläche der rahmenförmigen Struktur, die insbesondere aus Metall besteht, kleinteilige Partikel und insbesondere Nano-Partikel in feiner Verteilung aufzubringen. Diese Nano-Partikel sind insbesondere aus einem Material gefertigt, welches eine höhere Härte als der Metallrahmen und die rahmenförmige Struktur aufweist. Dadurch ist es möglich, beim Ausüben eines Drucks nach dem Aufsetzen des MEMS-Chips auf den Metallrahmen die Nano-Partikel in den Metallrahmen und/oder die rahmenförmige Struktur einzudrücken und dabei eine innigere Verbindung durch eine Vergrößerung der zur verbindenden Oberflächen zu schaffen. So wird auch erreicht, dass die lateralen Relativpositionen von Substrat und MEMS Chip zueinander erhalten bleiben und sich während des thermischen Prozesses nicht durch Verrutschen verändern.
  • Die Nano-Teilchen mit einer typischen Größe von 0,1–3,0 μm sind insbesondere aus einem keramischen Material mit hoher Härte gefertigt und sind vorteilhaft elektrisch leitfähig. Geeignet sind beispielsweise Aluminiumnitrid, Bornitrid, Carbide und insbesondere das elektrisch leitfähige SiC.
  • Ein Aufbau für den Metallrahmen umfasst beispielsweise eine Haftschicht (z. B. aus Ti oder Cr) gefolgt von einer Schicht aus Cu, Ni, Au, Ag, Pt oder Pd. Möglich ist über der Haftschicht auch aber eine Schichtenfolge bestehend aus mindestens zwei der vorher genannten Folgeschichten. Die Haftschicht kann auch entfallen, wenn die Substrate z. B. HTCC bzw. LTCC entsprechend vorbehandelt werden. Die Folge schichten können stromlos aufgebracht werden oder aber bei Vorhandensein einer Seedlayer auch galvanisch.
  • Ein bevorzugtes Material für den Metallrahmen ist Kupfer, welches sich in einfacher Weise in einem galvanischen Prozess auf dem Trägersubstrat aufbringen und strukturieren lässt. Nach Aufbringen einer Grundmetallisierung kann dann in einfacher Weise die Aussparung durch galvanische oder stromlose Verfahren mit Metall aufgefüllt werden. Vorteilhaft wird am Ende des Verfahrens vor dem Entfernen der Resist-Maske ein Planarisierungsprozess durchgeführt, insbesondere ein Fräs-Verfahren, welches für eine plane Oberfläche des Metallrahmens sorgt. Damit kann auch bei unebener Oberfläche des Trägersubstrats noch nachträglich eine für die sichere und dichte Verbindung erforderliche plane Oberfläche auf dem Metallrahmen geschaffen werden. Die Resist-Maske schützt dabei den Rest des Trägersubstrats vor Beschädigung und Verunreinigung durch das Fräs-Verfahren. Anschließend wird die Resist-Maske entfernt.
  • Die Oberfläche eines kupferhaltigen Metallrahmens kann gegen Korrosion und Oxidation durch eine Passivierungsschicht geschützt werden, um die Bondbarkeit oder Lötbarkeit der Kupfer-Schicht aufrecht zu erhalten. Dazu können Schichten von Edelmetallen, insbesondere von insbesondere von Au, Pd, Pt und Ag, in dünner Schicht auf dem Kupferrahmen aufgebracht werden. Dies kann insbesondere direkt nach dem Fräsen erfolgen, wobei dann nur die zur Verbindungsbildung dienende Oberfläche des Metallrahmens passiviert wird.
  • Die Verbindungsbildung zwischen MEMS-Chip und Trägersubstrat erfordert zumindest einen US unterstützten und gegebenenfalls druckbeaufschlagten Flip-Chip-Prozess. Wird die elektrische Verbindung über Lot-Bumps hergestellt, ist dazu ein Reflow-Löten ausreichend und gut geeignet. Eine elektrische Verbindung über Stud-Bumps kann in einem Thermosonic-Verfahren erfolgen, mit dem eine Reibschweißverbindung gebildet wird. Prinzipiell sind jedoch auch andere Verfahren geeignet, die ein ausreichendes thermisches Budget zur Verfügung stellen können, ohne dass dazu eine zu lange thermische Exposition von MEMS-Chip und Trägersubstrat erforderlich ist.
  • Mit dem eben beschriebenen Verfahren sind die Bauelementstrukturen auf der Unterseite des MEMS-Chips in einen Hohlraum eingeschlossen, in dem sie bei der weiteren möglichen Verkapselung von Beschädigung oder funktioneller Beeinträchtigung geschützt sind.
  • Zur elektromagnetischen Abschirmung und auch zur mechanischen Stabilisierung des Verbunds aus MEMS-Chip und Trägersubstrat kann es vorteilhaft sein, den MEMS-Chip auf der Rückseite mit einer Metallschicht abzudecken. Diese kann ganzflächig auf die freiliegenden Oberflächen von Trägersubstrat, Metallrahmen, rahmenförmiger Struktur und MEMS-Chip aufgebracht werden. Dazu ist insbesondere ein zweiteiliges Verfahren von Vorteil, bei dem in einem ersten Schritt zunächst eine Grundmetallisierung in dünner Schichtdicke aufgebracht wird, beispielsweise durch Aufdampfen, Aufsputtern, ein CVD-Verfahren oder einen anderen z. B. Plasma-unterstützten Prozess. Diese Grundmetallisierung kann anschließend galvanisch oder stromlos verstärkt werden.
  • Eine gute Abschirmung und eine ausreichende mechanische Stabilisierung wird beispielsweise mit einer Metallschicht mit einer Dicke ab zirka zehn μm erhalten. Jedoch können auch dünnere Metallschichten aufgebracht werden.
  • Ein zweiteiliges Verfahren zur Herstellung der metallischen Schicht besteht beispielsweise in dem Aufbringen einer zum Beispiel Titan-haltigen Grundschicht, die anschließend mit Kupfer und/oder Nickel verstärkt werden kann. Von Vorteil ist es weiterhin, diese metallische Schicht mit einer zusätzlichen elektrischen Anschlussfläche auf der Oberfläche des Trägersubstrat zu kontaktieren, die außerhalb des Chipeinbauplatzes angeordnet und insbesondere mit einem Masseanschluss verbunden sein kann.
  • Die mechanische Stabilität des verkapselten MEMS-Bauelements kann außerdem durch eine Abdeckung mit einer ausreichend dicken Kunststoffschicht erhöht werden. Eine solche Kunststoffschicht kann beispielsweise in einem Tropf- oder Gießverfahren aufgebracht und gehärtet werden. Möglich ist es jedoch auch, die Rückseite des MEMS Chips mit einem Kunststoff im Mold- oder Umpressverfahren zu umhüllen. Die Kunststoffabdeckung kann mit leitfähigen Partikeln so dotiert sein, dass sie sich auch als elektromagnetisches Shielding eignet. Diese oder eine ähnliche metallische oder elektrisch leitfähige Dotierung kann aber auch nach entsprechender Vorbehandlung als Keimschicht für eine stromlos aufgebrachte als Shielding genutzte Metallisierung dienen. Die Kunststoffabdeckung kann auch mit einer metallischen Schicht kombiniert und mit der Kunststoffschicht umspritzt werden.
  • Eine spannungsarme Verkapselung wird durch eine geeignete Wahl der Materialien für Metallrahmen und rahmenförmige Struktur ermöglicht. Insbesondere wenn rahmenförmige Struktur und Metallrahmen aus zwei unterschiedlichen Materialien bestehen ist es möglich, deren thermische Ausdehnungskoeffizienten so zu wählen, dass die gesamte Verbindungstruktur aus Metallrahmen und rahmenförmiger Struktur im Bereich zwischen MEMS-Chip und Trägersubstrat in Richtung senkrecht zur Chipfläche die gleiche thermische Ausdehnung aufweist wie die elektrische Verbindung über die Bumps. Bei einer gegebenen Auswahl an Materialien kann dann durch entsprechende Einstellung eines passenden Verhältnisses der Höhen von Metallrahmen und rahmenförmiger Struktur in der Summe ein passender effektiver Gesamtausdehnungskoeffizient senkrecht zur Chipfläche erzielt werden. Auf diese Weise wird erreicht, dass elektrische Verbindung und Verkapselung auch bei Temperaturwechseln keine thermischen Verspannungen zwischen Trägersubstrat und MEMS-Chip erzeugen können. Vorteilhaft ist es weiterhin wenn Material von MEMS-Chip und Trägersubstrat in der thermischen Ausdehnung einander angepasst und vorzugsweise identisch sind.
  • Bei der Kombination von 42°-LT-Chips (LT42 = Lithiumtantalat mit 42°rot xy Schnitt und einem thermischen Ausdehnungskoeffizienten CTE in Chipebene 7 ppm/°K bzw. 14 ppm/°K) mit LTTC Trägersubstraten kann es vorteilhaft sein, eine LTCC mit einem CTE Wert auszuwählen, der in etwa dem Mittelwert aus den beiden CTE-Werten in der xy Ebene von LT42 entspricht, d. h. LTCC mit einem Ausdehnungskoeffizienten von ungefähr oder gleich 10,5 ppm/°K.
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Die Figuren dienen alleine der Veranschaulichung der Erfindung und sind daher nur rein schematisch und nicht maßstabsgetreu ausgeführt, so dass den Figuren weder relative noch absolute Maßangaben entnehmbar sind.
  • 1 zeigt eine Anordnung von MEMS-Chip und Trägersubstrat kurz vor dem Verbinden gemäß einem ersten Ausführungsbeispiel im schematischen Querschnitt.
  • 2 zeigt das Trägersubstrat in schematischer Draufsicht.
  • 3 zeigt eine Anordnung im Querschnitt gemäß einem zweiten Ausführungsbeispiel.
  • 4 zeigt eine Anordnung im Querschnitt gemäß einem dritten Ausführungsbeispiel.
  • 5 zeigt eine Anordnung im Querschnitt gemäß einem vierten Ausführungsbeispiel.
  • 6 zeigt eine Anordnung im Querschnitt gemäß einem fünften Ausführungsbeispiel.
  • 7 zeigt eine Anordnung nach dem Verbinden von Trägersubstrat und MEMS-Chip.
  • 8 zeigt eine Anordnung nach dem Verbinden und dem Aufbringen einer Metallschicht im schematischem Querschnitt.
  • 9 zeigt eine Anordnung nach dem zusätzlichen Aufbringen einer Kunststoffabdeckung im schematischen Querschnitt.
  • 1 zeigt eine Anordnung aus einem Trägersubstrat TS und einem MEMS-Chip MC im schematischen Querschnitt vor dem Verbinden der beiden Komponenten. Der MEMS-Chip MC ist ein in Form eines Chips vorliegendes Bauelement, welches an seiner Unterseite elektrische Kontakte K für die elektrischen in der Figur nicht dargestellten Bauelementstrukturen aufweist.
  • Diese Bauelementstrukturen sind vorzugsweise auch im Bereich der Unterseite des MEMS-Chip angeordnet, können aber auch im Inneren des MEMS-Chip vorgesehen sein. Der MEMS-Chip ist zweigeteilt dargestellt, um die unterschiedlichen elektrischen Kontaktierungsverfahren über Stud-Bumps wie im linken Teil der Darstellung oder über Lot-Bumps BU' wie im rechten Teil der Darstellung zu veranschaulichen. Die Bumps BU sind auf dem MEMS-Chip vorgefertigt und direkt über den elektrischen Kontakten K aufgebracht. Dazu können herkömmliche Bump-Erzeugungsverfahren eingesetzt werden.
  • Ein kostengünstiges und einfach durchzuführendes Verfahren zur Herstellung von Lot-Bumps BU' ist beispielsweise ein Druckverfahren, beispielsweise mittels Schablone. Stud-Bumps können beispielsweise in Form von Gold-Bumps einzeln mittels eines Drahtbonders aufgebracht sein. Möglich ist es jedoch auch, Säulen (Pillars) z. B. aus Cu und/oder Ni und/oder Gold oder aus Sn, SnAg etc. in einem galvanischen Verfahren direkt auf der Unterseite des MEMS-Chips zu erzeugen.
  • Während ein Lotbump (mit einer Höhe h vor dem Kollabieren von 75 μm) nach dem Kollabieren typischerweise eine Höhe h von 50 μm aufweist, die dann dem Abstand zwischen MEMS-Chip und Trägersubstrat entspricht, liegen typische Höhen für Studbumps vor den US-Flip-Chip-Prozess bei 35 μm, nach dem Ronden bei 20 μm.
  • Während ein Lotbump nach dem Kollabieren typischerweise eine Höhe von ca. 50 μm aufweist, die dann auch dem Abstand zwischen MEMS-Chip und Trägersubstrat entspricht, liegen typische Höhen für Studbumps bei ca. 20 μm.
  • Das Trägersubstrat TS ist vorzugsweise ein keramisches Substrat, auf oder in dem eine Verschaltung realisiert sein kann. Vorzugsweise ist das Trägersubstrat mehrschichtig, wobei es zumindest eine im Inneren gelegene Verdrahtungsebene aufweisen kann, die in der Figur durch eine gestrichelte Linie angedeutet ist. Jede der Schichten kann z. B. 75 μm dick sein, sodass ein zweischichtiges Trägersubstrat dann eine Gesamtdicke von etwa 150 μm aufweist. Das Trägersubstrat TS kann auch eine Folie z. B. Kaptonfolie oder LCP-Folie sein, die im Fall eines einlagigen Aufbaus des Trägersubstrats eine typische Dicke von 50 μm aufweisen kann.
  • Auf der Oberseite weist das Trägersubstrat TS elektrische Anschlussflächen AF auf, die mit der nicht dargestellten elektrischen Verdrahtung im Inneren des Trägersubstrat verbunden ist. Die Verschaltung mündet auf der Unterseite in Außenkontakte AK, mit denen das fertige Bauelement in einer Schaltungsumgebung befestigt und kontaktiert werden kann.
  • Weiterhin weist das Trägersubstrat TS auf der Oberfläche einen geschlossenen Metallrahmen MR auf, der einen Einbauplatz für den MEMS-Chip MC und insbesondere die zur Kontaktierung des MEMS-Chips vorgesehenen elektrischen Anschlussflächen AF auf der Oberfläche des Trägersubstrats umschließt. Der Metallrahmen MR zeichnet sich insbesondere durch eine plane Oberfläche aus. Da eine mehrschichtige für das Trägersubstrat TS eingesetzte Keramik, insbesondere wenn sie großflächig ausgebildet ist, infolge eines Verzugs während des Sinterns eine unebene Oberfläche aufweisen kann, wird vorzugsweise der Metallrahmen MR mit einem Planarisierungs-Verfahren eingeebnet, um eine besonders plane Oberfläche zu erhalten. Die Höhe des Metallrahmens entspricht der Höhe der Bumps BU nach dem Verbinden von Trägersubstrat und MEMS-Chip, bei Studbumps also etwa 20 μm, bei Lot-Bumps etwa 50 μm. Es wird ein Aspektverhältnis von etwa eins oder weniger, eingestellt, so dass der Rahmen z. B. 20 μm bzw. 50 μm breit ist.
  • Zumindest auf Teilen der Oberfläche des Metallrahmens MR ist ein Verbindungsmittel VM in einer relativ zur Rahmenhöhe geringeren Schichtdicke aufgebracht. Das Verbindungsmittel ist ebenfall rahmenförmig strukturiert und zumindest im Bereich der Chipkante des MEMS-Chips angeordnet. Es kann aber auch den gesamten Metallrahmen bzw. dessen Oberfläche bedecken. Das Verbindungsmittel ist also so geformt, dass es mit dem Randbereich des MEMS-Chip beim Aufsetzen desselben in Kontakt treten kann.
  • In einem ersten Ausführungsbeispiel wird als Verbindungsmittel VM eine Polymer-Schicht beziehungsweise zu einem Polymer härtbare Schicht eingesetzt. Bevorzugt werden Reaktionsharze in einer vorgehärteten Modifikation eingesetzt, die ein einfaches Aufbringen und Strukturieren ermöglicht, deren Struktur noch eine gewisse Verformbarkeit aufweist. So ist das vorgehärtete Reaktionsharze ausreichend formbeständig, so dass es z. B. durch Aufdrucken strukturiert aufgebracht werden kann und dennoch kein unerwünschtes Verfliesen während der thermischen Beaufschlagung beim Verbinden von MEMS-Chip und Trägersubstrat auftritt. Möglich ist es jedoch auch, als Verbindungsmittel VM ein thermoplastisches Polymer großflächig aufzubringen und anschließend entsprechend zu strukturieren, z. B. in einem Photoprozess oder durch direkte Strukturierung mittels eines Lasers. Eine geeignete Schichtdicke für ein solches ein Polymer umfassendes Verbindungsmittel liegt bei 1–10 μm. Die Strukturierung der Polymer-Schicht erfolgt so, dass Teile des Metallrahmens MR frei bleiben und dann in einem späteren Schritt metallisiert werden können.
  • In einer Variante kann als Verbindungsmittel VM ein zum Herstellen einer Lot-Verbindung geeignetes Material, insbesondere ein Lot und beispielsweise eine Zinn-Schicht aufgebracht werden. Im Unterschied zur Variante mit einem polymerhaltigen Verbindungsmittel ist für die Variante mit dem Lot im Randbereich des MEMS-Chip MC eine entsprechende metallische Oberfläche am MEMS-Chip erforderlich, die zur Verbindung mit der Lot-Schicht geeignet ist. Dazu kann die Unterseite des MEMS-Chips MC eine zum Beispiel ebenfalls rahmenförmige, der Chipkante entlang verlaufende Metallisierung aufweisen, die z. B. in der Zusammensetzung und Dicke wie eine UBM (Under bump metalization) ausgebildet ist. Diese kann ein- oder mehrschichtig sein und weist eine lötbare Oberfläche, insbesondere eine Nickel- oder Gold-Oberfläche auf. Zur Herstellung der elektrischen Verbindung zwischen den elektrischen Kontakten auf dem MEMS-Chip und den Anschlussflächen auf dem Trägersubstrat sowie der mechanischen Verbindung zwischen Metallrahmen und MEMS-Chip kann das Einwirken eines ausreichenden thermischen Budgets erforderlich sein. Dieses wird in den beiden ein Verbindungsmittel nutzenden Varianten vorzugsweise über einen Reflow-Prozess zur Verfügung gestellt. Zusätzlich kann vor oder nach dem Reflow-Prozess oder gegebenenfalls gleichzeitig über ein Thermosonic-Verfahren eine Löt-Schweiß-Verbindung des als Stud-Bump ausgeführten Bumps BU mit der entsprechenden Anschlussfläche AF hergestellt werden. Für die Variante mit den Lot-Bumps BU' ist das Reflow-Verfahren ausreichend, um damit gleichzeitig sowohl die Bump-Verbindung als auch die Verbindung der Chipkante mit dem Metallrahmen über das Verbindungsmittel VM herzustellen.
  • 2 zeigt schematisch eine mögliche Strukturierung der Oberfläche des Trägersubstrat TS. Dieses ist vorzugsweise großflächig und beispielsweise als Wafer ausgebildet und weist eine Reihe von Einbauplätzen CA für MEMS-Chips auf. An jedem Einbauplatz sind eine Reihe von elektrischen Anschlussflächen in Form von lötbaren Metallisierungen vorgesehen, deren Anzahl und Anordnung vom MEMS-Chip MC abhängig ist und der Anordnung der elektrischen Kontakte K auf dem MEMS-Chip entspricht. Die Anschlussflächen AF eines jeden Einbauplatzes sind von einem Metallrahmen MR umgeben, der vorzugsweise der Form des MEMS-Chip MC bzw. dessen Außenkante folgt und hier beispielsweise rechteckig ausgebildet ist. Prinzipiell ist es jedoch auch möglich, dass entweder der MEMS-Chip MC von der rechteckigen Form abweicht oder der Metallrahmen nicht durchgehend der Chipkante des MEMS-Chips folgt und beispielsweise abgerundete „Ecken" aufweist. Jeder Chipeinbauplatz CA ist vom jeweils benachbarten durch eine virtuelle Trennlinie TL getrennt, entlang der später ein Vereinzeln der fertigen Bauelemente möglich ist. Möglich ist es auch, unterschiedliche MEMS-Chips MC in dem vorgeschlagenen Verfahren auf einem gemeinsamen Trägersubstrat TS aufzubringen In einer weiteren Variante des in 1 dargestellten Verfahrens ist es möglich, alternativ oder zusätzlich das Verbindungsmittel im Randbereich auf der Unterseite des MEMS-Chips aufzubringen. Eine ein Polymer umfassende oder zu einem Polymer härtbare Kunststoffschicht kann direkt auf dem Randbereich des MEMS-Chips aufgebracht sein, dessen Oberfläche einen Einkristall, ein Halbleitermaterial, ein Oxid, eine Metallisierung oder ein anderes Material umfasst. Ein Lot umfassendes Verbindungsmittel wird auf einer im Randbereich des MEMS-Chips vorgesehenen lötbaren Metallisierung aufgebracht.
  • Ein beispielhaftes als Verbindungsmittel einsetzbares Material ist BOB (Benzocyclobuten) welches thermisch zu einem Polymer aushärtbar ist. Dieses kann in einer Schichtdicke von beispielsweise 1 μm–5 μm aufgebracht werden. In einer Variante kann eine auf dem Randbereich des MEMS-Chips aufgebrachte BCB-Schicht mit einem weiteren Polymer, welches als Verbindungsmittel VM auf dem Metallrahmen aufgebracht ist und beispielsweise eine Dicke von zirka fünf μm aufweist, kombiniert werden.
  • Der Metallrahmen MR besteht vorzugsweise aus einem Material, welches einfach aufzubringen und insbesondere planarisierbar ist. Gut geeignet sind beispielsweise Cu oder Ni oder Au, welche ausreichend weich sind und gut mit einem Fräs-Verfahren eingeebnet werden können. Die Höhe des Metallrahmen MR ist vorzugsweise an die Höhe der Bumps nach der Herstellung der Bump-Verbindung angepasst. In die Höhenbemessung einbezogen ist dabei natürlich auch die Höhe der Schicht des Verbindungsmittels VM vor dem Verbinden einbezogen.
  • Die Breite des Rahmens ist so, dass eine ausreichende Toleranz beim Aufsetzen des MEMS-Chips auf den Rahmen eingehalten wird. Die Außenkante des Rahmens kann deckungsgleich mit der Außenkante des MEMS-Chips sein, ist vorzugsweise jedoch über die Außenkante des MEMS-Chip hin verlängert und umschließt somit eine größere Grundfläche als die Außenkante des MEMS-Chips. Eine gut geeignete typische Rahmenbreite liegt beispielsweise bei ca. 50 μm. Möglich ist es jedoch auch, die Breite des Metallrahmens nach dem herstellungsbedingt möglichen Aspektverhältnis auszuwählen, wobei jedoch Aspektverhältnisse von mehr als eins wegen mangelnder mechanischer Stabilität Nachteile aufweisen können.
  • 3 zeigt im schematischen Querschnitt eine weitere Variante, wie ein MEMS-Chip MC sicher und einfach mit dem Trägersubstrat TS verbunden werden kann. In dieser Variante sind die auf dem MEMS-Chip vorgefertigten Bumps BU nur noch als Stud-Bumps dargestellt, wobei in dieser wie auch in allen anderen Ausführungen natürlich auch Lot-Bumps geeignet sind, die darüber hinaus kostengünstiger herzustellen sind. Gegenüber der bisherigen Variante unterscheidet sich die in 3 dargestellte durch das im Randbereich des MEMS-Chips aufgebrachte und in Form eines metallischen Rahmens ausgebildete Verbindungsmittel VM. Dieser metallische Rahmen weist eine Oberfläche auf, die mit der Oberfläche des Metallrahmen MR verschweißbar ist, beispielsweise in einem Thermosonic-Verfahren.
  • Vorzugsweise ist der metallische Rahmen auf der Unterseite des MEMS-Chips relativ zur Breite des Metallrahmens MR schmal ausgebildet und weist beispielsweise einen Querschnitt von ca. 5 × 5 μm2 auf. Dies hat den Vorteil, das bei dem zum Herstellen der Verbindung eingesetzten Thermosonic-Verfahren die mittels Ultraschall eingebrachte mechanische Energie auf die geringe Fläche der metallischen rahmenförmigen Struktur, die hier als Verbindungsmittel VM dient, konzentriert wird. Damit lässt sich eine Verschweißung mit geringerer Kraft als mit einer größeren Kontaktfläche erzeugen.
  • Die Höhe der rahmenförmigen Struktur kann beliebig klein gewählt werden, wobei jedoch ausreichend Material vorhanden sein muss, um die gewünschte Reib-Schweiß-Verbindung mit dem Metallrahmen MR zu ermöglichen. Als Materialien für die metallische rahmenförmige und als Verbindungsmittel VM dienende Struktur sind Metalle, die die entsprechenden Oxidfreien Oberflächen zum Herstellen der Schweiß-Reib-Verbindung geeigneten Oberfläche aufweisen, insbesondere Kupfer, Nickel, Gold, Palladium oder Platin. Möglich ist es jedoch auch, die rahmenförmige metallische Struktur mehrschichtig auszubilden und beispielsweise ausschließlich die Oberfläche als löt- und schweißbare Oberfläche auszubilden, beispielsweise in Form einer dünnen Gold-Schicht.
  • Die metallische rahmenförmige Struktur wird insbesondere in einem galvanischen Prozess hergestellt, wobei eine Resist-Maske, in der die Struktur der rahmenförmigen Struktur ausgespart ist, eingesetzt wird. Über eine vorher aufgebrachte Grundmetallisierung kann mit dem galvanischen Verfahren ein Metall in der gewünschten Schichtdicke mit ausreichender Schichtdickengleichmäßigkeit abgeschieden werden. Gegenüber dem Metallrahmen ist die Planarität der rahmenförmigen Struktur auf der Chip-Unterseite durch die plane Unterseite des MEMS-Chips vorgegeben.
  • In 4 ist eine weitere Variante des vorgeschlagenen Verbindungsverfahren dargestellt, wobei auch hier wieder die beiden zu verbindenden Teilen noch getrennt voneinander dargestellt sind. In dieser Variante ist der MEMS-Chip mit der gleichen rahmenförmigen Struktur wie in 3 ausgestattet. Im Unterschied zu diesem Beispiel ist in 4 jedoch zusätzlich auf dem Metallrahmen MR eine im Vergleich zur rahmenförmigen Struktur weiche Schicht WS eines insbesondere metallischen Materials aufgebracht, beispielsweise eine Lot-Schicht. Diese besitzt eine relativ geringe Schichtdicke und weist eine größere Breite auf als die rahmenförmige Struktur auf dem MEMS-Chip. Diese Ausführung hat den Vorteil, dass beim Aufsetzen des MEMS-Chips auf den Metallrahmen und in der Folge eines auf den MEMS-Chip ausgeübten Drucks sich die rahmenförmige Struktur in die weiche Metallschicht WS eindrücken kann. Damit sind bezüglich der Planarität größere Toleranzen erlaubt, da sich eventuelle Höhenunterschiede durch tieferes oder weniger tiefes Eindrücken der rahmenförmigen Struktur in die weiche Metallschicht WS ausgleichen. Das Eindrücken wird z. B. bei einer Temperatur von 150–200° durchgeführt. Dies hat den Vorteil, dass sich beim späteren festen Verbinden und den dazu erforderlichen hohen Temperaturen dann kein unzulässiger Überdruck im eingeschlossenen Hohlraum mehr aufbauen kann.
  • Durch das Eindrücken der rahmenförmigen Struktur in die weiche Schicht wird auch ein inniger Kontakt zwischen den zu verbindenden Materialien hergestellt, der die endgültige Verbindung zwischen rahmenförmiger Struktur und Metallrahmen beziehungsweise darauf aufgebrachter weicher Metallschicht WS erleichtert. Ist die weiche Metallschicht als Lot-Schicht ausgebildet, wird eine Verlötung mit der rahmenförmigen Struktur erreicht. Eine anderweitig ausgewählte weiche Metallschicht WS kann mit der rahmenförmigen Struktur im Thermosonic-Verfahren verschweißt werden. Vorteilhaft kann die Dicke der Lotschicht so gewählt werden, dass sich bei ca. 275°C zumindest partiell eine nicht aufschmelzbare SnCu Legierung mit dem Rahmenmaterial ausbildet, die beim späteren Reflowlöten nicht mehr verfließt und so der Innenraum als permanent dichter Hohlraum verschlossen bleibt.
  • 5 zeigt eine weitere Variante im schematischen Querschnitt, bei der der Metallrahmen auf die Höhe einer Under-Bump-Metallisierung (UBM) reduziert ist. Die UBM kann mehrschichtig aufgebaut sein und beispielsweise eine Haftschicht und eine löt- oder bondbare Schicht beziehungsweise eine Schicht mit bond- oder lötbarer Oberfläche umfassen. Dementsprechend ist die Höhe des Metallrahmens MR in dieser Ausführung wesentlich geringer als die in den oben genannten Ausführungen.
  • Im Gegensatz dazu wird im Randbereich auf der Unterseite des MEMS-Chips MC eine entsprechend hohe und insbesondere aus Metall ausgebildete rahmenförmige Struktur RS erzeugt. Diese kann aus den wie oben beschriebenen Materialien bestehen. Wegen der größeren Höhe weist sie unter Einhaltung eines günstigen Aspektverhältnisses auch eine höhere Breite als die in den 3 und 4 beschriebenen Varianten auf. Diese Ausführung ist insbesondere dann von Vorteil, wenn ein planes oder nachträglich planarisiertes Trägersubstrat, z. B. wenn eine nachträglich planarisierte LTCC als Trägersubstrat verwendet wird. In diesem Fall ist es auch günstig, zusätzliche Stützstrukturen, so genannte Pillars auf der Unterseite der MEMS-Chips, die bereits von Haus aus eine plane Oberfläche aufweist, mit zu erzeugen. Pillars und rahmenförmige Struktur RS können dann beim Aufsetzen auf dem als UBM ausgebildeten Metallrahmen MR wegen der beidseitig planen Oberflächen bündig und mit minimalem Spalt aufliegen.
  • In einer Abwandlung dieses Verfahrens ist zumindest auf der Oberfläche des Metallrahmens MR oder der Oberfläche der rahmenförmigen Struktur RS eine dünne Zinn-Schicht aufgebracht, die ein Verlöten ermöglicht. Metallrahmen MR und Anschlussflächen AF können aus dem gleichen Material oder der gleichen Materialkombination gefertigt sein. Möglich ist es jedoch auch, für die Anschlussflächen AF ausschließlich eine UBM zu erzeugen, für den Metallrahmen MR dagegen eine UBM und eine darauf angeordnete Zinn-Schicht. Die UBM kann dann eine Sn oder SnAgCu Oberfläche aufweisen. In diesem Ausführungsbeispiel kann die Verbindungsbildung mittels eines Thermosonic-Verfahrens, eines Reflow-Prozesses oder durch eine Kombination beider Verfahren erfolgen. Weiterhin ist es möglich, die Pillars auf dem Trägersubstrat aufzubringen Lotschicht auf dem Metallrahmen vorzusehen. Auf den Pillars entsprechenden Kontaktflächen auf dem MEMS-Chip können dann ebenfalls Lotschichten aufgebracht werden. Lotschichten auf Metallrahmen und den Kontaktflächen können dann unterschiedlich gestalten werden, so dass bei Optimierung die entsprechenden thermischen Ausdehnungskoeffizienten normal zur Oberfläche des Trägersubstrats angepasst werden können. Möglich ist es auch, für die Verbindungsbildung am Metallrahmen ein anderes Lot zu verwenden als für die Herstellung der elektrischen Verbindung über die Pillars, die sich bezüglich Härte, Schmelzpunkt oder Festigkeit unterscheiden können.
  • Im Falle eines als verzinnte UBM ausgebildeten Metallrahmens entsteht dann mit der Cu umfassenden rahmenförmigen Struktur RS und gegebenenfalls den Pillars ein SnCu Lot durch die Cu-Grenzfläche des Pillars und/oder der UBM beim Reflowprozess.
  • 6 zeigt eine Anordnung vor dem Verbinden, die im Prinzip der in 3 bereits beschriebenen Anordnung ähnelt. Neben den Bumps BU zur elektrischen Verbindung umfasst diese Anordnung einen Metallrahmen MR auf dem Trägersubstrat TS sowie eine metallische rahmenförmige Struktur RS im Randbereich an der Unterseite des MEMS-Chips MC. Der Metallrahmen MR mit der Höhe h2 sowie die rahmenförmige Struktur RS mit der Höhe h1 können aus gleichen oder unterschiedlichen Materialien bestehen und die annähernd gleiche Höhe aufweisen. Die Materialien sind so ausgewählt, dass sie sich in einem Thermosonic-Verfahren verbinden lassen. Bevorzugtes Material ist dafür wiederum Kupfer, welches sich gut Planarisieren lässt und durch Versehen mit einer bondbaren Oberfläche beispielsweise aus Gold auch im Thermosonic-Verfahren mit einer ähnlichen Oberfläche verbindbar ist.
  • In einer Variante dieses Verfahrens wird auf die Metalloberfläche entweder des Metallrahmens oder der metallischen rahmenförmigen Struktur eine weitere Metallschicht oder eine Teilschicht erzeugt, in die kleinteilige Partikel harter Materialien wie beispielsweise Diamantkörner eingelagert sind. Auf dem Metallrahmen wird diese Schicht insbesondere nach der Planarisierung aufgebracht. Dann ist gewährleistet, dass diese harten feinteiligen Partikel teilweise aus der Oberfläche der Schicht oder Teilschicht herausragen, in die sie eingelagert sind. Beim Verbinden von Trägersubstrat und MEMS-Chip beziehungsweise beim Aufsetzen der rahmenförmigen Struktur auf den Metallrahmen können diese hervorstehenden harten Partikel sich nun in die jeweils gegenüberliegende metallische Oberfläche eindrücken. Auf diese Weise wird erreicht, dass eine gegebenenfalls gebildete Oxid-Schicht aufgebrochen beziehungsweise durchbohrt wird, wobei das darunter liegende Metall freigelegt wird und für einen Bondprozess zur Verfügung steht. Darüber hinaus sorgt dieses auch „Nano-Piercing" genannte Verfahren zu einer festeren Verbindung durch die gegenseitige Verschränkung über die sich einbohrenden harten Partikel.
  • Wenn Metallrahmen MR und rahmenförmige Struktur RS aus unterschiedlichen Materialien bestehen, so ist es von Vorteil, deren Höhen über dem Trägersubstrat beziehungsweise über dem MEMS-Chip in ein geeignetes Verhältnis zu setzen, um einen gewünschten thermischen Ausdehnungskoeffizienten zu erreichen. Optimal ist es, wenn der Verbund aus Metallrahmen und rahmenförmige Struktur in der Summe das gleiche thermische Ausdehnungsverhalten aufweist wie der Bump BU. Dies wird erreicht, wenn die entsprechenden Höhen und Ausdehnungskoeffizienten CTE in das folgende Verhältnis gesetzt werden: h2 × CTE(MR) + h1 × CTE(RS) = (h1 + h2) × CTE(BU)
  • Diese Bemessungsregel bezüglich der Ausdehnungskoeffizienten und der dementsprechend einzuhaltenden Höhen zur Erzeugung eines spannungsfreien Verbundes ist auch insbesondere bei Ausführungen nach 1 interessant, wenn das Verbindungsmittel einen stark von dem Bump-Material abweichenden Ausdehnungskoeffizienten aufweist. Dies ist insbesondere bei Polymeren der Fall, die einen gegenüber Metall zirka zehnfach erhöhten Ausdehnungskoeffizienten aufweisen. Dies kann nur mit einem entsprechend kleinen Verhältnis h1:h2 ausgeglichen werden.
  • 7 zeigt im Querschnitt eine Anordnung nach dem Verbinden von MEMS-Chip und Trägersubstrat. Die Bumps verbinden nun die elektrischen Kontakte K mit den Anschlussflächen AF, während zwischen MEMS-Chip und Trägersubstrat durch Metallrahmen und rahmenförmige Struktur RS abgedichtet ein Hohlraum HR erzeugt und umschlossen ist. Dies ist unabhängig von den gewählten Materialien für Metallrahmen, rahmenförmige Struktur oder gegebenenfalls Verbindungsmittel.
  • Insbesondere bei unterschiedlichen Materialien, die für MEMS-Chip MC und Trägersubstrat TS verwendet werden, kann es erforderlich sein, die mechanische Festigkeit der Verbindung in der Ebene (xy-Richtung) zu erhöhen, um ein Abscheren des MEMS-Chips in der Ebene zu verhindern. Dazu bieten sich prinzipiell zwei Möglichkeiten an, die zusätzlich auch miteinander kombiniert werden können.
  • 8 zeigt dazu im schematischen Querschnitt eine erste Möglichkeit, bei der eine ganzflächige Metallisierung auf der Rückseite von MEMS-Chip, Metallrahmen und Trägersubstrat vorgesehen wird. Diese Metallisierung, die in einer Stärke von beispielsweise 20 bis 50 μm aufgebracht werden kann, kann in einem zweistufigen Verfahren erzeugt werden. Dazu wird zunächst ganzflächig eine dünne Metallschicht über die Gasphase aufgebracht, beispielsweise in einem Sputter-Verfahren. Gut geeignet sind dazu Titan- und/oder Nickelhaltige Schichten. Die Verstärkung zur gewünschten Dicke kann dann in einem galvanischen Verfahren erfolgen. Hier erweist es sich als vorteilhaft, dass der unter dem MEMS-Chip eingeschlossene Hohlraum und die darin angeordneten Bauelementstrukturen des MEMS-Chips ausreichend dicht abgeschlossen sind, so dass weder beim Sputter-Verfahren noch im anschließenden galvanischen Prozess ein Eindringen von unerwünschten Materialien und insbesondere von Flüssigkeiten zu befürchten ist und damit eine Beschädigung der empfindlichen Bauelementstrukturen ausgeschlossen ist.
  • Mit der in 8 dargestellten ganzflächigen Metallisierung wird der MEMS-Chip in xy-Richtung stabilisiert und am Trägersubstrat fixiert. Auf diese Weise ist die Festigkeit der Verbindung erhöht und ein Ablösen oder eine Beschädigung der Verbindung praktisch unmöglich. Die Metallschicht GM kann beispielsweise im Wesentlichen Kupfer umfassen, welches im galvanischen Verfahren einfach aufzubringen ist. Als Passivierungsschicht ist es möglich, noch eine Nickel- oder Gold-Schicht aufzubringen, aber nicht erforderlich.
  • In einer weiteren Ausführung wird vor der Aufbringung der ganzflächigen Metallisierung zunächst eine Kunststofffolie über die gesamte Rückseite so aufgebracht, dass sie MEMS-Chip MC, Metallrahmen MR und Oberfläche des Trägersubstrats TS bedeckt. Anschließend wird zumindest im Bereich des Metallrahmens ein Teil der Kunststofffolie entfernt und dort der Metallrahmen frei gelegt. Vorzugsweise erfolgt die Freilegung entlang einer den MEMS-Chip umschließenden Linie. Wenn für die Kunststofffolie eine lichtempfindliche Folie verwendet wird, kann sie direkt mit Licht oder einem Laser strukturiert werden. Möglich ist jedoch auch eine Photostrukturierung mit Hilfe eines zusätzlich aufgebrachten Photolacks oder eine Freilegung allein über die thermische Einwirkung des Lasers. Anschließend kann wie oben beschrieben die ganzflächige Metallisierung aufgebracht werden, die dann im frei gelegten Bereich mit dem Metallrahmen abschließen kann und so ein hermetische Abdichtung ermöglicht.
  • Die Kunststofffolie kann direkt oder indirekt so strukturiert werden, dass gleichzeitig auch akustisch dämpfende Strukturen auf der Rückseite des MEMS-Chips entstehen. Ein z. B. regel- oder unregelmäßiges in die Kunststofffolie auf der Rückseite des MEMS-Chips strukturiertes Muster erzeugt bei der anschließenden Metallisierung ein entsprechendes Metallisierungsmuster, in das störende akustische Volumenwellen einkoppeln und sich dann dort totlaufen bzw. dort gedämpft werden. In der Kombination mit einer bis ca. 260°C Reflow-stabilen Kunststofffolie einer Dicke von 2 μm bis 20 μm bietet sich für diesen Zweck eine Metallisierungsdicke von ca. 10–30 μm an. Als Metall kann Cu oder Ni oder eine Schichtkombination aus Ni und Cu aufgebracht werden.
  • In 9 ist im Querschnitt ein weiteres Bauelement dargestellt, welches hier zusätzlich zu der ganzflächigen Metallisierung noch mit einer Kunststoffabdeckung GT abgedeckt ist. Diese kann mit einem Spritzverfahren, beispielsweise mittels Spritzguss oder durch Auftropfen von Reaktionsharz als Glob- Top-Masse aufgebracht sein. Diese Kunststoffumhüllung GT kann zusätzlich oder alternativ zur Metallisierung erzeugt sein. Die Kunststoffumhüllung kann in einer wesentlich höheren Dicke als die Metallschicht aufgebracht werden, beispielsweise in einer Dicke von 50 μm bis 500 μm.
  • Nach dem Verbinden von MEMS-Chip und Trägersubstrat, Metallisieren der Rückseite und/oder Abdeckung mit einer Kunststoffumhüllung sind die Fertigungsprozesse für die MEMS-Bauelemente beendet. Anschließend können die einzelnen Bauelemente, sofern mehrere auf einem großflächigen Trägersubstrat erzeugt sind, vereinzelt werden. Dies kann beispielsweise mittels Sägen entlang der in 2 dargestellten Trennungslinien TL erfolgen.
  • Möglich ist es jedoch auch, die Vereinzelung auch auf der Chipseite vorzunehmen, wenn mehrere auf einem MEMS-Wafer angeordnete MEMS-Chips auf Waferebene eingesetzt und eine Vielzahl auf einem Wafer realisierte MEMS-Chips daher gemeinsam auf die Vielzahl von Metallrahmen aufgesetzt und mit diesem verbunden werden. Die Vereinzelung der MEMS-Chips kann in einem DBG-Verfahren (Dicing before grinding) vorgenommen werden, bei dem im MEMS-Wafer zunächst (vor dem Aufsetzen auf das Trägersubstrat) von der Oberseite her (entspricht in montiertem Zustand der Unterseite) Einschnitte entlang der Trennlinien bis zu einer Tiefe vorgenommen werden, die der späteren gewünschten Schichtdicke des Chips entspricht. Anschließend wird der MEMS-Wafer von der Rückseite her abgeschliffen, bis die von der anderen Seite her vorgenommenen Einschnitte frei geschliffen sind und die Bauelemente so vereinzelt sind. Ein solche Chip-Vereinzelung wird dann vor dem Aufbringen der Metallschicht und/oder der Kunststoffabdeckung vorgenommen.
  • Die Erfindung ist nicht auf die in den Figuren und den Ausführungsbeispielen beschriebenen Varianten beschränkt. Vielmehr ist es möglich, einzelne Maßnahmen der Verbindungsverfahren miteinander zu kombinieren. Wichtig und vorteilhaft ist dabei jedoch stets, dass in einem gemeinsamen oder zwei kurz aufeinander folgenden ähnlichen Schritten sowohl die elektrische Verbindung als auch die Abdichtung des Hohlraums zwischen MEMS-Chip und Trägersubstrat erfolgt, die zumindest ausreichend dafür ist, dass das Bauelement über Folgeprozesse durch weitere Abdeckungen mit Metall und/oder Kunststoff weiter verkapselt werden kann.
    • TS
    Trägersubstrat
    MC
    MEMS Chip
    CA
    Einbauplatz
    AF
    elektrischer Anschlussflächen auf Trägersubstrat
    MR
    Metallrahmen auf TS
    RS
    Rahmenförmige Struktur auf MC
    AK
    Außenkontakte auf Trägersubstrat
    VM
    Verbindungsmittel
    BU
    Bump
    K
    Kontakt auf MEMS Chip
    TL
    Trennlinien
    hBU
    Höhe der Bumps
    h1
    Höhe der rahmenförmigen Struktur
    h2
    Höhe des Metallrahmens
    HR
    Hohlraum
    GT
    Kunststoffabdeckung
    GM
    Metallschicht
    WS
    weiche Schicht
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - WO 2005/102910 A1 [0004]

Claims (16)

  1. Verfahren zur Herstellung eines Packages für MEMS Bauelemente – bei dem auf einem großflächigen Trägersubstrat für jeden MEMS Chip ein Einbauplatz mit einer entsprechenden Anzahl elektrischer Anschlussflächen auf der Oberseite und mit diesen verbundener Außenkontakte auf der Unterseite vorgesehen wird, – bei dem pro Einbauplatz ein die Anschlussflächen umschließender Metallrahmen mit planer Oberfläche vorgesehen wird – bei dem ein MEMS Chip mit elektrischen Kontakten auf einer MEMS Strukturen tragenden Unterseite vorgesehen wird, – bei dem pro Einbauplatz je ein MEMS Chip so auf das Trägersubstrat aufgesetzt wird, dass er mit dem Randbereich seiner Unterseite auf dem Metallrahmen aufsitzt, – bei dem mittels eines Flip-Chip-Prozesses in einem Schritt sowohl die Kontakte über Bumps mit den Anschlussflächen als auch der Metallrahmen mit dem MEMS Chip verbunden werden, wobei sich zwischen MEMS Chip und Trägersubstrat ein geschlossener Hohlraum ausbildet.
  2. Verfahren nach Anspruch 1, bei dem vor dem Aufsetzen des MEMS Chips auf dem Metallrahmen und/oder auf einem Randbereich an der Unterseite des MEMS Chips ein Verbindungsmittel aufgebracht wird.
  3. Verfahren nach Anspruch 2, bei dem als Verbindungsmittel eine Polymerschicht aufgebracht wird, mit deren Hilfe der MEMS Chip und der Metallrahmen verklebt oder verschweißt werden.
  4. Verfahren nach Anspruch 2, bei dem als Verbindungsmittel eine Lotschicht aufgebracht wird.
  5. Verfahren nach einem der Ansprüche 1–4, – bei dem im Randbereich auf der Unterseite jedes MEMS Chips eine rahmenförmige Struktur aufgebracht wird und – bei dem der MEMS Chip mit der rahmenförmigen Struktur auf den Metallrahmen aufgesetzt wird – bei dem rahmenförmige Struktur und Metallrahmen direkt oder mit Hilfe eines Verbindungsmittels miteinander verbunden werden.
  6. Verfahren nach einem der Ansprüche 1–5, bei dem vor dem vor dem Aufsetzen des MEMS Chips Lot- oder Stud-Bumps auf den Kontakten des MEMS Chips erzeugt werden.
  7. Verfahren nach einem der Ansprüche 1–6, bei dem zum Verbinden von MEMS Chip und Trägersubstrat eine erste Lotschicht auf dem Metallrahmen (MR) und eine weitere Lotschicht auf den Kontakten (K) erzeugt wird, bei dem zusammen mit dem Metallrahmen über den Anschlussflächen (AF) auf dem Trägersubstrat (TS) Pillars erzeugt werden, bei dem die erste und die zweite Lotschicht zumindest in einem Parameter unterschiedlich ausgebildet sind, ausgewählt aus Lotmaterial und Dicke der Lotschicht.
  8. Verfahren nach einem der Ansprüche 1–7, bei dem zum Verbinden von MEMS Chip und Trägersubstrat ein Thermosonicverfahren eingesetzt wird.
  9. Verfahren nach einem der Ansprüche 1–8, bei dem vor oder während der Erzeugung der Verbindung MEMS Chip und Trägersubstrat mit Druck gegeneinander gedrückt werden.
  10. Verfahren nach einem der Ansprüche 1–9, bei dem nach dem Verbinden von MEMS Chip und Trägersubstrat ganzflächig auf freiliegende Oberflächen von Trägersubstrat, Metallrahmen, MEMS Chip und – wenn vorhanden – auf die rahmenförmige Struktur eine Metallisierung aufgebracht wird.
  11. Verfahren nach Anspruch 10, bei dem die Metallisierung zweistufig erzeugt wird, wobei zunächst eine Grundmetallisierung aufgesputtert und diese anschließend galvanisch oder stromlos verstärkt wird.
  12. Verfahren nach einem der Ansprüche 1–11, bei dem nach dem Verbinden von MEMS Chip und Trägersubstrat die so erzeugte Anordnung auf dem Trägersubstrat mit einer Kunststoffmasse vergossen oder umspritzt wird.
  13. Verfahren nach einem der Ansprüche 1–12, – bei dem der Metallrahmen im Wesentlichen aus Kupfer gefertigt wird, – bei dem der Metallrahmen vor dem Verbinden von MEMS Chip und Trägersubstrat durch Fräsen mit einer planen Oberfläche versehen wird.
  14. Verfahren nach Anspruch 13, bei dem die Oberfläche des Metallrahmens nach dem Fräsen passiviert und so gegen Korrosion geschützt wird.
  15. Verfahren nach einem der Ansprüche 1–14, – bei dem auf der MEMS Chip Unterseite eine rahmenförmige Struktur erzeugt wird, – bei dem auf die Oberfläche des Metallrahmens oder der rahmenförmigen Struktur Nanoteilchen aus einem Material aufgebracht werden, das eine größere Härte als der Metallrahmen und die rahmenförmige Struktur aufweist, – bei dem die Nanoteilchen beim Aufsetzen des MEMS Chips unter Druck in die rahmenförmige Struktur und/oder den Metallrahmen eingedrückt werden.
  16. Verfahren nach einem der Ansprüche 1–15, bei dem die MEMS Chips nach dem Verbinden mit dem Trägersubstrat entlang von Trennlinien, die zwischen den Einbauplätzen verlaufen, vereinzelt werden.
DE102007025992A 2007-06-04 2007-06-04 Verfahren zur Herstellung eines MEMS-Packages Withdrawn DE102007025992A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102007025992A DE102007025992A1 (de) 2007-06-04 2007-06-04 Verfahren zur Herstellung eines MEMS-Packages
PCT/EP2008/056787 WO2008148736A2 (de) 2007-06-04 2008-06-02 Verfahren zur herstellung eines mems-packages
JP2010510758A JP5450396B2 (ja) 2007-06-04 2008-06-02 Ｍｅｍｓパッケージの製造方法
US12/627,707 US8404516B2 (en) 2007-06-04 2009-11-30 Method for producing a MEMS package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007025992A DE102007025992A1 (de) 2007-06-04 2007-06-04 Verfahren zur Herstellung eines MEMS-Packages

Publications (1)

Publication Number Publication Date
DE102007025992A1 true DE102007025992A1 (de) 2008-12-11

Family

ID=39942019

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007025992A Withdrawn DE102007025992A1 (de) 2007-06-04 2007-06-04 Verfahren zur Herstellung eines MEMS-Packages

Country Status (4)

Country Link
US (1) US8404516B2 (de)
JP (1) JP5450396B2 (de)
DE (1) DE102007025992A1 (de)
WO (1) WO2008148736A2 (de)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012013416A1 (de) 2010-07-28 2012-02-02 Epcos Ag Modul und herstellungsverfahren
DE102010033551A1 (de) * 2010-08-05 2012-02-09 Epcos Ag Verfahren zur Herstellung einer Mehrzahl von elektronischen Bauelementen mit elektromagnetischer Schirmung und elektronisches Bauelement mit elektromagnetischer Schirmung
DE102011018296A1 (de) * 2010-08-25 2012-03-01 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
DE102010056431A1 (de) * 2010-12-28 2012-06-28 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
WO2012136544A1 (de) * 2011-04-08 2012-10-11 Epcos Ag Waferlevel-package und verfahren zur herstellung
DE102011112476A1 (de) * 2011-09-05 2013-03-07 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
DE102012223982A1 (de) * 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Verfahren zum Herstellen einer elektronischen Baugruppe
WO2015055609A1 (de) * 2013-10-15 2015-04-23 Continental Automotive Gmbh Sensorelement
DE102013224645A1 (de) * 2013-11-29 2015-06-03 Continental Teves Ag & Co. Ohg Verfahren zum Herstellen einer elektronischen Baugruppe
DE102015100757B3 (de) * 2015-01-20 2016-06-16 Epcos Ag Modul mit spannungsfrei befestigtem MEMS-Bauelement
US9386734B2 (en) 2010-08-05 2016-07-05 Epcos Ag Method for producing a plurality of electronic devices
DE102019103761A1 (de) * 2019-02-14 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines bauelements und bauelement
DE112020004850B4 (de) 2019-10-09 2023-08-10 Microchip Technology Inc. Gehäustes elektronisches die mit mikrokavität und verfahren zur bildung eines gehäusten elektronischen dies mit mikrokavität

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618620B2 (en) 2010-07-13 2013-12-31 Infineon Technologies Ag Pressure sensor package systems and methods
TW201250947A (en) * 2011-05-12 2012-12-16 Siliconware Precision Industries Co Ltd Package structure having a micromechanical electronic component and method of making same
JP5912048B2 (ja) * 2012-02-15 2016-04-27 アルプス電気株式会社 半導体素子の製造方法
KR20140023112A (ko) * 2012-08-17 2014-02-26 삼성전자주식회사 반도체 패키지를 포함하는 전자 장치 및 그 제조 방법
JP6179843B2 (ja) * 2012-12-04 2017-08-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 実装装置及び実装方法
US20150316937A1 (en) * 2013-01-28 2015-11-05 Shimadzu Corporation Gas pressure controller
US9343431B2 (en) 2013-07-10 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dam structure for enhancing joint yield in bonding processes
US9368458B2 (en) 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
CN104425419B (zh) * 2013-08-30 2017-11-03 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US9449934B2 (en) * 2013-12-04 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Solder joint structure for ball grid array in wafer level package
CN105084294A (zh) * 2014-04-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN107534741A (zh) * 2015-04-17 2018-01-02 奥林巴斯株式会社 摄像装置
US10141197B2 (en) * 2016-03-30 2018-11-27 Stmicroelectronics S.R.L. Thermosonically bonded connection for flip chip packages
KR101837514B1 (ko) * 2016-06-07 2018-03-14 주식회사 네패스 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
DE102017106055B4 (de) * 2017-03-21 2021-04-08 Tdk Corporation Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung
JP6992292B2 (ja) 2017-07-07 2022-01-13 コニカミノルタ株式会社 Ｍｅｍｓトランスデューサーの製造方法、ｍｅｍｓトランスデューサー、超音波探触子、および超音波診断装置
CN107706118A (zh) * 2017-09-07 2018-02-16 维沃移动通信有限公司 一种芯片封装方法及芯片封装结构
CN113819899B (zh) * 2021-11-22 2022-03-11 北京晨晶电子有限公司 异质集成表贴陀螺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0896427A2 (de) * 1997-08-05 1999-02-10 Nec Corporation Akustische Oberflächenwellenanordnung
DE10164494A1 (de) * 2001-12-28 2003-07-17 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE102004005668A1 (de) * 2004-02-05 2005-08-25 Epcos Ag Elektrisches Bauelement und Herstellungsverfahren
WO2005102910A1 (de) 2004-04-22 2005-11-03 Epcos Ag Verkapseltes elektrisches bauelement und verfahren zur herstellung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644205B2 (ja) * 1997-08-08 2005-04-27 株式会社デンソー 半導体装置及びその製造方法
US6613605B2 (en) * 1999-12-15 2003-09-02 Benedict G Pace Interconnection method entailing protuberances formed by melting metal over contact areas
US6627118B2 (en) * 2000-04-26 2003-09-30 Hitachi Metals, Ltd. Ni alloy particles and method for producing same, and anisotropic conductive film
US6630725B1 (en) * 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
JP2002280470A (ja) * 2001-03-22 2002-09-27 Aisin Seiki Co Ltd 半導体装置及びその製造方法
JP2004012668A (ja) * 2002-06-05 2004-01-15 Nippon Telegr & Teleph Corp <Ntt> 光スイッチ装置及びその製造方法
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US6806557B2 (en) * 2002-09-30 2004-10-19 Motorola, Inc. Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
US7170155B2 (en) * 2003-06-25 2007-01-30 Intel Corporation MEMS RF switch module including a vertical via
JP2005212016A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP4312631B2 (ja) * 2004-03-03 2009-08-12 三菱電機株式会社 ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子
US20060017324A1 (en) * 2004-07-21 2006-01-26 Advanced Powerline Technologies, Inc. Communications network using installed electrical power lines
US7061099B2 (en) * 2004-09-30 2006-06-13 Intel Corporation Microelectronic package having chamber sealed by material including one or more intermetallic compounds
US7807550B2 (en) * 2005-06-17 2010-10-05 Dalsa Semiconductor Inc. Method of making MEMS wafers
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0896427A2 (de) * 1997-08-05 1999-02-10 Nec Corporation Akustische Oberflächenwellenanordnung
DE10164494A1 (de) * 2001-12-28 2003-07-17 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE102004005668A1 (de) * 2004-02-05 2005-08-25 Epcos Ag Elektrisches Bauelement und Herstellungsverfahren
WO2005102910A1 (de) 2004-04-22 2005-11-03 Epcos Ag Verkapseltes elektrisches bauelement und verfahren zur herstellung

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012013416A1 (de) 2010-07-28 2012-02-02 Epcos Ag Modul und herstellungsverfahren
DE102010032506A1 (de) 2010-07-28 2012-02-02 Epcos Ag Modul und Herstellungsverfahren
US9253886B2 (en) 2010-07-28 2016-02-02 Epcos Ag Module and production method
DE102010033551A1 (de) * 2010-08-05 2012-02-09 Epcos Ag Verfahren zur Herstellung einer Mehrzahl von elektronischen Bauelementen mit elektromagnetischer Schirmung und elektronisches Bauelement mit elektromagnetischer Schirmung
US9386734B2 (en) 2010-08-05 2016-07-05 Epcos Ag Method for producing a plurality of electronic devices
DE102011018296A1 (de) * 2010-08-25 2012-03-01 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
US9382110B2 (en) 2010-08-25 2016-07-05 Epcos Ag Component and method for producing a component
DE102011018296B4 (de) 2010-08-25 2020-07-30 Snaptrack, Inc. Bauelement und Verfahren zum Herstellen eines Bauelements
DE102010056431A1 (de) * 2010-12-28 2012-06-28 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
US9006868B2 (en) 2010-12-28 2015-04-14 Epcos Ag Encapsulation of an MEMS component and a method for producing said component
DE102010056431B4 (de) * 2010-12-28 2012-09-27 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
WO2012089408A1 (de) * 2010-12-28 2012-07-05 Epcos Ag Verkapselung eines mems bauelements und dessen herstellungsverfahren
WO2012136544A1 (de) * 2011-04-08 2012-10-11 Epcos Ag Waferlevel-package und verfahren zur herstellung
US9647196B2 (en) 2011-04-08 2017-05-09 Snaptrack, Inc. Wafer-level package and method for production thereof
WO2013034394A1 (de) * 2011-09-05 2013-03-14 Epcos Ag Bauelement und verfahren zum herstellen eines bauelements
DE102011112476A1 (de) * 2011-09-05 2013-03-07 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
DE102012223982A1 (de) * 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Verfahren zum Herstellen einer elektronischen Baugruppe
US9961779B2 (en) 2012-12-20 2018-05-01 Continental Teves Ag & Co. Ohg Method for producing an electronic assembly
WO2015055609A1 (de) * 2013-10-15 2015-04-23 Continental Automotive Gmbh Sensorelement
US9574912B2 (en) * 2013-10-15 2017-02-21 Continental Automotive Gmbh Sensor element
US20160231146A1 (en) * 2013-10-15 2016-08-11 Continental Automotive Gmbh Sensor Element
DE102013224645A1 (de) * 2013-11-29 2015-06-03 Continental Teves Ag & Co. Ohg Verfahren zum Herstellen einer elektronischen Baugruppe
DE102015100757B3 (de) * 2015-01-20 2016-06-16 Epcos Ag Modul mit spannungsfrei befestigtem MEMS-Bauelement
US10351416B2 (en) 2015-01-20 2019-07-16 Tdk Corporation Module comprising a MEMS component mounted without subjecting same to stress
DE102019103761A1 (de) * 2019-02-14 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines bauelements und bauelement
DE112020004850B4 (de) 2019-10-09 2023-08-10 Microchip Technology Inc. Gehäustes elektronisches die mit mikrokavität und verfahren zur bildung eines gehäusten elektronischen dies mit mikrokavität

Also Published As

Publication number Publication date
WO2008148736A3 (de) 2009-04-02
US20100127377A1 (en) 2010-05-27
US8404516B2 (en) 2013-03-26
JP5450396B2 (ja) 2014-03-26
WO2008148736A2 (de) 2008-12-11
JP2010528881A (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
DE102007025992A1 (de) Verfahren zur Herstellung eines MEMS-Packages
DE102011016554B4 (de) Waferlevel-Package und Verfahren zur Herstellung
WO2007137568A1 (de) Flip-chip-bauelement und verfahren zur herstellung
DE102012104761B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE10253163B4 (de) Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE10003671A1 (de) Halbleiter-Bauelement
DE102012103759B4 (de) Verbindung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE10136743A1 (de) Verfahren zur hermetischen Verkapselung eines Bauelementes
DE102015118664B4 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE102005053842A1 (de) Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
WO2005102910A1 (de) Verkapseltes elektrisches bauelement und verfahren zur herstellung
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE102012100429A1 (de) Verfahren zur Montage eines Halbleiterchips auf einem Träger
DE102012104304B4 (de) Verfahren zum Herstellen von Halbleiterchips und Verfahren zum Herstellen eines Via in einem Halbleiter-Substrat
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102015214222A1 (de) Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP3300105B1 (de) Leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls
DE102014107714A1 (de) Mit einem Gehäuse versehene Halbleitervorrichtung
WO2017016957A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE10246101B4 (de) Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
DE102006033701B4 (de) Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
DE102013102857A1 (de) Klemmrahmen-Halbleitergehäuse und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R081 Change of applicant/patentee

Owner name: SNAPTRACK, INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee