JP2002280470A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】小型化及び製造を容易にできる半導体装置及び
その製造方法を提供する。 【解決手段】ヨーレートセンサ１は、シリコン基板２上
にセンシング部３を備え、センシング部３を囲むよう
に、封止用接合壁15が形成されている。封止用接合壁15
には、孔16が形成されている。封止用接合壁15の外側に
電極パッド７，10，13が設けられ、センシング部３の電
気信号が電極パッド７，10，13に取り出されるように構
成されている。封止用接合壁15の上面には、カバー部材
17が低融点ガラス19を介して接合されている。カバー部
材17の上部には蒸着層20が形成され、蒸着層20と同じ金
属で形成された蒸着封止部20ａにより孔16が真空封止さ
れ、真空チップパッケージ21を備えたヨーレートセンサ
１が構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロマシニン
グ技術を用いて作られる、例えばヨーレートセンサ等の
センサに使用される半導体装置及びその製造方法に関す
るものである。

【０００２】

【従来の技術】従来、ウエハから切り出されたセンサチ
ップを、金属、ガラス、セラミックス等で覆って真空状
態でパッケージングする真空チップパッケージがある。
これらは、パッケージに封止されるチップの大きさに対
して、数倍以上の大きなパッケージになっている。

【０００３】このパッケージを小型化する方法として、
特開平１１−１４２４３０号公報に開示されたものがあ
る。この方法は、ウエハ段階で図示しないチップ上にパ
イレックス（登録商標）ガラス基板５０が接合され、図
５（ａ）に示すように、その表面の一部にテーパ状のガ
ス抜き孔５０ａと、該ガス抜き孔５０ａと一部が重なる
窪み５０ｂとが形成されている。そして、半田合金製の
球形の封止材５１が窪み５０ｂに装填されている。な
お、図５（ａ）、（ｂ）は、パイレックス基板に設けら
れたガス抜き孔を拡大した模式図である。

【０００４】ガス抜き孔５０ａからパッケージ内部が真
空状態にされた後、封止材５１は窪み５０ｂに滞留され
た状態で溶融される。溶融された封止材５１は形を変え
て、図５（ｂ）に示すように、封止材５１の一部はガス
抜き孔５０ａに流動して硬化して封止栓５２となり、ガ
ス抜き孔５０ａが封止される。

【０００５】

【発明が解決しようとする課題】ところが、この方法で
は、封止材５１を載置するための特殊な形状の窪み５０
ｂを形成しなければならなかった。また、溶融された封
止材５１が流動して、ガス抜き孔５０ａを封止するが、
ガス抜き孔５０ａの封止が円滑に行われない場合があ
る。

【０００６】また、別の封止方法として、金属蒸着でガ
ス抜き孔５０ａを封止する方法も考えられるが、パイレ
ックスガラス基板５０の表面にガス抜き孔５０ａが形成
されているため、蒸着等を行う際には、蒸着物質がガス
抜き孔５０ａを通じてパッケージ内部に入る可能性があ
った。さらに、蒸着物質が金属で形成されている場合に
パッケージ内部に蒸着物質が入ると、センサ構造体をシ
ョートさせる原因となる。また、蒸着物質が非金属の場
合でも、パッケージ内で粒状等になり、センサ構造体の
可動部分に固着し、正常な動作を阻害する虞が予想され
る。

【０００７】また、この方法の場合、電極もセンサ構造
体とともにパッケージングされているため、電極の取り
出しが困難であった。本発明は前述した事情に鑑みてな
されたものであって、第１の目的は、小型化及び製造を
容易にできる半導体装置を提供することにある。また、
第２の目的は、その半導体装置の製造方法を提供するこ
とにある。

【０００８】

【課題を解決するための手段】前記第１の目的を達成す
るために、請求項１に記載の発明では、基板上にデバイ
スが形成され、前記基板とともに前記デバイスを収容す
る空間を形成するカバー部材を備え、前記空間を真空状
態で封止した真空チップパッケージを備えた半導体装置
において、基板上に形成された壁に孔を形成し、前記壁
の上にカバー部材を接合し、前記空間を真空状態にして
前記孔の外側を封止材で封止した。この発明によれば、
基板上に真空封止するための壁が形成され、前記壁とカ
バー部材とが接合されることにより、半導体装置は容易
に小型化される。また、孔の外側に形成された封止材で
孔が封止されることにより、簡単な構成となり、半導体
装置が容易に製造される。

【０００９】請求項２に記載の発明では、請求項１に記
載の発明において、前記孔の封止材に金属が使用され、
前記真空チップパッケージの外面に同じ金属の蒸着層が
形成されている。この発明によれば、真空チップパッケ
ージの外面が金属で覆われ、グランドをとることによ
り、半導体装置への外部からのノイズが防止される。ま
た、金属の蒸着層を真空チップパッケージの外面に形成
するための工程を増やす必要がなく、蒸着層と封止材と
を一つの工程で形成することが可能になる。

【００１０】前記第２の目的を達成するために、請求項
３に記載の発明では、基板上にデバイスが形成され、前
記基板とともに前記デバイスを収容する空間を形成する
カバー部材を備え、前記空間を真空状態で封止した真空
チップパッケージを備えた半導体装置の製造方法であっ
て、前記基板としてのウエハ上に前記デバイスを囲むよ
うに壁を形成し、前記壁に孔を形成し、前記壁の上にカ
バー部材を接合し、前記空間を真空状態にし、前記孔の
外側に蒸着により封止材を形成して該孔を封止し、各単
位毎にダイシングにより切断して半導体装置を形成す
る。この発明によれば、ウエハ上で多数の半導体装置
が、一度に形成されることにより、生産性が向上し、容
易に製造される。

【００１１】請求項４に記載の発明では、請求項３に記
載の発明において、前記孔の封止材に金属が使用され、
前記封止材の蒸着の際に前記真空チップパッケージの外
面に同じ金属の蒸着層が形成される。この発明によれ
ば、金属の蒸着層を真空チップパッケージの外面に形成
するための工程を増やす必要がなく、蒸着層と封止材と
が一つの工程で形成されることにより、生産性が向上す
る。

【００１２】

【発明の実施の形態】以下、本発明をヨーレートセンサ
に具体化した一実施の形態を図１〜図４に従って説明す
る。なお、図１（ａ）は、カバー部材を破断した状態を
示す模式平面図である。図１（ｂ）は、図１（ａ）のＡ
−Ａ線における模式断面図である。

【００１３】図１（ａ）に示すように、半導体装置とし
てのヨーレートセンサ１は、基板としてのシリコン基板
２上にセンサの核となるデバイスとしてのセンシング部
３を備え、センシング部３には、可動電極４ａ〜４ｄと
固定電極５ａ〜５ｄとが対向するように設けられてい
る。固定電極５ａ、５ｂは可動電極４ｂと近接した状態
で配置され、固定電極５ｃ、５ｄは可動電極４ｃと近接
した状態で配置されている。固定電極５ａ、５ｂにはア
ンカー部６が設けられ、アンカー部６と電極パッド７と
が、ポリシリコン配線８により電気的に接続されてい
る。同様に、固定電極５ｃ、５ｄにはアンカー部９が設
けられ、アンカー部９と電極パッド１０とが、ポリシリ
コン配線１１により電気的に接続されている。可動電極
４ａ〜４ｄは、アンカー部１２に接続され、アンカー部
１２と電極パッド１３とが、ポリシリコン配線１４によ
り電気的に接続されている。

【００１４】センシング部３を囲むように、壁としての
封止用接合壁１５が略正方形状に形成され、封止用接合
壁１５の一つの辺の中央付近には、封止用接合壁１５に
対して横孔となるように孔１６が形成されている。封止
用接合壁１５の外側に電極パッド７，１０，１３が設け
られ、各々アンカー部６，９，１２からの電気信号が電
極パッド７，１０，１３に取り出されるように構成され
ている。

【００１５】図１（ｂ）に示すように、封止用接合壁１
５の上面には、例えばセラミックスで形成されたカバー
部材１７が、接合材としての低融点ガラス１９を介して
接合されている。カバー部材１７の上部には、例えばア
ルミ等の金属の蒸着層２０が形成されている。孔１６の
外側には、蒸着層２０と同じ金属で形成された封止材と
しての蒸着封止部２０ａが形成され、蒸着封止部２０ａ
により孔１６が封止され、真空封止された真空チップパ
ッケージ２１を備えたヨーレートセンサ１が構成されて
いる。

【００１６】次に、ウエハ上に、一度に複数のヨーレー
トセンサ１を製造する方法を、図２〜図４に従って説明
する。なお、図２（ａ）は、ダイシング前のウエハ上の
複数の素子チップを示し、この実施の形態では、格子状
の１個の黒色部Ｓの素子チップが１個のヨーレートセン
サを構成している。また、図１（ａ），（ｂ）、図２
（ｂ），（ｃ）、図３（ａ）〜（ｅ）、図４（ａ）〜
（ｄ）では、１個分のヨーレートセンサを示している。
図３及び図４は、図１（ａ）のＡ−Ａ線に対応する模式
断面図である。また、図３及び図４における各部材間の
距離の比率は、分かりやすくするため、図１（ａ）にお
ける各部材間の距離の比率と異なって示している。

【００１７】まず、図３（ａ）に示すように、単層の単
結晶シリコン基板２上に、マスク用の窒化膜２２が成膜
される。その上に、配線用ポリシリコン層２３が形成さ
れ、さらにその上に、フォトリソグラフィー技術を用い
て図示しない第１レジスト膜が形成される。この場合、
配線用ポリシリコン層２３の上には配線を保護する目的
で配線保護膜を設けてもよい。そして、第１レジスト膜
を必要部位となる配線用ポリシリコン層２３の上にマス
クとして、不要部位の配線用ポリシリコン層２３が除去
され、その後、不要となった第１レジスト膜は除去され
る。そして、第１レジスト膜の除去後、犠牲層となる二
酸化シリコン（ＳｉＯ２）層２４が形成される。二酸化
シリコン層２４の上に、第２レジスト膜２５が形成さ
れ、第２レジスト膜２５をマスクとして、図３（ｂ）に
示すように、アンカー部を形成するための溝２４ａが複
数形成される。そして、不要となった第２レジスト膜２
５は除去される。

【００１８】次に、溝２４ａがポリシリコン層２７ａに
より埋められ、センシング部３と配線用ポリシリコン層
２３とを接合するためのアンカー部２６が形成される。
さらに、ポリシリコン層２７ｂにより、所定厚みを増し
た状態に形成される。その後、第３レジスト膜２８が形
成され、第３レジスト膜２８をマスクとして不純物が拡
散されてＮ型拡散層２９が形成され、図３（ｃ）の状態
となる。そして、その上にアルミ電極３０が形成され、
その後、第３レジスト膜２８は除去され、図３（ｄ）に
示す状態となる。

【００１９】次に、アルミ電極３０の上面とポリシリコ
ン層２７ｂの上面に、第４レジスト膜３１が形成され、
第４レジスト膜３１をマスクとして、不活性ガスにＡｒ
を用いたスパッタエッチング法により、図３（ｅ）に示
すように、ポリシリコン層２７（２７ａ，２７ｂ）が垂
直加工される。その後、犠牲層としての二酸化シリコン
層２４は、第４レジスト膜３１をマスクとして、ＢＨＦ
（バッファフッ酸）によるエッチングで除去される。そ
して、図４（ａ）に示すように、可動部分が自由振動可
能となり、アルミ電極３０は電極パッド７，１０とな
り、櫛歯状のセンシング部３及び封止用接合壁１５が形
成される。不要となった第４レジスト膜３１は除去され
る。なお、複数のアンカー部２６の所定位置のものが、
アンカー部６，９，１２を構成している。また、可動電
極４ａ〜４ｄ、固定電極５ａ〜５ｄ及びアンカー部６，
９，１２が、センシング部３を構成している。図４
（ａ）〜（ｄ）では、センシング部３の一部を構成する
固定電極５ａ〜５ｄ及びアンカー部６，９を示してい
る。

【００２０】次に、パッケージングのためのカバー部材
１７が用意される。図２（ｂ），（ｃ）に示すように、
カバー部材１７には、孔１６が形成された封止用接合壁
１５の一辺と対応する位置に長孔１８が形成されてい
る。なお、図２（ｂ）は、封止用接合壁１５の上部に接
合されたカバー部材１７の平面図を示している。また、
図２（ｃ）は、図２（ｂ）の状態における図１（ａ）の
Ａ−Ａ線断面に相当する断面を示している。

【００２１】カバー部材１７の封止用接合壁１５と対応
する位置には、接合材としての低融点ガラス１９が形成
され、図２（ｃ）及び図４（ｂ）に示すように、低融点
ガラス１９が形成されたカバー部材１７が、封止用接合
壁１５の上部に載置される。その後、外部からの加熱に
より低融点ガラスが溶融した状態となり、封止用接合壁
１５とカバー部材１７とが接合され、パッケージされる
空間３２が形成された（図４（ｂ）に示す）状態とな
る。

【００２２】カバー部材１７の接合後、孔１６と長孔１
８とを通じて空間３２が真空状態にされ、真空状態でカ
バー部材１７の上面に対して垂直方向から金属が蒸着さ
れる。そして、孔１６を塞ぐために必要な厚さ分の金属
が、長孔１８を通過して孔１６を塞ぐ位置に蒸着され、
図４（ｃ）に示すように、蒸着封止部２０ａが形成さ
れ、空間３２が真空封止された状態となる。この蒸着の
際に、カバー部材１７上にも蒸着封止部２０ａとほぼ同
じ厚み分の金属が蒸着され、蒸着層２０が形成される。
なお、電極パッド７，１０は、カバー部材１７に覆われ
ているので、蒸着層２０が電極パッド７，１０に形成さ
れることはなく、ショートすることもない。

【００２３】空間３２が真空封止された後、カバー部材
１７の電極パッド７，１０の上部と対応する位置が、第
１のダイシングにより除去され、図４（ｄ）に示すよう
に、真空チップパッケージ２１が形成される。その後、
図２（ａ）に示すように、シリコン基板２上に複数形成
されたヨーレートセンサ１が、通常のダイシングにより
個々のものに切り離され、真空チップパッケージ２１を
備えたヨーレートセンサ１が完成した状態となる。

【００２４】この実施の形態は、以下のような効果を有
する。 （１）真空チップパッケージ２１を形成するために、空
間３２のガスを排出する孔１６が、封止用接合壁１５に
対して横孔となるように形成されたことにより、孔１６
を封止する蒸着封止部２０ａの金属の蒸着の際に、金属
が空間３２に入るのを防止できる。

【００２５】（２）カバー部材１７の金属蒸着と同時
に、孔１６を封止する蒸着封止部２０ａが形成されるこ
とにより、真空チップパッケージ２１を封止でき、ヨー
レートセンサ１を容易に製造できる。

【００２６】（３）金属蒸着で真空チップパッケージ２
１の上面が金属で覆われ、グランドをとることにより、
ノイズを防止することができる。 （４）電極パッド７，１０が、真空チップパッケージ２
１の外部に形成されていることにより、電極パッド７，
１０と、例えば実装基板との電気的接続が簡単となる。

【００２７】（５）ウエハ段階で、真空チップパッケー
ジ２１を形成するための封止用接合壁１５やカバー部材
１７が接合されることにより、ヨーレートセンサ１を容
易に小型化できる。

【００２８】なお、実施の形態は上記に限らず、例えば
以下のように変更してもよい。 ・ヨーレートセンサ１に限らず、真空封止を使用する加
速度センサや角速度センサ等に適用してもよい。この場
合も、上記実施の形態と同様の効果が得られる。

【００２９】・エッチングの際のマスクとして使用され
ている窒化膜を、酸化膜に変更してもよい。 ・ドライエッチング法のスパッタエッチングを、他のド
ライエッチング法のプラズマエッチング法や反応性イオ
ンエッチング法に変更してもよい。

【００３０】・カバー部材１７はセラミックスに限ら
ず、低融点ガラス１９より高い融点を有するガラス材で
形成してもよい。このように構成した場合、封止用接合
壁１５と対応する位置に形成される低融点ガラス１９の
ためのカバー部材側の凸部を、容易に成形することがで
きる。従って、半導体装置を容易に製造できる。

【００３１】・カバー部材１７をガラス材で形成し、封
止用接合壁１５とカバー部材１７との接合方法を、陽極
接合に変更してもよい。このように構成した場合、接合
材を使用せず、ポリシリコンで形成された封止用接合壁
１５を陽極、カバー部材を陰極として、直流電圧を印加
すると同時に加熱することにより、封止用接合壁１５と
カバー部材１７とを容易に接合することができる。

【００３２】・カバー部材１７の上面に対して垂直方向
からのみ金属を蒸着する構成に限らず、孔１６を塞いだ
後、所定角度ずらして、封止用接合壁１５の孔１６が形
成されている側面に金属を蒸着するようにしてもよい。
このように構成した場合、このヨーレートセンサ１を、
例えばプリント基板等に実装した際に、容易にグランド
をとることができる。

【００３３】・真空チップパッケージ２１の形成後に、
カバー部材１７の電極パッド７，１０の上部と対応する
部分を第１のダイシングにより除去する構成に代えて、
エッチングで除去するようにしてもよい。

【００３４】・カバー部材１７の上部に形成されている
蒸着層２０を、形成しない構成に変更してもよい。この
場合、孔１６を塞ぐ位置と対応する位置にのみ、孔が設
けられたマスクを使用して蒸着を行う。従って、カバー
部材１７の上部の蒸着層２０が不要な場合にも、蒸着に
よる孔１６の封止を適用することができる。

【００３５】・蒸着物質は、金属に限らず樹脂に変更し
てもよい。このように構成した場合、ヨーレートセンサ
１の自重を低減させることができる。次に上記実施の形
態から把握できる技術的思想について、以下に記載す
る。

【００３６】（１）請求項１又は請求項３に記載の発明
において、前記孔の封止材は樹脂である。

【００３７】

【発明の効果】以上、詳述したように、請求項１〜請求
項４に記載の発明によれば、小型化及び製造を容易にで
きる。

【図面の簡単な説明】

【図１】（ａ）はヨーレートセンサのカバー部材を破断
した状態を示す模式平面図、（ｂ）は図１（ａ）のＡ−
Ａ線における模式断面図。

【図２】（ａ）はウエハ基板を示す模式平面図、（ｂ）
はカバー部材で覆われた状態を示す模式平面図、（ｃ）
は同じく模式断面図。

【図３】（ａ）〜（ｅ）は製造工程を示す模式断面図。

【図４】（ａ）〜（ｄ）は製造工程を示す模式断面図。

【図５】（ａ）は従来技術を示す模式断面図、（ｂ）は
同じく模式断面図。

【符号の説明】

１…半導体装置としてのヨーレートセンサ、２…基板と
してのシリコン基板、３…デバイスとしてのセンシング
部、１５…壁としての封止用接合壁、１６…孔、１７…
カバー部材、２０…蒸着層、２０ａ…封止材としての蒸
着封止部、２１…真空チップパッケージ、３２…空間。

Claims (4)

【特許請求の範囲】
1. 【請求項１】基板上にデバイスが形成され、前記基板と
   ともに前記デバイスを収容する空間を形成するカバー部
   材を備え、前記空間を真空状態で封止した真空チップパ
   ッケージを備えた半導体装置において、基板上に形成さ
   れた壁に孔を形成し、前記壁の上にカバー部材を接合
   し、前記空間を真空状態にして前記孔の外側を封止材で
   封止したことを特徴とする半導体装置。
2. 【請求項２】前記孔の封止材に金属が使用され、前記真
   空チップパッケージの外面に同じ金属の蒸着層が形成さ
   れていることを特徴とする請求項１に記載の半導体装
   置。
3. 【請求項３】基板上にデバイスが形成され、前記基板と
   ともに前記デバイスを収容する空間を形成するカバー部
   材を備え、前記空間を真空状態で封止した真空チップパ
   ッケージを備えた半導体装置の製造方法であって、前記
   基板としてのウエハ上に前記デバイスを囲むように壁を
   形成し、前記壁に孔を形成し、前記壁の上にカバー部材
   を接合し、前記空間を真空状態にし、前記孔の外側に蒸
   着により封止材を形成して該孔を封止し、各単位毎にダ
   イシングにより切断して半導体装置を形成することを特
   徴とする半導体装置の製造方法。
4. 【請求項４】前記孔の封止材に金属が使用され、前記封
   止材の蒸着の際に前記真空チップパッケージの外面に同
   じ金属の蒸着層が形成されることを特徴とする請求項３
   に記載の半導体装置の製造方法。