DE102014107714A1 - Mit einem Gehäuse versehene Halbleitervorrichtung - Google Patents

Mit einem Gehäuse versehene Halbleitervorrichtung Download PDF

Info

Publication number
DE102014107714A1
DE102014107714A1 DE201410107714 DE102014107714A DE102014107714A1 DE 102014107714 A1 DE102014107714 A1 DE 102014107714A1 DE 201410107714 DE201410107714 DE 201410107714 DE 102014107714 A DE102014107714 A DE 102014107714A DE 102014107714 A1 DE102014107714 A1 DE 102014107714A1
Authority
DE
Germany
Prior art keywords
contact
component
carrier
electrical component
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201410107714
Other languages
English (en)
Inventor
Khalil Hosseini
Joachim Mahler
Georg Meyer-Berg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014107714A1 publication Critical patent/DE102014107714A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es ist eine mit einem Gehäuse versehene Vorrichtung offenbart, welche Folgendes umfasst: einen Träger mit einem ersten Trägerkontakt, eine erste elektrische Komponente mit einer ersten oberen Fläche und einer ersten unteren Fläche, wobei die erste elektrische Komponente einen auf der ersten oberen Fläche angeordneten ersten Komponentenkontakt umfasst und die erste untere Fläche mit dem Träger verbunden ist, ein eingebettetes System mit einer zweiten elektrischen Komponente mit einer zweiten oberen Fläche, einem Zwischenverbindungselement und einem ersten Verbindungselement, wobei das eingebettete System eine untere Systemfläche aufweist, die untere Systemfläche einen ersten Systemkontakt aufweist, die zweite obere Fläche einen ersten Komponentenkontakt aufweist und der erste Systemkontakt durch das Zwischenverbindungselement mit dem ersten Komponentenkontakt verbunden ist und der erste Komponentenkontakt der zweiten elektrischen Komponente durch das erste Verbindungselement mit dem ersten Trägerkontakt verbunden ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine mit einem Gehäuse versehene Vorrichtung und eine mit einem Gehäuse versehene Halbleitervorrichtung.
  • HINTERGRUND
  • Die Notwendigkeit des Bereitstellens kleinerer, dünnerer, leichterer und kostengünstigerer elektronischer Systeme mit einem verringerten Leistungsverbrauch, einer verschiedenartigeren Funktionalität und einer verbesserten Zuverlässigkeit hat einen Strom technologischer Innovationen auf allen beteiligten technischen Gebieten getrieben. Dies gilt sicherlich auch für die Bereiche der Montage und der Verpackung, welche schützende Gehäuse vor mechanischen und thermischen äußeren Einflüssen sowie vor einer chemischen oder strahlungsinduzierten Beschädigung bereitstellen.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die anliegende Zeichnung ist eingeschlossen, um ein weitergehendes Verständnis der Ausführungsformen bereitzustellen, und sie ist in diese Patentschrift aufgenommen und bildet einen Teil von dieser. Die Zeichnung erläutert Ausführungsformen, und sie dient zusammen mit der Beschreibung dazu, Grundgedanken von Ausführungsformen zu erklären. Andere Ausführungsformen und viele der vorgesehenen Vorteile von Ausführungsformen werden leicht erkannt werden, wenn sie anhand der folgenden detaillierten Beschreibung besser verständlich werden. Die Elemente der Zeichnung sind nicht notwendigerweise maßstabsgerecht zueinander. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • Die 1a–1c zeigen eine Draufsicht und Schnittansichten quer zu den Linien X’-X’ und Y’-Y’ einer Ausführungsform davon, wie eine mit einem Gehäuse versehene Vorrichtung zu verbinden ist, die eine erste Vorrichtung mit einer laminierten Gehäuseklemme, welche eine zweite elektrische Vorrichtung einbettet, umfasst;
  • die 2a–2c zeigen eine Draufsicht und Schnittansichten quer zu den Linien X’-X’ und Y’-Y’ einer anderen Ausführungsform einer Halbbrückenschaltung, welche zwei Halbleitervorrichtungen umfasst, die durch die mehrfunktionelle Kontaktklemme verbunden sind, und
  • 3 zeigt eine Schnittansicht einer anderen Ausführungsform einer mit einem Gehäuse versehenen Vorrichtung, die durch die mehrfunktionelle Kontaktklemme direkt mit einer Leiterplatte verbunden ist.
  • DETAILLIERTE BESCHREIBUNG
  • Die Aspekte und Ausführungsformen werden nun mit Bezug auf die Zeichnung beschrieben. In der folgenden Beschreibung sind für die Zwecke der Erklärung zahlreiche spezifische Einzelheiten dargelegt, um ein gründlicheres Verständnis eines oder mehrerer Aspekte der Ausführungsformen bereitzustellen. Es sei bemerkt, dass auch andere Ausführungsformen verwendet werden können und dass strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Es sei ferner bemerkt, dass die Zeichnung nicht maßstabsgerecht oder nicht notwendigerweise maßstabsgerecht ist.
  • In der folgenden detaillierten Beschreibung wird auf die anliegende Zeichnung Bezug genommen, die einen Teil davon bildet und worin zur Veranschaulichung spezifische Ausführungsformen dargestellt sind, in denen die Erfindung verwirklicht werden kann. Fachleuten kann es jedoch offensichtlich sein, dass ein oder mehrere Aspekte der Ausführungsformen mit einem geringeren Maß an spezifischen Einzelheiten verwirklicht werden können. In anderen Fällen sind bekannte Strukturen und Elemente in schematischer Form dargestellt, um die Beschreibung von einem oder mehreren Aspekten der Ausführungsformen zu erleichtern. In dieser Hinsicht wird Richtungsterminologie, wie "oben", "unten", "links", "rechts", "obere", "untere" usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, wird die Richtungsterminologie für Erläuterungszwecke verwendet und ist in keiner Weise einschränkend. Es ist zu verstehen, dass andere Ausführungsformen verwendet werden können und dass strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in einschränkendem Sinne auszulegen, und der Schutzumfang der vorliegenden Erfindung ist durch die anliegenden Ansprüche definiert.
  • Wenngleich zusätzlich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform mit Bezug auf nur eine von mehreren Implementationen offenbart werden kann, kann dieses Merkmal oder dieser Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementationen kombiniert werden, wie es für eine gegebene oder bestimmte Anwendung gewünscht und vorteilhaft sein kann, sofern nichts anderes spezifisch erwähnt wird oder sofern dies technisch beschränkt ist. Ferner sollen in dem Maße, dass die Begriffe "aufweisen", "haben", "mit" oder andere Varianten davon entweder in der detaillierten Beschreibung oder in den Ansprüchen verwendet werden, diese Begriffe ähnlich dem Begriff "umfassen" als einschließend verstanden werden. Die Begriffe "gekoppelt" und "verbunden" können zusammen mit Ableitungen davon verwendet werden. Es sei bemerkt, dass diese Begriffe verwendet werden können, um anzugeben, dass zwei Elemente unabhängig davon, ob sie in direktem physikalischen oder elektrischen Kontakt sind oder nicht, zusammenwirken oder miteinander wechselwirken, wobei zwischenstehende Elemente oder Schichten zwischen den "gebondeten", "befestigten" oder "verbundenen" Elementen bereitgestellt werden können. Auch ist der Begriff "als Beispiel dienend" lediglich als ein Beispiel gemeint und nicht als die beste oder optimale Form. Die folgende detaillierte Beschreibung ist daher nicht in einschränkendem Sinne zu verstehen, und der Schutzumfang der vorliegenden Erfindung ist durch die anliegenden Ansprüche definiert.
  • Der nachstehend weiter beschriebene Halbleiterchip (die nachstehend weiter beschriebenen Halbleiterchips) kann (können) von verschiedenen Typen sein, durch verschiedene Technologien hergestellt werden und beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen und/oder passive Elemente, logische integrierte Schaltungen, Steuerschaltungen, Mikroprozessoren, Speichervorrichtungen usw. aufweisen.
  • Die Ausführungsformen eines Chipmoduls können verschiedene Typen von Halbleiterchips oder in die Halbleiterchips aufgenommenen Schaltungen verwenden, darunter AC/DC- oder DC/DC-Wandlerschaltungen, Leistungs-MOS-Transistoren, Leistungs-Schottky-Dioden, JFETs (Sperrschicht-Gate-Feldeffekttransistoren), Leistungsbipolartransistoren, logische integrierte Schaltungen, analoge integrierte Schaltungen, integrierte Mischsignalschaltungen, Sensorschaltungen, MEMS (mikroelektromechanische Systeme), integrierte Leistungsschaltungen, Chips mit integrierten passiven Elementen usw. Die Ausführungsformen können auch Halbleiterchips verwenden, die MOS-Transistorstrukturen oder vertikale Transistorstrukturen umfassen, wie beispielsweise IGBT(Bipolartransistor mit isoliertem Gate)-Strukturen oder im Allgemeinen Transistorstrukturen, bei denen wenigstens eine elektrische Kontaktstelle auf einer ersten Hauptfläche des Halbleiterchips angeordnet ist und wenigstens eine andere elektrische Kontaktstelle auf einer zweiten Hauptfläche des Halbleiterchips, die der ersten Hauptfläche des Halbleiterchips entgegengesetzt ist, angeordnet ist. Überdies können die Ausführungsformen von Isolationsmaterialien beispielsweise für das Bereitstellen von Isolationsschichten in verschiedenen Typen von Gehäusen und zur Isolation für elektrische Schaltungen und Komponenten und/oder zum Bereitstellen von Isolationsschichten in verschiedenen Typen von Halbleiterchips oder -schaltungen, die in Halbleiterchips aufgenommen sind, einschließlich der vorstehend erwähnten Halbleiterchips und Schaltungen, verwendet werden.
  • Der Halbleiterchip (die Halbleiterchips) kann (können) aus einem spezifischen Halbleitermaterial, beispielsweise Si, SiC, SiGe, GaN, GaAs, hergestellt werden und können andernfalls anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie beispielsweise Isolatoren, Kunststoffe oder Metalle.
  • Der hier betrachtete Halbleiterchip (die hier betrachteten Halbleiterchips) kann (können) dünn sein. Um eine Handhabung oder Manipulation des Halbleiterchips zu ermöglichen, beispielsweise die Handhabung/Manipulation, die für das Verpakken, eWLP (eingebettetes Verpacken auf der Waferebene) oder die Halbleitervorrichtungsmontage erforderlich ist, kann der Halbleiterchip Teil eines zusammengesetzten Chips sein. Ein zusammengesetzter Chip kann den Halbleiterchip und einen am Halbleiterchip befestigten Verstärkungschip umfassen. Der Verstärkungschip erhöht die Stabilität und/oder Stärke des zusammengesetzten Chips, um ihn handhabbar zu machen.
  • Die nachstehend beschriebenen Vorrichtungen können einen oder mehrere Halbleiterchips aufweisen. Beispielsweise können ein oder mehrere Halbleiterleistungschips aufgenommen werden. Ferner können ein oder mehrere logische integrierte Schaltungen in die Vorrichtungen aufgenommen werden. Die logischen integrierten Schaltungen können dafür ausgelegt werden, die integrierten Schaltungen anderer Halbleiterchips, beispielsweise die integrierten Schaltungen von Leistungshalbleiterchips, zu steuern. Die logischen integrierten Schaltungen können in Logikchips implementiert werden.
  • Der Halbleiterchip (die Halbleiterchips) kann (können) Kontaktstellen (oder Elektroden) aufweisen, die es ermöglichen, dass elektrischer Kontakt mit den integrierten Schaltungen hergestellt wird, die im Halbleiterchip (in den Halbleiterchips) enthalten sind. Die Elektroden können alle auf nur einer Hauptfläche des Halbleiterchips (der Halbleiterchips) oder auf beiden Hauptflächen des Halbleiterchips (der Halbleiterchips) angeordnet werden. Sie können eine oder mehrere Elektrodenmetallschichten aufweisen, die auf das Halbleitermaterial des Halbleiterchips (der Halbleiterchips) aufgebracht werden. Die Elektrodenmetallschichten können mit einer beliebigen gewünschten geometrischen Form und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Beispielsweise können sie ein Material umfassen oder aus einem Material hergestellt werden, das aus der Gruppe von Cu, Ni, NiSn, Au, Ag, Pt, Pd, einer Legierung von einem oder mehreren dieser Metalle, einem elektrisch leitenden organischen Material oder einem elektrisch leitenden Halbleitermaterial ausgewählt ist.
  • Der Halbleiterchip (die Halbleiterchips) kann (können) an einen Träger gebondet sein. Der Träger kann ein für das Verpakken verwendeter (permanenter) Vorrichtungsträger sein. Der Träger kann eine beliebige Materialart umfassen oder daraus bestehen, wie beispielsweise ein keramisches oder metallisches Material, Kupfer oder eine Kupferlegierung oder eine Eisen-/Nickellegierung. Der Träger kann mechanisch und elektrisch mit einem Kontaktelement des Halbleiterchips (der Halbleiterchips) verbunden werden. Der Halbleiterchip (die Halbleiterchips) kann (können) durch eines oder mehrere von Wiederaufschmelzlöten, Vakuumlöten, Diffusionslöten oder Ankleben durch einen leitenden Klebstoff mit dem Träger verbunden werden. Falls das Diffusionslöten als die Verbindungstechnologie zwischen dem Halbleiterchip (den Halbleiterchips) und dem Träger verwendet wird, können Lötmaterialien verwendet werden, die infolge von Grenzflächendiffusionsprozessen nach dem Lötprozess zu intermetallischen Phasen an der Grenzfläche zwischen dem Halbleiter und dem Träger führen. Im Fall von Kupfer- oder Eisen/Nickel-Trägern ist es daher erwünscht, Lötmaterialien zu verwenden, die AuSn, AgSn, CuSn, AgIn, AuIn oder CuIn umfassen oder daraus bestehen. Falls der Halbleiterchip (die Halbleiterchips) alternativ an den Träger anzukleben ist (sind), können leitende Klebstoffe verwendet werden. Die Klebstoffe können beispielsweise auf Epoxidharzen beruhen, die mit Gold-, Silber-, Nickel- oder Kupferteilchen angereichert werden können, um ihre elektrische Leitfähigkeit zu verbessern.
  • Die Kontaktelemente des Halbleiterchips (der Halbleiterchips) können eine Diffusionsbarriere umfassen. Die Diffusionsbarriere verhindert im Fall eines Diffusionslötens, dass das Lötmaterial vom Träger in den Halbleiterchip (die Halbleiterchips) diffundiert. Eine dünne Titanschicht auf dem Kontaktelement kann beispielsweise eine solche Diffusionsbarriere bewirken.
  • Das Bonden des Halbleiterchips (der Halbleiterchips) an den Träger kann beispielsweise durch Löten, Kleben oder Sintern erfolgen. In dem Fall, dass der Halbleiterchip (die Halbleiterchips) durch Löten befestigt wird (werden), kann ein weiches Lötmaterial oder insbesondere ein Lötmaterial, das in der Lage ist, Diffusionslötbindungen zu bilden, verwendet werden, wie ein Lötmaterial, das eines oder mehrere Metallmaterialien umfasst, die aus der Gruppe Sn, SnAg, SnAu, SnCu, In, InAg, InCu und InAu ausgewählt sind.
  • Der Halbleiterchip (die Halbleiterchips) kann (können) mit einem Verkapselungsmaterial bedeckt werden, um in eine Verkapselung (einen künstlichen Wafer) für die eWLP-Verarbeitung oder nach dem Bonden an einen Vorrichtungsträger (ein Substrat) eingebettet zu werden. Das Verkapselungsmaterial kann elektrisch isolierend sein. Das Verkapselungsmaterial kann ein beliebiges geeignetes Kunststoff- oder Polymermaterial umfassen oder daraus hergestellt sein, wie beispielsweise einem thermoplastischen oder thermisch aushärtenden Material oder Laminat (Prepreg), und es kann Füllmaterialien enthalten. Verschiedene Techniken können verwendet werden, um den Halbleiterchip (die Halbleiterchips) mit dem Verkapselungsmaterial zu verkapseln, wie Kompressionsformen, Spritzgießen, Pulverformen, Flüssigformen oder Lamination. Wärme und/oder Druck können verwendet werden, um das Verkapselungsmaterial anzuwenden.
  • Gemäß mehreren Ausführungsformen werden Schichten oder Schichtstapel aufeinander aufgebracht, oder es werden Materialien auf Schichten aufgebracht oder darauf abgeschieden. Es sei bemerkt, dass solche Begriffe wie "aufgebracht" oder "abgeschieden" buchstäblich alle Arten und Techniken für das Aufbringen von Schichten aufeinander abdecken sollen. Insbesondere sollen sie Techniken, bei denen Schichten auf einmal insgesamt aufgebracht werden, wie beispielsweise Laminiertechniken, sowie Techniken, bei denen Schichten in sequenzieller Weise abgeschieden werden, wie beispielsweise Sputtern, Plattieren, Formen, CVD usw., abdecken.
  • Die Herstellung und Verwendung der gegenwärtig bevorzugten Ausführungsformen werden nachstehend detailliert erörtert. Es ist jedoch zu verstehen, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in einer großen Vielzahl spezifischer Zusammenhänge verwirklicht werden können. Die erörterten spezifischen Ausführungsformen erläutern lediglich spezifische Arten zur Herstellung und Verwendung der Erfindung und schränken den Schutzumfang der Erfindung nicht ein.
  • Ausführungsformen der vorliegenden Erfindung werden in einem spezifischen Zusammenhang beschrieben, nämlich als eine mit einem Gehäuse versehene Halbbrückenschaltung, die zwei Leistungshalbleitertransistoren umfasst. Ausführungsformen der vorliegenden Erfindung können jedoch auch auf andere Vorrichtungstypen von Schaltungen und Vorrichtungen angewendet werden.
  • Eine Ausführungsform der Erfindung sieht ein laminiertes Gehäuse als ein elektrisches Verbindungselement zwischen einem Komponentenkontakt einer ersten elektrischen Komponente und einem Trägerkontakt eines Trägers vor. Eine zweite Komponente kann in das laminierte Gehäuse eingebettet sein. Ein Gehäusekontakt des laminierten Gehäuses kann über ein Verbindungselement mit einem weiteren Trägerkontakt verbunden sein. Gemäß einer Ausführungsform umfasst das laminierte Gehäuse ein Prepreg-Material. Ein Vorteil von Ausführungsformen der Erfindung ist eine weitere Verringerung der Gehäusegröße und der Aufstellgröße. Ein anderer Vorteil ist eine weitere Verringerung der gesamten elektrischen Weglängen von Zwischenverbindungen, weil längere Zwischenverbindungen kapazitive Verluste, induktive Verluste, einen höheren Leistungsverbrauch und Signallatenzen hervorrufen können.
  • Die 1a–1c zeigen eine Ausführungsform eines eingebetteten Systems 100 in einer Stufe, in der es an der Komponentenvorrichtung (nicht dargestellt) angebracht wird.
  • Gemäß dieser Ausführungsform kann das eingebettete System 100 ein Komponentengehäuse 130 und das Komponentengehäuse 130 ein Laminat 170 als Verkapselungsmaterial umfassen. Das Laminat 170 kann abwechselnde Schichten von leitenden und nicht leitenden (isolierenden) Materialien umfassen. Das isolierende Material kann ein Prepreg umfassen, das ein poröser Glasfaserfilm sein kann. Das Prepreg kann mit Bisphenol-A-Harz und Härterkomponenten imprägniert sein. Die leitenden Materialien können Metalle oder Metalllegierungen umfassen. Beispielsweise können die leitenden Materialien Kupfer (Cu) oder Aluminium (Al) sein.
  • Das Laminat 170 kann mehrere Materialschichten umfassen. Beispielsweise kann ein Laminat leitende (die leitende Wege und Bahnen umfassen) und nicht leitende Schichten umfassen und kann ein Polymermaterial (Polymermaterialien) umfassen, das mit Glas oder Kohlenfasern verstärkt sein kann und manchmal zusätzlich mit anorganischen Teilchen, wie SiO2, Al2O3 oder ähnlichen Materialien gefüllt sein kann. Jede Schicht kann eine Dicke von etwa 10 µm bis etwa 1000 µm aufweisen. Alternativ kann das Komponentengehäuse 130 andere Verkapselungsmaterialien umfassen.
  • Das Komponentengehäuse 130 umfasst eine elektrische Komponente 155, die beispielsweise ein Chip (oder Einzelchip) sein kann. Die Komponente 155 umfasst ein Substrat. Das Substrat kann ein Halbleitersubstrat, beispielsweise aus Silizium oder Germanium, sein, oder es kann ein Verbindungssubstrat, beispielsweise aus SiGe, GaAs, InP oder GaN, SiC oder alternativ aus anderen Materialien sein. Das Halbleitersubstrat kann aus einkristallinem Silizium bestehen oder ein Silizium-auf-Isolator(SOI)-Substrat sein. Eine oder mehrere Zwischenverbindungsmetallisierungsschichten können auf dem Substrat angeordnet sein. Eine Passivierungsschicht ist auf der oberen Fläche der Metallisierungsschichten angeordnet, wodurch Komponentenkontakte oder Komponentenkontaktstellen definiert sind. Die Passivierungsschicht kann beispielsweise SiN umfassen.
  • Der Chip 155 kann eine diskrete Vorrichtung in der Art einer einzelnen Halbleitervorrichtung oder einer integrierten Schaltung (IC) umfassen. Beispielsweise kann der Chip 155 eine Leistungshalbleitervorrichtung in der Art eines Bipolartransistors, eines Bipolartransistors mit isoliertem Gate (IGBT), eines Leistungs-MOSFETs, eines Thyristors oder einer Diode umfassen. Alternativ kann der Chip 155 eine Komponente beispielsweise in der Art eines Widerstands, einer Schutzvorrichtung, eines Kondensators, eines Sensors oder eines Detektors sein.
  • Die Komponente 155 weist einen ersten Komponentenkontakt oder eine erste Komponentenkontaktstelle auf, der oder die auf ihrer oberen Fläche angeordnet ist. Die Komponente 155 kann ferner einen zweiten Komponentenkontakt oder eine zweite Komponentenkontaktstelle auf der oberen Fläche umfassen. Die Komponente 155 kann schließlich einen dritten Komponentenkontakt oder eine dritte Komponentenkontaktstelle auf der oberen Fläche oder der unteren Fläche umfassen. Alternativ kann die Komponente 155 auf ihrer oberen und ihrer unteren Fläche andere und/oder verschiedenartige Kontaktstellenanordnungen aufweisen.
  • Das Komponentengehäuse 130 kann ein Verbindungselement 162 umfassen. Das Verbindungselement kann eine leitende Zwischenverbindung, eine Leiterbahn, eine leitende Umverteilungsschicht oder ein zweiter Träger sein. Das Komponentengehäuse 130 kann zweite Komponentengehäusekontakte 164, 166, 168 umfassen, die mit den Komponentenkontakten der Komponente 155 verbunden sind.
  • Gemäß einer Ausführungsform ist das Verbindungselement 162 ein Leiterrahmen. Der Leiterrahmen 162 kann Leiterrahmenkontaktstellen oder Zuleitungen und ein Komponentenbefestigungsgebiet 163 umfassen. Der Leiterrahmen 162 kann ein leitendes Material in der Art eines Metalls umfassen. Beispielsweise kann der Leiterrahmen 162 Kupfer und/oder Nickel umfassen. Der Leiterrahmen 162 kann ferner Leiterrahmenkontakte 162.1, 162.2, 162.3 und 162.4 umfassen. Das Laminatmaterial 170 kann auf dem Leiterrahmen 162 und der Komponente 155 abgeschieden werden, und es können anschließend Öffnungen im Laminatmaterial oberhalb der Leiterrahmenkontakte 162.1–162.4 und der oberen Fläche der Komponente 155 gebildet werden. Danach wird ein leitendes Material, beispielsweise durch elektrisches Plattieren oder nicht elektrisches Plattieren, in den Öffnungen abgeschieden. Auf diese Weise werden die zweiten Komponentengehäusekontakte 164, 166 und 168 gebildet.
  • Die Komponente 155 wird am Einzelchipbefestigungsbereich 163 am Leiterrahmen 162 befestigt. Beispielsweise wird die untere Fläche der Komponente 155 an der oberen Fläche des Leiterrahmens 162 befestigt. Die Komponente 155 wird mit einer Einzelchipbefestigungsverbindung befestigt. Beispielsweise wird die Hauptfläche der Komponente 155 unter Verwendung einer eutektischen Bindung oder einer Epoxidharzbindung an die obere Fläche des Leiterrahmens 162 gebondet. Alternativ wird die Hauptfläche der Komponente 155 unter Verwendung eines Klebebands, einer Lötpaste oder eines Lots an die obere Fläche des Leiterrahmens 162 gebondet, geklebt, durch Diffusionslöten gelötet oder durch eine Nanopaste damit verbunden. Abhängig von der spezifischen Konfiguration kann die Komponentenbefestigungsverbindung eine elektrische Verbindung oder eine isolierende Barriere sein.
  • Gemäß einer Ausführungsform ist die Komponente 155 ein Leistungshalbleiterschalter oder ein Transistor mit einem Drain-Kontakt und einem Gate-Kontakt an der oberen Fläche der Komponente 155 und dem Source-Kontakt an der unteren Fläche. Der Gate-Kontakt des Leistungshalbleiterschalters ist über eine Bahn im Laminat 170 mit dem Komponentengehäusekontakt 166 verbunden, der Drain-Kontakt des Leistungshalbleiterschalters ist über eine Bahn im Laminat 170 mit dem Komponentengehäusekontakt 164 verbunden, und der Source-Kontakt des Leistungshalbleiterschalters ist direkt mit dem Leiterrahmen 162 verbunden.
  • Die 2a–2c zeigen eine Ausführungsform einer mit einem Gehäuse versehenen elektrischen Vorrichtung 200. Die mit einem Gehäuse versehene elektrische Vorrichtung kann eine Halbbrückenschaltung sein. Die mit einem Gehäuse versehene elektrische Vorrichtung umfasst eine erste Komponente in der Art eines Leistungstransistorchips 230 und ein eingebettetes System 250 mit einer zweiten Komponente in der Art eines zweiten Leistungstransistorchips 255. Die erste Komponente 230 ist durch das eingebettete System 250 mechanisch und elektrisch mit einem Trägerkontakt 216 verbunden.
  • Die 2a–2c zeigen eine Ausführungsform eines Gehäuses 200 für eine elektrische Komponente (beispielsweise eine Halbbrückenschaltung). Die erste Komponente 230 des Gehäuses für eine elektrische Komponente umfasst einen ersten Kontakt in der Art eines Source-Kontakts 232 und einen zweiten Kontakt in der Art eines Gate-Kontakts 239 auf der oberen oder ersten Hauptfläche und einen dritten Komponentenkontakt in der Art des Drain-Kontakts 236 auf der der Hauptfläche entgegengesetzten unteren oder zweiten Hauptfläche. Der dritte Komponentenkontakt (beispielsweise der Drain-Kontakt) 236 ist über eine rückseitige Metallisierungsschicht (BSM-Schicht) 225 mechanisch und elektrisch mit einem Einzelchipbefestigungsgebiet 212 des Trägers in der Art eines metallischen Leiterrahmens 210 verbunden, der ferner Leiterrahmenkontakte 210.1, 210.2, 210.3 und 210.4 umfasst. Die BSM-Schicht 225 kann Sperrschichten in der Art von Cr-, Ti- oder Ta-Schichten, welche die erste Komponente 230 vor einer unerwünschten Metallatomdiffusion in die Komponente schützen, und eine Schicht (oder einen Stapel von Schichten) von Metallen, wie Au-, Ag- oder Cu-Schichten, die einen hohen Diffusionskoeffizienten in den metallischen Leiterrahmen 210 aufweisen können, umfassen. Der zweite Kontakt 239 ist über eine Bahn 284 im Laminat 270 des eingebetteten Systems 250 mit dem Trägerkontakt 219 (beispielsweise einer Zuleitung) verbunden.
  • Der erste Komponentenkontakt 232 der Komponente 230 ist durch das Verbindungselement 250 (eingebettetes System) mit dem Trägerkontakt 216 verbunden. Das Verbindungselement 250 umfasst eine zweite Komponente in der Art eines zweiten Leistungstransistorchips 255, ein Zwischenverbindungselement in der Art einer leitenden Zwischenverbindung 262, einer Leiterbahn, einer Umverteilungsschicht oder eines Leiterrahmens und ein Verkapselungsmaterial (beispielsweise Laminat) 270. Die zweite Komponente 255 umfasst einen ersten Kontakt 261 in der Art des Drain-Kontakts und einen zweiten Kontakt 263 in der Art des Gate-Kontakts auf der zweiten oberen Fläche der zweiten Komponente 255 und einen dritten Kontakt 265 in der Art des Source-Kontakts auf der zweiten unteren Fläche entgegengesetzt zur ersten Hauptfläche der zweiten Komponente 255. Das Zwischenverbindungselement 262 des eingebetteten Systems 250 stellt eine Mehrfachfunktionalität bereit.
  • Das Zwischenverbindungselement 262 ist elektrisch mit dem ersten Komponentenkontakt 232 (beispielsweise dem Source-Kontakt) der ersten Komponente 230 und dem dritten Kontakt 265 (beispielsweise dem Source-Kontakt) der zweiten Komponente 255 verbunden. Überdies stellt das Zwischenverbindungselement 262 eine leitende Verbindung zwischen den Komponentenkontakten 232, 265 und dem Trägerkontakt (beispielsweise Zuleitung) 216 bereit. Schließlich stellt das Zwischenverbindungselement 262 zusammen mit der Bahn 268 durch das Laminat 270 einen leitenden Weg zur oberen Fläche des eingebetteten Systems 250 her, wodurch eine Zwischenverbindungsroute zu externen Schaltungen bereitgestellt ist.
  • Der erste Komponentenkontakt 261 der zweiten Komponente 255 ist durch den Komponentengehäusekontakt 264 elektrisch mit dem Trägerkontakt (beispielsweise Zuleitung) 214 verbunden, und der zweite Komponentenkontakt 263 der zweiten Komponente 255 ist durch den Komponentengehäusekontakt 266 elektrisch mit dem Trägerkontakt (beispielsweise Zuleitung) 218 verbunden.
  • Das Gehäuse 200 für eine elektrische Komponente kann ferner eine Verkapselung (nicht dargestellt) umfassen. Die Verkapselung verkapselt die erste Komponente 230 mit einem Verkapselungsmaterial. Die Verkapselung kann ferner das Verbindungselement 250 (eingebettetes System) und den Träger 210 verkapseln (oder teilweise verkapseln).
  • Das Verkapselungsmaterial der Verkapselung kann eine Formverbindung oder ein Laminat sein. Gemäß einer Ausführungsform kann das Verkapselungsmaterial ein anderes Material als das Verkapselungsmaterial des eingebetteten Systems 250 sein. Beispielsweise kann das Verkapselungsmaterial des eingebetteten Systems 270 ein Laminat sein und kann das Verkapselungsmaterial der Verkapselung eine Formverbindung sein.
  • Das Verkapselungsmaterial der Verkapselung kann wärmehärtende Materialien, wie eine Epoxidharz-, Polyurethan- oder Polyacrylatverbindung, umfassen. Alternativ kann das Verkapselungsmaterial thermoplastische Materialien, wie Polysulfone, Polyphenylensulfide oder Polyetherimide, umfassen. Bei einem Beispiel kann die Verkapselung ein Polyimid in der Art eines Si-modifizierten Polyimids umfassen.
  • Weil das Gehäuse 200 für eine elektrische Komponente modulare Eigenschaften bereitstellen kann, sind mehrere erweiterte Konfigurationen möglich. Beispielsweise kann eine dritte Komponente auf dem Gehäuse 200 für eine elektrische Komponente angeordnet werden. Bei einem anderen Beispiel kann eine Wärmesenke auf der oberen Fläche des eingebetteten Gehäuses 250 angeordnet sein, was ein wirksames und verbessertes Wärmemanagement verspricht.
  • 3 zeigt eine Ausführungsform eines Komponentengehäuses, wobei das Gehäuse direkt mit einer Leiterplatte verbunden ist, um ein verbessertes Wärmemanagement der enthaltenen Vorrichtungen zu ermöglichen.
  • Gemäß dieser Ausführungsform wird eine Leiterplatte 310 bereitgestellt und wird eine erste elektrische Komponente in der Art eines ersten Leistungstransistorchips 330 über eine rückseitige Metallisierungsschicht (BSM-Schicht) 325 mit der Leiterplatte 310 verbunden. Ein Metallsubstrat 362 wird mechanisch und elektrisch mit dem Source-Kontakt 332 des ersten Leistungstransistors 330 verbunden. Mit diesem Metallsubstrat 362 wird eine zweite elektrische Komponente in der Art eines zweiten Leistungstransistors 355 mechanisch und elektrisch verbunden. Schließlich wird das Verbindungselement 364 an der zweiten elektrischen Komponente 355 befestigt, um die zweite elektrische Komponente 355 direkt mit der Leiterplatte 310 zu verbinden. Diese Baugruppe wird dann durch eine Verkapselung in der Art eines Laminats 370 mit Bahnen für die Abscheidung elektrischer Verbindungselemente in der Art der Gateelektrode 366 und/oder anderer Verbindungselemente (nicht dargestellt) verkapselt, wodurch eine Zwischenverbindungsroute zu externen Schaltungen bereitgestellt wird.
  • Eine vierte Ausführungsform sieht die mechanische und elektrische Verbindung zweier bereits verkapselter elektrischer Vorrichtungen in der Art erster und zweiter Leistungstransistoren durch das vorstehend beschriebene Verbindungselement gemäß dieser Erfindung vor, um eine mit einem Gehäuse versehene elektrische Vorrichtung in der Art beispielsweise einer Halbbrückenschaltung zu bauen.
  • Für die verschiedenen Ausführungsformen der mit einem Gehäuse versehenen elektrischen Vorrichtungen, die in den 1–3 dargestellt sind, kann die mechanische Verbindung das Bonden von Metall an Metalloberflächen aufweisen. Es gibt mehrere Verfahren für das Verbinden metallischer Grenzflächen. Gemäß einer Ausführungsform wird ein leitender Klebstoff aufgebracht. Der leitende Klebstoff kann thermoplastische oder thermisch aushärtende Harze (beispielsweise Epoxidharzverbindungen, Polyimide, modifizierte Silikone) umfassen, die ein großes Volumen (bis zu 80 %) hochleitender Flocken aus Ag, Ag-plattiertem Cu, Ni oder Au enthalten. Die Größe der leitenden Flocken kann im Bereich von einigen zehn µm liegen. Leitende Klebstoffe können durch Siebdruck oder Schablonendruck auf die zu verbindende Grenzfläche aufgebracht oder darauf punktförmig platziert oder dispergiert werden. Nach der Aufbringung des leitenden Klebstoffs werden die Schichten einige Minuten lang bei von 100°C bis 250°C reichenden Temperaturen gehärtet.
  • Gemäß einer anderen Ausführungsform werden Nanopastenprodukte verwendet. Nanopastenprodukte umfassen metallische Tinten mit Ag- oder Au-Teilchen, die eine Größe von einigen wenigen zehn Nanometern aufweisen. Nanopasten können durch einen Tintenstrahldrucker auf ein Substrat aufgebracht werden. Die Bindungsbildung zwischen den Kontaktgrenzflächen geschieht durch Sintern der Nanopasten (beispielsweise bei 220°C–250°C unter einem Druck von 1–5 MPa für 1–2 Minuten).
  • Gemäß einer weiteren Ausführungsform werden Löttechniken angewendet. Lötmaterialien, wie Pb/Sn und Au/Sn, können verwendet werden. Löttechniken können ein Diffusionslöten umfassen, das auch als Fest-Flüssig-Interdiffusionsbonden bekannt ist. Mit dem Diffusionsbonden wird eine metallische Dünnfilmzwischenschicht verwendet, die bei niedrigen Temperaturen schmilzt und schnell mit den Metallen höher schmelzender Grenzflächenschichten reagiert, um eine oder mehrere intermetallische Phasen zu bilden. Diese intermetallischen Verbindungen (IMC) haben deutlich höhere Schmelzpunkte als die ursprüngliche niedrig schmelzende Grenzfläche. Demgemäß schmilzt die Verbindung danach nicht wieder, es sei denn, dass sie auf eine höhere Temperatur erwärmt wird, bei der eine der intermetallischen Phasen schmilzt. AuSn, AgSn, CuSn und AgIn werden häufig für das Diffusionslöten verwendet. Das Weichlöten und das Diffusionslöten können bei Temperaturen von 300–400°C oder bei Temperaturen unterhalb von 350°C ausgeführt werden. Gemäß einigen Ausführungsformen sind niedrigere Verarbeitungstemperaturen wünschenswert, um die Integrität der Laminatarchitektur besser zu garantieren. Die Bildung von Lötverbindungen bei einer Temperatur unterhalb von 250 °C wird durch Anwenden eines Stapellötens/-härtens unter einem Druck in einem Ofen möglich.
  • Gemäß einer Ausführungsform kann ein Reaktives-Nanotechnologie(RNT)-Bonden angewendet werden, um zwei metallische Grenzflächen bei Vorhandensein oder Nichtvorhandensein eines Lötmaterials zu verbinden. Das RNT-Bonden beruht auf dem Vorhandensein 1–30 nm dicker reaktiver Nanoskala-Doppelschichten alternierender Elemente, wie Ni/Al, Al/Ti oder Ti/a-Si. Ein sich selbst fortpflanzender exothermer Vermischungsprozess zwischen den verschiedenen Metallen im Nanostapel kann am Rand der reaktiven Schicht durch einen lokalen Wärmeimpuls, einen Laserimpuls oder einen elektrischen Impuls gezündet werden. Die durch die exotherme Reaktion freigesetzte Wärme induziert Interdiffusionsprozesse zwischen den zu verbindenden metallischen Flächen. Durch Ausüben eines Bonddrucks von einigen MPa kann das Bonden von Kontaktflächen innerhalb von Millisekunden geschehen. Die durch die sich selbst fortpflanzende Reaktion erzeugte Wärme bleibt in der Nähe der Kontaktgrenzfläche lokalisiert und dringt nicht zu weit in das Grundmaterial der zu verbindenden metallischen Gegenflächen ein.
  • Gemäß einer Ausführungsform kann eine Nanovelcro-Technologie angewendet werden, um metallische Grenzflächen ohne Anwenden eines Lots zu bonden. Mit dieser Bondtechnik werden leitende Kohlenstoffnanoröhrchen umfassende Dünnschichten auf die zu verbindenden Kontaktgrenzflächen aufgebracht. Die beiden Kontaktschichten werden unter Druck miteinander vernetzt, wobei elektrische und mechanische Kontakte ohne die Anwendung eines Lots gebildet werden.
  • Wenngleich die vorliegende Erfindung und ihre Vorteile detailliert beschrieben wurden, ist zu verstehen, dass verschiedene Änderungen, Ersetzungen und Abänderungen hieran vorgenommen werden können, ohne vom Gedanken und vom durch die anliegenden Ansprüche definierten Schutzumfang der Erfindung abzuweichen.
  • Überdies soll der Schutzumfang der vorliegenden Anmeldung nicht auf die in der Patentschrift beschriebenen bestimmten Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Stoffzusammensetzung, der Mittel, der Verfahren und der Schritte beschränkt sein. Wie Durchschnittsfachleute anhand der Offenbarung der vorliegenden Erfindung leicht verstehen werden, können gemäß der vorliegenden Erfindung Prozesse, Maschinen, Herstellungen, Stoffzusammensetzungen, Mittel, Verfahren oder Schritte, die gegenwärtig existieren oder später zu entwickeln sind, welche im Wesentlichen die gleiche Funktion erfüllen oder im Wesentlichen das gleiche Ergebnis erreichen wie die entsprechenden hier beschriebenen Ausführungsformen, verwendet werden. Dementsprechend sollen die anliegenden Ansprüche innerhalb ihres Schutzumfangs solche Prozesse, Maschinen, Herstellungen, Stoffzusammensetzungen, Mittel, Verfahren oder Schritte einschließen.

Claims (20)

  1. Mit einem Gehäuse versehene Vorrichtung, welche Folgendes umfasst: einen Träger mit einem ersten Trägerkontakt, eine erste elektrische Komponente, wobei die erste elektrische Komponente eine erste obere Fläche und eine erste untere Fläche aufweist, wobei die erste elektrische Komponente einen auf der ersten oberen Fläche angeordneten ersten Komponentenkontakt aufweist, wobei die erste untere Fläche mit dem Träger verbunden ist, ein eingebettetes System mit einer zweiten elektrischen Komponente, einem Zwischenverbindungselement und einem ersten Verbindungselement, wobei das eingebettete System eine untere Systemfläche aufweist, wobei die untere Systemfläche einen ersten Systemkontakt aufweist, und die zweite elektrische Komponente eine zweite obere Fläche aufweist, wobei die zweite obere Fläche einen ersten Komponentenkontakt aufweist, wobei der erste Systemkontakt durch das Zwischenverbindungselement mit dem ersten Komponentenkontakt verbunden ist und der erste Komponentenkontakt der zweiten elektrischen Komponente durch das erste Verbindungselement mit dem ersten Trägerkontakt verbunden ist.
  2. Mit einem Gehäuse versehene Vorrichtung nach Anspruch 1, wobei: das eingebettete System ein zweites Verbindungselement umfasst, der Träger einen zweiten Trägerkontakt aufweist und die erste elektrische Komponente einen zweiten Komponentenkontakt auf der ersten oberen Fläche aufweist, wobei der zweite Komponentenkontakt der ersten elektrischen Komponente durch das zweite Verbindungselement mit dem zweiten Trägerkontakt verbunden ist.
  3. Mit einem Gehäuse versehene Vorrichtung nach Anspruch 2, wobei: der Träger ein Komponentenbefestigungsgebiet umfasst und die erste elektrische Komponente einen dritten Komponentenkontakt auf der ersten unteren Fläche umfasst und wobei der dritte Komponentenkontakt der ersten elektrischen Komponente elektrisch mit dem Komponentenbefestigungsgebiet des Trägers verbunden ist.
  4. Mit einem Gehäuse versehene Vorrichtung nach Anspruch 3, wobei die erste elektrische Komponente ein erster Transistor ist, der erste Komponentenkontakt ein erster Source-Kontakt des ersten Transistors ist, der zweite Komponentenkontakt ein erster Gate-Kontakt des ersten Transistors ist und der dritte Komponentenkontakt ein erster Drain-Kontakt des ersten Transistors ist.
  5. Mit einem Gehäuse versehene Vorrichtung nach Anspruch 4, wobei die zweite elektrische Komponente ein zweiter Transistor ist, der zweite Transistor eine zweite obere Fläche und eine zweite untere Fläche umfasst, ein zweiter Source-Kontakt auf der zweiten unteren Fläche angeordnet ist und ein zweiter Drain-Kontakt und ein zweiter Gate-Kontakt auf der zweiten oberen Fläche angeordnet sind.
  6. Mit einem Gehäuse versehene Vorrichtung nach Anspruch 5, wobei der erste Source-Kontakt und der zweite Source-Kontakt elektrisch verbunden sind.
  7. Mit einem Gehäuse versehene Vorrichtung nach Anspruch 6, wobei: der Träger einen dritten Trägerkontakt und einen vierten Trägerkontakt umfasst, das eingebettete System ein drittes Verbindungselement und ein viertes Verbindungselement umfasst, das dritte Verbindungselement den zweiten Gate-Kontakt mit dem dritten Trägerkontakt verbindet und das vierte Verbindungselement den zweiten Drain-Kontakt mit dem vierten Trägerkontakt verbindet.
  8. Mit einem Gehäuse versehene Vorrichtung nach einem der Ansprüche 3 bis 7, wobei die erste elektrische Komponente ein erster Transistor ist, der erste Komponentenkontakt ein erster Drain-Kontakt des ersten Transistors ist, der zweite Komponentenkontakt ein erster Gate-Kontakt des ersten Transistors ist und der dritte Komponentenkontakt ein erster Source-Kontakt des ersten Transistors ist.
  9. Mit einem Gehäuse versehene Vorrichtung nach Anspruch 8, wobei die zweite elektrische Komponente ein zweiter Transistor ist, der zweite Transistor eine zweite obere Fläche und eine zweite untere Fläche umfasst, ein zweiter Source-Kontakt und ein zweiter Gate-Kontakt auf der zweiten unteren Fläche angeordnet sind und ein zweiter Drain-Kontakt auf der zweiten oberen Fläche angeordnet ist.
  10. Mit einem Gehäuse versehene Vorrichtung nach Anspruch 9, wobei der erste Drain-Kontakt und der zweite Drain-Kontakt elektrisch verbunden sind.
  11. Mit einem Gehäuse versehene Vorrichtung nach Anspruch 10, wobei der Träger einen dritten Trägerkontakt umfasst und die mit einem Gehäuse versehene Vorrichtung ferner ein drittes Verbindungselement umfasst, wobei das dritte Verbindungselement den zweiten Gate-Kontakt mit dem dritten Trägerkontakt verbindet.
  12. Mit einem Gehäuse versehene Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das eingebettete System die zweite Komponente, das Zwischenverbindungselement und das erste Verbindungselement umfasst, die in ein Laminatmaterial eingebettet sind.
  13. Mit einem Gehäuse versehene Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der Träger ferner einen zweiten Trägerkontakt umfasst, die erste elektrische Komponente einen zweiten Komponentenkontakt auf der ersten oberen Fläche umfasst, das eingebettete System einen zweiten Systemkontakt auf der unteren Systemfläche umfasst und der zweite Systemkontakt elektrisch mit dem zweiten Komponentenkontakt verbunden ist und der zweite Systemkontakt elektrisch mit dem zweiten Trägerkontakt verbunden ist.
  14. Mit einem Gehäuse versehene Halbleitervorrichtung, welche Folgendes umfasst: einen Träger mit einem ersten Trägerkontakt, eine erste elektrische Komponente, wobei die erste elektrische Komponente eine erste obere Fläche und eine erste untere Fläche aufweist, wobei die erste elektrische Komponente einen auf der ersten oberen Fläche angeordneten ersten Komponentenkontakt aufweist, wobei die erste untere Fläche mit dem Träger verbunden ist, ein eingebettetes System mit einer zweiten elektrischen Komponente und einem Zwischenverbindungselement mit einem ersten Zwischenverbindungselementkontakt und einem zweiten Zwischenverbindungselementkontakt sowie einem ersten Verbindungselement, wobei das eingebettete System eine untere Systemfläche aufweist, die untere Systemfläche einen ersten Systemkontakt umfasst und die zweite elektrische Komponente einen zweiten Komponentenkontakt umfasst, wobei: der erste Systemkontakt durch den ersten Zwischenverbindungselementkontakt mit dem ersten Komponentenkontakt verbunden ist und der zweite Komponentenkontakt durch den zweiten Zwischenverbindungselementkontakt und das erste Verbindungselement mit dem ersten Trägerkontakt verbunden ist.
  15. Mit einem Gehäuse versehene Halbleitervorrichtung nach Anspruch 14, wobei das eingebettete System die zweite elektrische Komponente, das Zwischenverbindungselement und das erste Verbindungselement umfasst, die in ein Laminatmaterial eingebettet sind.
  16. Mit einem Gehäuse versehene Halbleitervorrichtung nach Anspruch 15, wobei das Laminatmaterial ein Prepregmaterial umfasst.
  17. Mit einem Gehäuse versehene Halbleitervorrichtung nach einem der Ansprüche 14 bis 16, wobei die erste elektrische Komponente und die zweite elektrische Komponente Leistungstransistoren sind.
  18. Mit einem Gehäuse versehene Halbleitervorrichtung nach einem der Ansprüche 14 bis 17, wobei die erste elektrische Komponente und die zweite elektrische Komponente in Reihe geschaltet sind.
  19. Mit einem Gehäuse versehene Halbleitervorrichtung nach einem der Ansprüche 14 bis 18, wobei der Träger und die Zwischenverbindungselemente Leiterrahmen sind.
  20. Mit einem Gehäuse versehene Halbleitervorrichtung nach einem der Ansprüche 15 bis 19, wobei das eingebettete System ein in das Laminatmaterial eingebettetes zweites Verbindungselement umfasst.
DE201410107714 2013-06-04 2014-06-02 Mit einem Gehäuse versehene Halbleitervorrichtung Withdrawn DE102014107714A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/909,472 2013-06-04
US13/909,472 US9171787B2 (en) 2013-06-04 2013-06-04 Packaged semiconductor device having an embedded system

Publications (1)

Publication Number Publication Date
DE102014107714A1 true DE102014107714A1 (de) 2014-12-18

Family

ID=51984212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201410107714 Withdrawn DE102014107714A1 (de) 2013-06-04 2014-06-02 Mit einem Gehäuse versehene Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US9171787B2 (de)
CN (1) CN104218008B (de)
DE (1) DE102014107714A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564389B2 (en) * 2014-03-18 2017-02-07 Infineon Technologies Americas Corp. Semiconductor package with integrated die paddles for power stage
KR102311677B1 (ko) * 2014-08-13 2021-10-12 삼성전자주식회사 반도체소자 및 그 제조방법
US9515014B2 (en) * 2014-10-08 2016-12-06 Infineon Technologies Americas Corp. Power converter package with integrated output inductor
US9970102B2 (en) * 2016-02-08 2018-05-15 International Business Machines Corporation Energy release using tunable reactive materials
US11426818B2 (en) 2018-08-10 2022-08-30 The Research Foundation for the State University Additive manufacturing processes and additively manufactured products

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808102B2 (en) * 2006-07-28 2010-10-05 Alpha & Omega Semiconductor, Ltd. Multi-die DC-DC boost power converter with efficient packaging
US7868465B2 (en) * 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
US9257375B2 (en) * 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8686569B2 (en) * 2010-12-14 2014-04-01 Infineon Technologies Ag Die arrangement and method of forming a die arrangement
US8692361B2 (en) * 2012-07-30 2014-04-08 Infineon Technologies Ag Electric device package comprising a laminate and method of making an electric device package comprising a laminate

Also Published As

Publication number Publication date
US20140353808A1 (en) 2014-12-04
CN104218008B (zh) 2017-04-12
CN104218008A (zh) 2014-12-17
US9171787B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
DE102013015942B4 (de) Halbleiterbrückenschaltung und Verfahren zur Herstellung einer Halbleiterbrückenschaltung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102013101222B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102009006152B4 (de) Verfahren zur Herstellung eines Elektronikbauelements
DE102014103773B4 (de) Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102014019962B4 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102012106566B4 (de) Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung
DE102010037439B4 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE102012111788A1 (de) Vorrichtung mit zwei Leistungshalbleiterchips und Verfahren für ihre Herstellung
DE102012110494A1 (de) Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür
DE102009059236A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Halbleiterbauelement
DE102013108148A1 (de) Elektrische Vorrichtungspackung mit einem Laminat und Verfahren zur Herstellung einer elektrischen Vorrichtungspackung mit einem Laminat
DE102014107714A1 (de) Mit einem Gehäuse versehene Halbleitervorrichtung
DE102015101843A1 (de) Halbleitermodule mit an eine Metallfolie gebondeten Halbleiterchips
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102015100862A1 (de) Elektronisches Bauelement und Verfahren zum Fertigen eines elektronischen Bauelements
DE102014103215A1 (de) Verpackte Vorrichtung mit nicht ganzzahligen Anschlussrastern und Verfahren zu deren Herstellung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102016117826B4 (de) Elektronikmodul und herstellungsverfahren dafür
DE102015107109A1 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102016122963B4 (de) Halbleitervorrichtung mit einem bidirektionalen Schalter

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee