DE102015100862A1 - Elektronisches Bauelement und Verfahren zum Fertigen eines elektronischen Bauelements - Google Patents

Elektronisches Bauelement und Verfahren zum Fertigen eines elektronischen Bauelements Download PDF

Info

Publication number
DE102015100862A1
DE102015100862A1 DE102015100862.9A DE102015100862A DE102015100862A1 DE 102015100862 A1 DE102015100862 A1 DE 102015100862A1 DE 102015100862 A DE102015100862 A DE 102015100862A DE 102015100862 A1 DE102015100862 A1 DE 102015100862A1
Authority
DE
Germany
Prior art keywords
electrode
electronic component
semiconductor chip
contact element
wired electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015100862.9A
Other languages
English (en)
Other versions
DE102015100862B4 (de
Inventor
Ralf Otremba
Teck Sim Lee
Klaus Schiess
Josef Hoeglauer
Jürgen Schredl
Xaver Schloegel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015100862A1 publication Critical patent/DE102015100862A1/de
Application granted granted Critical
Publication of DE102015100862B4 publication Critical patent/DE102015100862B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4018—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by the type of device to be heated or cooled
    • H01L2023/4031—Packaged discrete devices, e.g. to-3 housings, diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein elektronisches Bauelement enthält einen Halbleiterchip, der eine Elektrode, ein Substratelement und ein Kontaktelement enthält, das die Elektrode mit dem Substratelement verbindet. Das elektronische Bauelement enthält weiter eine Einkapselungsmasse, die ausgestaltet ist, um das Kontaktelement mindestens teilweise freigelegt zu lassen, sodass sich eine Wärmesenke mit dem Kontaktelement verbinden lässt.

Description

  • GEBIET DER TECHNIK
  • Die vorliegende Erfindung betrifft ein elektronisches Bauelement und ein Verfahren zum Fertigen eines elektronischen Bauelements.
  • ALLGEMEINER STAND DER TECHNIK
  • Ein elektronisches Bauelement, das einen Halbleiterchip umfasst, kann eine parasitäre Source- oder Emitter-Induktivität und eine parasitäre Drain- oder Kollektor-Induktivität besitzen. Die Source-/Emitter-Induktivität kann weitaus entscheidender sein als die Drain-/Kollektor-Induktivität. Die Reduzierung einer parasitären Induktivität verbessert möglicherweise eine Leistungsfähigkeit des elektronischen Bauelements.
  • Aus diesen und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die 1A–1F zeigen eine Ausführungsform eines elektronischen Bauelements in einer Querschnittsansicht.
  • 2 zeigt eine weitere Ausführungsform eines elektronischen Bauelements in einer Querschnittsansicht.
  • Die 3A–3D zeigen eine weitere Ausführungsform eines elektronischen Bauelements. Die 3A–3C zeigen eine Draufsicht und 3D zeigt eine Querschnittsansicht.
  • 4 zeigt eine Ausführungsform eines elektronischen Bauelements in einer Querschnittsansicht.
  • 5 zeigt eine Ausführungsform eines elektronischen Bauelements in einer Querschnittsansicht.
  • 6 zeigt ein Ablaufschaubild einer Ausführungsform eines Verfahrens zum Fertigen elektronischer Bauelemente.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Die Aspekte und Ausführungsformen werden nun mit Bezug auf die Zeichnungen beschrieben. In der folgenden Beschreibung werden zu Zwecken der Erläuterung zahlreiche spezielle Details dargelegt, um ein eingehendes Verständnis eines oder mehrerer Aspekte der Ausführungsformen zu ermöglichen. Es versteht sich, dass noch andere Ausführungsformen gebraucht und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Weiter sei angemerkt, dass die Zeichnungen nicht maßstabgetreu oder nicht zwingend maßstabgetreu sind.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Bestandteil davon bilden und in denen zur Veranschaulichung spezielle Ausführungsformen gezeigt werden, gemäß denen sich die Erfindung praktisch umsetzen lässt. Für den Fachmann ist jedoch ersichtlich, dass ein oder mehrere Aspekte der Ausführungsformen auch mit weniger der speziellen Details praktisch umgesetzt werden können. In anderen Fällen werden bekannte Strukturen und Elemente in schematischer Form gezeigt, um die Beschreibung eines oder mehrerer Aspekte der Ausführungsformen zu vereinfachen. In diesem Zusammenhang werden mit Bezug zur Orientierung der beschriebenen Figur(en) Richtungsbegriffe wie „oben”, „unten”‚ „links”, „rechts”, „Ober-”, „Unter-” etc. genutzt. Da Komponenten von Ausführungsformen in etlichen unterschiedlichen Orientierungen positioniert sein können, werden die Richtungsbegriffe zu Zwecken der Veranschaulichung genutzt und schränken in keiner Weise ein. Es versteht sich, dass noch andere Ausführungsformen gebraucht und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht als einschränkend aufzufassen, und der Schutzbereich der vorliegenden Erfindung wird von den beigefügten Ansprüchen definiert.
  • Zusätzlich können konkrete Merkmale oder Aspekte einer Ausführungsform, auch wenn diese Merkmale oder Aspekte möglicherweise bezüglich einer von mehreren Implementierungen offenbart werden, mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es möglicherweise für eine beliebige gegebene oder bestimmte Anwendung gewünscht wird und vorteilhaft ist, es sei denn, es ist ausdrücklich etwas anderes angemerkt oder es sind technische Beschränkungen gegeben. Sofern des Weiteren die Begriffe „enthalten”, „aufweisen”, „mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder in den Ansprüchen genutzt werden, sollen diese Begriffe ähnlich wie der Begriff „umfassen” Einschließlichkeit ausdrücken. Es werden möglicherweise die Begriffe „gekoppelt” und „verbunden” nebst Ableitungen davon genutzt. Es versteht sich, dass diese Begriffe möglicherweise genutzt werden, um anzugeben, dass zwei Elemente zusammenarbeiten oder miteinander interagieren, wobei unerheblich ist, ob sie in direktem physischen oder elektrischen Kontakt sind oder nicht in direktem Kontakt miteinander sind; zwischen den „gebondeten”, „angebrachten” oder „verbundenen” Elementen können Zwischenelemente oder -schichten bereitgestellt sein. Auch soll der Begriff „beispielhaft” lediglich ein Beispiel und nicht das beste oder optimale Beispiel bezeichnen. Die folgende ausführliche Beschreibung ist deshalb nicht als einschränkend aufzufassen, und der Schutzbereich der vorliegenden Erfindung wird von den beigefügten Ansprüchen definiert.
  • Der/die unten näher beschriebene(n) Halbleiterchip(s) kann/können unterschiedlichen Typs sein, kann/können durch unterschiedliche Techniken hergestellt werden und kann/können zum Beispiel integrierte elektrische, elektrooptische oder elektromechanische Schaltungen und/oder passive Bauteile, integrierte Logikschaltungen, Steuerstromkreise, Mikroprozessoren, Speicherbausteine etc. enthalten.
  • Die Ausführungsformen eines elektronischen Bauelements und eines Verfahrens zum Fertigen eines elektronischen Bauelements können verschiedene Typen von Halbleiterchips oder -schaltungen nutzen, die in die Halbleiterchips eingefügt sind, unter anderem AC/DC- oder DC/DC-Stromrichterschaltungen, Leistungs-MOS-Transistoren, Leistungs-Schottky-Dioden, JFETs (Sperrschichtfeldeffekttransistoren), Leistungsbipolartransistoren, integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, Sensorschaltungen, MEMS (mikroelektromechanische Systeme), integrierte Leistungsschaltungen, Chips mit integrierten passiven Bauteilen etc. Die Ausführungsformen nutzen möglicherweise auch Halbleiterchips, die MOS-Transistorstrukturen oder vertikale Transistorstrukturen wie zum Beispiel IGBT(Insulated Gate Bipolar Transistor)-Strukturen oder allgemein Transistorstrukturen umfassen, in denen mindestens eine elektrische Kontaktinsel (oder Kontaktpad) auf einer ersten Hauptfläche des Halbleiterchips angeordnet ist und mindestens eine andere elektrische Kontaktinsel auf einer zweiten Hauptfläche des Halbleiterchips gegenüber der ersten Hauptfläche des Halbleiterchips angeordnet ist. Ferner werden die Ausführungsformen von Isoliermaterialien zum Beispiel möglicherweise genutzt, um Isolierschichten in verschiedenen Typen von Umhüllungen und Isolierung für elektrische Schaltungen und Komponenten bereitzustellen, und/oder um Isolierschichten in verschiedenen Typen von Halbleiterchips oder -schaltungen, die in Halbleiterchips eingefügt sind, bereitzustellen, einschließlich der oben erwähnten Halbleiterchips und -schaltungen.
  • Der/die Halbleiterchip(s) kann/können aus einem speziellen Halbleitermaterial, zum Beispiel Si, SiC, SiGe, GaAs, GaN, oder aus einem beliebigen anderen Halbleitermaterial hergestellt sein und kann/können des Weiteren eines oder mehrere von anorganischen und organischen Materialien, die keine Halbleiter sind, wie zum Beispiel Isolatoren, Kunststoffe oder Metalle beinhalten.
  • Der/die hierin betrachtete(n) Halbleiterchip(s) kann/können dünn sein. Um die Bearbeitung oder Manipulation des Halbleiterchips zu ermöglichen, z. B. die für die Packung, eWLP (embedded Wafer Level Packaging) oder die Halbleiterbauelementmontage erforderliche Bearbeitung/Manipulation, bildet der Halbleiterchip möglicherweise einen Teil eines Verbundchips. Ein Verbundchip umfasst möglicherweise den Halbleiterchip und einen am Halbleiterchip fixierten Verstärkungschip. Der Verstärkungschip verleiht dem Verbundchip zusätzliche Stabilität und/oder Stärke, um ihn handhabbar zu machen.
  • Die unten beschriebenen Bauelemente können einen oder mehrere Halbleiterchips enthalten. Beispielhaft können ein oder mehrere Halbleiterleistungschips enthalten sein. Weiter können in den Bauelementen eine oder mehrere integrierte Logikschaltungen enthalten sein. Die integrierten Logikschaltungen können ausgestaltet sein, um die integrierten Schaltungen anderer Halbleiterchips zu steuern, zum Beispiel die integrierten Schaltungen von Leistungshalbleiterchips. Die integrierten Logikschaltungen sind möglicherweise in Logikchips implementiert.
  • Der/die Halbleiterchip(s) kann/können Kontaktinseln (oder Kontaktpads oder Elektroden) aufweisen, über die sich ein elektrischer Kontakt mit den in dem/den Halbleiterchip(s) enthaltenen integrierten Schaltungen aufbauen lässt. Die Elektroden sind möglicherweise alle an nur einer Hauptfläche des/der Halbleiterchips oder an beiden Hauptflächen des/der Halbleiterchips angeordnet. Sie enthalten möglicherweise eine oder mehrere Elektrodenmetallschichten, die auf das Halbleitermaterial des/der Halbleiterchips aufgebracht sind. Die Elektrodenmetallschichten können mit einer beliebigen gewünschten geometrischen Form und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Zum Beispiel können sie ein Material, das aus der Gruppe mit Cu, Ni, NiSn, Au, Ag, Pt, Pd ausgewählt ist, eine Legierung eines oder mehrerer dieser Metalle, ein elektrisch leitendes organisches Material oder ein elektrisch leitendes Halbleitermaterial umfassen oder aus einem solchen Material gemacht sein.
  • Der/die Halbleiterchip(s) kann/können an einen Träger gebondet sein. Der Träger ist möglicherweise ein (permanenter) Bauelementträger, der für die Packung genutzt wird. Der Träger kann eine beliebige Art von Material wie zum Beispiel keramisches oder metallisches Material, Kupfer oder eine Kupferlegierung oder eine Eisen-Nickel-Legierung umfassen oder daraus bestehen. Der Träger kann mit einem Kontaktelement des/der Halbleiterchips mechanisch und elektrisch verbunden sein. Der/die Halbleiterchip(s) kann/können über Aufschmelzlöten und/oder Vakuumweichlöten und/oder Diffusionsweichlöten und/oder Ankleben mittels eines Leitklebers mit dem Träger verbunden werden. Falls Diffusionsweichlöten als Verbindungstechnik zwischen dem/den Halbleiterchip(s) und dem Träger genutzt wird, können Lotmaterialien genutzt werden, woraus infolge von Grenzflächendiffusionsprozessen nach dem Lötprozess intermetallische Phasen an der Grenzfläche zwischen dem Halbleiter und dem Träger resultieren. Im Fall von Kupfer- oder Eisen-Nickel-Trägern ist es deshalb wünschenswert, Lotmaterialien zu nutzen, die AuSn, AgSn, CuSn, AgIn, AuIn oder CuIn umfassen oder daraus bestehen. Falls der/die Halbleiterchip(s) am Träger angeklebt werden soll/sollen, können alternativ Leitkleber genutzt werden. Die Kleber können zum Beispiel auf Epoxidharzen basieren, die mit Gold-, Silber-, Nickel- oder Kupferteilchen angereichert werden können, um ihre elektrische Leitfähigkeit zu erhöhen.
  • Die Kontaktelemente des/der Halbleiterchips können eine Diffusionsbarriere umfassen. Die Diffusionsbarriere verhindert im Fall des Diffusionsweichlötens, dass das Lotmaterial vom Träger in den/die Haibleiterchip(s) diffundiert. Eine dünne Titanschicht auf dem Kontaktelement hat zum Beispiel möglicherweise einen Effekt auf eine solche Diffusionsbarriere.
  • Das Bonden des/der Halbleiterchips an den Träger wird z. B. möglicherweise durch Löten, Kleben oder Sintern ausgeführt. Falls der/die Halbleiterchip(s) durch Löten angebracht wird/werden, kann ein Weichlotmaterial oder insbesondere ein zum Bilden von Diffusionslotbondungen fähiges Lotmaterial genutzt werden, zum Beispiel ein Lotmaterial, das ein oder mehrere Metallmaterialien umfasst, die aus der Gruppe mit Sn, SnAg, SnAu, SnCu, In, InAg, InCu und InAu ausgewählt wurden.
  • Der/die Halbleiterchip(s) kann/können mit einem Einkapselungsmaterial bedeckt sein, um zur eWLP-Bearbeitung oder nach der Bondung an einen Bauelementträger (ein Substrat) in einer Einkapselungsmasse (einem künstlichen Wafer) eingebettet zu werden. Das Einkapselungsmaterial kann elektrisch isolierend sein. Das Einkapselungsmaterial kann ein beliebiges zweckdienliches Kunststoff- oder Polymermaterial wie z. B. ein duroplastisches, thermoplastisches oder wärmehärtbares Material oder ein Laminat (Prepreg) umfassen oder daraus gemacht sein und kann z. B. Füllstoffe beinhalten. Es können verschiedene Techniken eingesetzt werden, um den/die Halbleiterchip(s) mit dem Einkapselungsmaterial einzukapseln, zum Beispiel Formpressen, Spritzguss, Pulverpressen, Flüssigpressen oder Laminieren. Es können Wärme und/oder Druck genutzt werden, um das Einkapselungsmaterial aufzubringen.
  • In diversen Ausführungsformen sind Schichten oder Schichtstapel aufeinander aufgebracht oder Materialien auf Schichten aufgebracht oder aufgetragen. Es versteht sich, dass jegliche Begriffe wie „aufgebracht” oder „aufgetragen” letztlich alle Arten und Techniken des Aufeinanderaufbringens von Schichten einschließen sollen. Insbesondere sollen sie Techniken einschließen, bei denen Schichten sofort ganz aufgebracht werden, wie zum Beispiel Laminiertechniken sowie Techniken, bei denen Schichten sequenziell aufgetragen werden, wie zum Beispiel Sputtern, Galvanisieren, Pressen, CVD etc.
  • In der folgenden Beschreibung und den folgenden Ansprüchen werden unterschiedliche Ausführungsformen eines Verfahrens zum Fertigen eines elektronischen Bauelements als konkrete Abfolge von Prozessen oder Maßnahmen beschrieben, insbesondere in einem Ablaufdiagramm. Es sei angemerkt, dass die Ausführungsformen nicht auf die konkrete beschriebene Abfolge eingeschränkt sein sollen. Einzelne oder alle der unterschiedlichen Prozesse oder Maßnahmen können auch gleichzeitig oder in einer beliebigen anderen sinnvollen und zweckdienlichen Abfolge vollzogen werden.
  • Die unten beschriebenen elektronischen Bauelemente können elektronische Durchsteck-Bauelemente (through-hole devices) sein, die für die Montage auf einer Platine oder einer gedruckten Leiterplatte (PCB) ausgestaltet sein können. Derartige elektronische Bauelemente werden im Allgemeinen und insbesondere im Rahmen dieser Offenbarung auch als bedrahtete elektronische Bauelemente bezeichnet. Insbesondere können die unten beschriebenen elektronischen Bauelemente zu den Transistor Outlines wie zum Beispiel TO-220 oder TO-247 gezählt werden.
  • Ausführungsformen eines elektronischen Bauelements können einen Halbleiterchip umfassen, der eine erste Elektrode, die eine Source-Elektrode auf einer ersten Oberfläche sein kann, und eine zweite Elektrode, die eine Drain-Elektrode auf einer zweiten Oberfläche gegenüber der ersten Oberfläche des Halbleiterchips sein kann, umfasst. Der Halbleiterchip kann auf einem Substratelement platziert werden, das möglicherweise auch als Träger bezeichnet wird, sodass die zweite Elektrode mit dem Träger elektrisch verbunden wird. Der Träger ist in manchen Ausführungsformen möglicherweise ein Leitungsrahmen oder Leadframe. Die Seite eines elektronischen Bauelements, die den Träger umfasst, wird möglicherweise als Rückseite bezeichnet und die Seite gegenüber der Rückseite wird möglicherweise als Vorderseite des elektronischen Bauelements bezeichnet.
  • In manchen Ausführungsformen ist die erste Elektrode möglicherweise eine Emitter-Elektrode und die zweite Elektrode möglicherweise eine Kollektor-Elektrode.
  • Ausführungsformen eines elektronischen Bauelements können weiter eine Wärmesenke umfassen, wobei die Wärmesenke so ausgestaltet sein kann, dass sie Wärme abgibt, die während des normalen Betriebs des Halbleiterchips erzeugt wird, insbesondere in Ausführungsformen, in denen der Halbleiterchip ein Leistungshalbleiterchip ist. Die Wärmesenke kann mit der ersten Elektrode (Source- oder Emitter-Elektrode) des Halbleiterchips verbunden sein. Eine Verbindung der Wärmesenke mit der ersten Elektrode statt der zweiten Elektrode (Drain- oder Kollektor-Elektrode) und dem Träger kann eine Leistungsfähigkeit des elektronischen Bauelements verbessern.
  • Die Wärmesenke kann über ein Kontaktelement, das ausgestaltet ist, um die erste Elektrode mit einem Außenkontakt des elektronischen Bauelements elektrisch zu verbinden, mit der ersten Elektrode verbunden sein. Die Wärmesenke kann mit dem Kontaktelement thermisch und elektrisch verbunden sein, oder es kann eine elektrische Isolierung verwendet werden, um die Wärmesenke nur thermisch, jedoch nicht elektrisch mit dem Kontaktelement zu verbinden.
  • Ausführungsformen eines elektronischen Bauelements können ein Einkapselungsmaterial oder eine Einkapselungsmasse umfassen, das bzw. die für eine Einkapselung des Halbleiterchips ausgestaltet ist. Um die Wärmesenke mit dem Kontaktelement zu verbinden, ist die Einkapselungsmasse möglicherweise derart ausgestaltet, dass das Kontaktelement mindestens teilweise freigelegt ist. Hierin ist ein „freigelegter” Teil ein Teil, der nicht eingeschlossen ist und der daher von außen zugänglich ist. Gemäß manchen Ausführungsformen wird dies bewerkstelligt, indem zuerst die Einkapselungsmasse so aufgebracht wird, dass das Kontaktelement vollständig eingekapselt wird, und dann ein Strukturierungsschritt auf die Einkapselungsmasse angewendet wird. Der Strukturierungsschritt umfasst zum Beispiel möglicherweise einen Abschleifschritt. Das Abschleifen kann unter Nutzung von aus dem Stand der Technik wahlbekannten Techniken ausgeführt werden. Das Abschleifen umfasst zum Beispiel möglicherweise die mechanische Entfernung eines Teils der Einkapselungsmasse. Gemäß anderen Ausführungsformen wird die Einkapselungsmasse während des Einkapselungsschritts so aufgebracht, dass mindestens ein Teil des Kontaktelements nicht von der Einkapselungsmasse bedeckt wird und freigelegt bleibt.
  • Die Verbindung der Wärmesenke mit dem Kontaktelement lässt sich unter Nutzung beliebiger zweckdienlicher Mittel bewerkstelligen. Sie umfasst zum Beispiel möglicherweise die Aufbringung eines Lots oder eines Klebers oder Verschrauben oder Festklemmen oder eine beliebige zweckdienliche Kombination davon.
  • Ausführungsformen eines elektronischen Bauelements umfassen möglicherweise ein weiteres Element wie zum Beispiel eine zweite Wärmesenke, die mit dem Träger verbunden ist.
  • Mit Bezug auf die 1A–1F werden Querschnittsansichten einer Ausführungsform eines elektronischen Bauelements 100 gezeigt. 1A zeigt einen Halbleiterchip 10, der eine erste Elektrode 10A auf einer ersten Oberfläche und eine zweite Elektrode 10B auf einer zweiten Oberfläche gegenüber der ersten Oberfläche umfasst. Gemäß einer Ausführungsform kann der Halbleiterchip 10 weiter eine dritte Elektrode 10C auf der ersten Oberfläche umfassen. Gemäß einer Ausführungsform kann die erste Elektrode 10A eine Source-Elektrode sein, die zweite Elektrode 10B kann eine Drain-Elektrode sein und die dritte Elektrode 10C kann eine Gate-Elektrode sein. Gemäß einer anderen Ausführungsform kann die erste Elektrode 10A eine Emitter-Elektrode sein, die zweite Elektrode 10B kann eine Kollektor-Elektrode sein und die dritte Elektrode 10C kann eine Basis-Elektrode sein.
  • Mit Bezug auf 1B werden ein erstes Substrat 20 und ein zweites Substrat 30 gezeigt. Der Halbleiterchip 10 ist auf dem zweiten Substrat 30 platziert und mechanisch daran befestigt, sodass die zweite Oberfläche des Halbleiterchips dem zweiten Substrat 30 zugewandt ist. Die zweite Elektrode 10B kann mit dem zweiten Substrat elektrisch verbunden sein. Wie bereits erwähnt, wird das zweite Substrat möglicherweise als Träger bezeichnet und kann insbesondere einen Leitungsrahmen (Leadframe) umfassen. Das erste Substrat 20 kann einen ersten Außenkontakt umfassen, der ausgestaltet ist, um die erste Elektrode 10A von außen elektrisch zu kontaktieren, wie unten beschrieben. Umgekehrt kann das zweite Substrat 30 einen zweiten Außenkontakt umfassen, der ausgestaltet ist, um die zweite Elektrode 10B von außen elektrisch zu kontaktieren. Des Weiteren kann das elektronische Bauelement 100 einen dritten Außenkontakt umfassen, der ausgestaltet ist, um die dritte Elektrode 10C elektrisch zu kontaktieren. Der erste, der zweite und der dritte Außenkontakt können Leitungen umfassen, die für das Einstecken in Durchkontaktierungen einer Leiterplatte (PCB) ausgestaltet sind. Es ist zu beachten, dass das erste und das zweite Substratelement nicht zwangsläufig in derselben Ebene, wie in den 1B–1F abgebildet, liegen müssen. Vielmehr liegt das erste Substratelement in manchen Ausführungsformen möglicherweise in einer Ebene über oder unter dem zweiten Substratelement, wie zum Beispiel in den Ausführungsformen in den 3B–3D gezeigt.
  • Mit Bezug auf 1C wird ein Kontaktelement 40 gezeigt. Das Kontaktelement 40 ist ausgestaltet, um die erste Elektrode 10A mit dem ersten Substrat 20 elektrisch zu verbinden. Gemäß manchen Ausführungsformen kann das Kontaktelement 40 eine Kontaktklammer (oder Kontaktclip) umfassen. Das Kontaktelement 40 kann die gleichen Materialien umfassen wie das erste Substrat 20 und das zweite Substrat 30 und kann insbesondere Kupfer umfassen. Gemäß manchen Ausführungsformen ist das Kontaktelement 40 einstückig und gemäß anderen Ausführungsformen umfasst das Kontaktelement 40 möglicherweise mehrere elektrisch verbundene Teile. Es ist zu beachten, dass die Form des Kontaktelements 40 von der einfachen schematischen Form, die hier gezeigt wird, abweichen kann. Die Form kann von den Anforderungen der konkreten Ausführungsform abhängen. In manchen Ausführungsformen ist es jedoch möglicherweise vorteilhaft, wenn das Kontaktelement eine flache Oberfläche 40A hat.
  • Mit Bezug auf 1D wird eine Einkapselungsmasse 50 gezeigt, die den Halbleiterchip 10, das Kontaktelement 40 und einen Teil des ersten Substratelements 20 und des zweiten Substratelements 30 einkapselt. Gemäß einer Ausführungsform eines Verfahrens zum Fertigen eines elektronischen Bauelements wird die Einkapselungsmasse 50 so strukturiert, dass das Kontaktelement 40 mindestens teilweise freigelegt wird. Insbesondere kann die Einkapselungsmasse 50 von der Oberfläche 50A bis hinunter zur Ebene P mindestens teilweise entfernt werden, sodass mindestens ein Teil der Oberfläche 40A des Kontaktelements 40 freigelegt wird. Gemäß einer Ausführungsform umfasst das Freilegen der Oberfläche 40A Abschleifen der Einkapselungsmasse 50 von der Oberfläche 50A bis hinunter zur Ebene P.
  • Mit Bezug auf 1E wird eine Ausführungsform eines elektronischen Bauelements 100 mit einer Einkapselungsmassenoberfläche 50B gezeigt, das eine freigelegte Kontaktklammeroberfläche 40A umfasst. Gemäß einer Ausführungsform kann das hier gezeigte elektronische Bauelement 100 ein Produkt der teilweisen Einkapselungsmassenentfernung sein, die mit Bezug auf 1D beschrieben wurde. Gemäß einer anderen Ausführungsform ist kein Einkapselungsmassenentfernungsschritt nötig, denn die Einkapselungsmasse wird derart aufgebracht, dass die Kontaktelementoberfläche 40A nie eingekapselt wird. Zum Beispiel kann eine Maske genutzt werden, um zu verhindern, dass die Kontaktelementoberfläche 40A eingekapselt wird.
  • Gemäß noch einer anderen Ausführungsform werden ein Halbleiterchip 10, ein erstes Substratelement 20 und ein zweites Substratelement 30 bereitgestellt. Dann wird auf den Halbleiterchip und die Substratelemente die Einkapselungsmasse 50 aufgebracht. Danach wird die Einkapselungsmasse 50 unter Nutzung zweckdienlicher, aus dem Stand der Technik bekannter Mikrostrukturierungstechniken strukturiert, um in der Einkapselungsmasse 50 einen Hohlraum in der Form des Kontaktelements 40 zu fertigen. Dann wird der Hohlraum mit elektrisch leitendem Material unter Nutzung von aus dem Stand der Technik bekannten Techniken wie Galvanisierungstechniken aufgefüllt, um das Kontaktelement 40 zu fertigen. Gemäß dieser Ausführungsform kann die Einkapselungsmasse 50 ein Laminat umfassen.
  • Es ist zu beachten, dass die Kontaktelementoberfläche 40A nicht zwangsläufig koplanar mit der Einkapselungsmassenoberfläche 50B sein muss. Gemäß einer Ausführungsform ragt das Kontaktelement 40 von der Einkapselungsmassenoberfläche 50B so heraus, dass Seitenflächen des Kontaktelements 40, die die Oberfläche 40A mit der Oberfläche 40B gegenüber verbinden, mindestens teilweise freigelegt werden. Gemäß einer anderen Ausführungsform liegt die Oberfläche 40A in einer Ebene unter der Oberfläche 50B wie in der Ausführungsform 200 eines elektronischen Bauelements, die mit Bezug auf 2 gezeigt wird.
  • Mit Bezug auf 1F wird eine Ausführungsform eines elektronischen Bauelements 100 gezeigt, die eine Wärmesenke 60 umfasst. Gemäß einer Ausführungsform wird eine Befestigung 70 genutzt, um die Wärmesenke 60 am Kontaktelement 40 mechanisch zu befestigen. Die Befestigung 70 umfasst möglicherweise eine Schraube, die ausgestaltet ist, um die Wärmesenke am Kontaktelement zu befestigen. Die Befestigung befindet sich möglicherweise über der ersten Oberfläche des Halbleiterchips 10, wie in 1F gezeigt. Alternativ befindet sich die Befestigung möglicherweise in einem Bereich der Kontaktklammer, der nicht über der ersten Oberfläche des Halbleiterchips 10 liegt. Gemäß einer Ausführungsform ist zwischen dem Kontaktelement und der Wärmesenke eine elektrisch isolierende Schicht so aufgebracht, dass beide thermisch, jedoch nicht elektrisch verbunden sind.
  • Gemäß einer Ausführungsform wird ein Klemmstück genutzt, um die Wärmesenke am Kontaktelement zu befestigen. Das Klemmstück kann statt der Schraube oder zusammen mit der Schraube genutzt werden. Des Weiteren können ein Kleber und/oder ein Lot genutzt werden, um die Wärmesenke 60 am Kontaktelement 40 zu befestigen. Gemäß einer Ausführungsform werden ein Kleber und/oder ein Lot, jedoch keine Schraube oder kein Klemmstück oder keine Schraube und auch kein Klemmstück genutzt.
  • Die Wärmesenke 60 kann Kühlrippen wie die in 1F schematisch gezeigten Kühlrippen 60A umfassen. Die Wärmesenke umfasst möglicherweise ein Metall wie zum Beispiel Kupfer oder eine Metalllegierung, insbesondere kann sie die gleichen Materialien umfassen wie das Kontaktelement. Die Wärmesenke kann beliebige zweckdienliche Abmessungen und eine beliebige zweckdienliche Form haben. Die Kontakte zwischen dem Halbleiterchip 10 und dem Kontaktelement 40 und zwischen dem Kontaktelement 40 und der Wärmesenke 60 sind so ausgestaltet, dass Wärme effizient vom Halbleiterchip und vom Kontaktelement an die Wärmesenke übertragen werden kann.
  • Gemäß manchen Ausführungsformen wird die Wärmesenke teilweise von der Einkapselungsmasse 50 bedeckt. In einer Ausführungsform wird die Wärmesenke so bedeckt, dass nur die Kühlrippen 60A von der Einkapselungsmasse freigelegt sind.
  • Mit Bezug auf 2 wird eine Ausführungsform eines elektronischen Bauelements 200 gezeigt. Das elektronische Bauelement 200 unterscheidet sich vom elektronischen Bauelement 100 in der Ausgestaltung der Einkapselungsmasse 50 insofern, als nur ein Teil der Oberfläche 40A des Kontaktelements 40 freigelegt ist. Dennoch kann eine Wärmesenke so angebracht sein, dass sie den freigelegten Teil des Kontaktelements kontaktiert. Die Einkapselungsmasse umfasst möglicherweise mehr als eine Öffnung, die unterschiedliche Teile des Kontaktelements freilegt.
  • Mit Bezug auf die 3A–3D werden beispielhafte Fertigungsstufen gemäß einer Ausführungsform eines elektronischen Bauelements 300 gezeigt. Das elektronische Bauelement 300 kann Teile umfassen, die mit denen des elektronischen Bauelements 100 identisch sind und mit den gleichen Bezugszeichen versehen sein können. 3A zeigt einen Halbleiterchip 10, der eine erste Elektrode 10A und eine dritte Elektrode 10C auf einer ersten Oberfläche umfasst. Der Halbleiterchip kann weiter eine zweite Elektrode auf einer zweiten Oberfläche gegenüber der ersten Oberfläche umfassen. Der Halbleiterchip 10 ist auf einem zweiten Substratelement 30 so angeordnet, dass die zweite Elektrode mit ihm elektrisch verbunden ist. Das zweite Substratelement kann eine zweite Leitung 30A und ein Montageloch 30B umfassen. Das elektronische Bauelement 300 umfasst weiter ein erstes Substratelement 20, das eine erste Leitung 20A umfasst, und ein drittes Substratelement 21, das eine dritte Leitung 21A umfasst.
  • Mit Bezug auf 3B werden ein erstes Kontaktelement 40 und ein zweites Kontaktelement 41 gezeigt. Das erste Kontaktelement 40 ist ausgestaltet, um die erste Elektrode 10A mit dem ersten Substratelement 20 elektrisch zu verbinden. Das erste Kontaktelement 40 kann eine Kontaktklammer umfassen. Das zweite Kontaktelement 41 ist ausgestaltet, um die dritte Elektrode 10C mit dem dritten Substratelement 21 elektrisch zu verbinden. Das zweite Kontaktelement 21 kann einen Bonddraht umfassen.
  • Mit Bezug auf 3C wird eine Einkapselungsmasse 50 gezeigt. Die Einkapselungsmasse 50 kann ausgestaltet sein, um den Halbleiterchip 10 und das zweite Kontaktelement 41 sowie mindestens einen Teil des ersten Substratelements 20, des zweiten Substratelements 30 und des dritten Substratelements 21 und das erste Kontaktelement 40 einzukapseln. Wie ersichtlich ist, ist mindestens ein Teil der oberen Oberfläche 40A des ersten Kontaktelements von der Einkapselungsmasse 50 freigelegt.
  • Mit Bezug auf 3D wird eine Querschnittsansicht des elektronischen Bauelements 300 entlang der Linie A-A' in 3C gezeigt. Die Leitungen 20A, 30A und 21A müssen nicht in derselben Ebene sein wie der Teil des zweiten Substratelements 30, auf dem der Halbleiterchip 10 montiert ist.
  • Mit Bezug auf 4 wird eine Ausführungsform eines Halbleiterbauelements 400 gezeigt. Das Halbleiterbauelement 400 umfasst eine Kontaktklammer, die mehrere Teile 42–45 umfasst. Gemäß einer Ausführungsform werden einer oder mehr als einer oder alle der Teile 42–45 durch Galvanisieren gefertigt. Gemäß einer Ausführungsform werden die Teile 42–45 nach der Einkapselung mit der Einkapselungsmasse 50 und der anschließenden Mikrostrukturierung der Einkapselungsmasse 50 gefertigt. Gemäß einer anderen Ausführungsform werden die Teile 42–45 vor der Einkapselung gefertigt. Die Teile 42–45 können das gleiche Material oder die gleiche Materialzusammensetzung umfassen. Die Teile 42–45 können auch unterschiedliche Materialien oder unterschiedliche Materialzusammensetzungen umfassen.
  • Gemäß einer Ausführungsform sind alle Teile 42–45 elektrisch und thermisch leitend. Gemäß einer anderen Ausführungsform ist mindestens eines der Teile 42–45 thermisch leitend, jedoch nicht elektrisch leitend. Dennoch sind die Teile 42–45 nach wie vor so ausgestaltet, dass zwischen der ersten Elektrode 10A und dem ersten Substratelement 20 eine elektrisch leitende Verbindung vorhanden ist.
  • Mit Bezug auf 5 wird eine Ausführungsform eines elektronischen Bauelements 500 gezeigt. Die Vorderseite des elektronischen Bauelements 500 ist nicht flach, sondern umfasst eine Stufe S, wobei die Stufenhöhe gemäß einer Ausführungsform möglicherweise kleiner ist als 2 mm, insbesondere kleiner als 1 mm, oder kleiner als 500 μm oder kleiner als 200 μm. Eine kleine Stufenhöhe kann beim Anordnen der Wärmesenke 60 auf der Vorderseite des elektronischen Bauelements 500 vorteilhaft sein. Gemäß einer Ausführungsform umfasst das elektronische Bauelement 500 möglicherweise weiter ein Montageloch 30B.
  • Es ist zu beachten, dass die Einkapselungsmasse in der in 5 abgebildeten Ausführungsform so ausgestaltet ist, dass nur die obere Oberfläche 40A des Kontaktelements und die Leitungen 20A, 30A und 21A freigelegt sind. Insbesondere ist das zweite Substratelement 30 an der Einkapselungsmassenrückseite 50C nicht freigelegt. Gemäß einer anderen Ausführungsform ist das zweite Substratelement 30 mindestens teilweise freigelegt.
  • Mit Bezug auf 6 wird ein Ablaufschaubild eines Verfahrens 600 zum Fertigen eines elektronischen Bauelements gezeigt. Das Verfahren 600 umfasst die Schritte 601–603. Schritt 601 umfasst das Bereitstellen eines Halbleiterchips, der eine erste Elektrode umfasst, und das Bereitstellen eines ersten Substratelements. Schritt 602 umfasst elektrisches Verbinden der ersten Elektrode mit dem ersten Substratelement unter Nutzung eines Kontaktelements. Schritt 603 umfasst das Bereitstellen einer Einkapselungsmasse, die den Halbleiterchip einkapselt, wobei die Einkapselungsmasse ausgestaltet ist, um das Kontaktelement mindestens teilweise freizulegen. Das Verfahren 600 umfasst möglicherweise einen zusätzlichen Schritt, wobei der zusätzliche Schritt das Verbinden einer Wärmesenke mit der mindestens teilweise freigelegten Kontaktklammer umfasst.
  • Auch wenn die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben wurden, versteht es sich, dass verschiedene Änderungen, Ersetzungen und Abwandlungen hierin vorgenommen werden können, ohne vom Gedanken und vom Schutzbereich der Erfindung, wie von den beigefügten Ansprüchen definiert, abzuweichen.
  • Ferner soll der Schutzbereich der vorliegenden Anmeldung nicht eingeschränkt sein auf die konkreten Ausführungsformen des Prozesses, der Maschine, der Herstellungsart, der Werkstoffzusammensetzung, der Mittel, der Verfahren und der Schritte, die in der Patentschrift beschrieben werden. Wie der Durchschnittsfachmann anhand der Offenbarung der vorliegenden Erfindung ohne Weiteres erkennt, können Prozesse, Mittel, Verfahren oder Schritte, die es bereits gibt oder die später noch entwickelt werden, die im Wesentlichen dieselbe Funktion erfüllen oder im Wesentlichen dasselbe Ergebnis erzielen wie die entsprechenden Ausführungsformen, die hierin beschrieben werden, gemäß der vorliegenden Erfindung gebraucht werden. Demzufolge sollen im Schutzbereich der beigefügten Ansprüche solche Prozesse, Mittel, Verfahren oder Schritte enthalten sein.
  • Wenngleich die Erfindung mit Bezug auf eine oder mehrere Implementierungen veranschaulicht und beschrieben wurde, können an den veranschaulichten Beispielen Abwandlungen und/oder Modifikationen vorgenommen werden, ohne vom Gedanken und vom Schutzbereich der beigefügten Ansprüche abzuweichen. Vor allem hinsichtlich der verschiedenen Funktionen, die von den oben beschriebenen Komponenten oder Strukturen (Baugruppen, Bauelementen, Schaltungen, Systemen etc.) durchgeführt werden, sollen die Begriffe (einschließlich einer Bezugnahme auf ein „Mittel”), die zum Beschreiben solcher Komponenten genutzt werden, sofern nicht anders angegeben, jeglicher Komponenten oder Strukturen entsprechen, welche die genannte Funktion der beschriebenen Komponente durchführen (die z. B. funktional äquivalent sind), selbst wenn sie zur offenbarten Struktur, welche die Funktion in den hierin veranschaulichten beispielhaften Implementierungen der Erfindung durchführt, strukturell nicht äquivalent sind.

Claims (20)

  1. Bedrahtetes elektronisches Bauelement, das Folgendes umfasst: einen Halbleiterchip, der eine erste Elektrode auf einer ersten Oberfläche des Halbleiterchips umfasst; eine Einkapselungsmasse, die den Halbleiterchip einkapselt; ein erstes Substratelement; und ein Kontaktelement, das ausgestaltet ist, um die erste Elektrode mit dem ersten Substratelement zu verbinden; wobei die Einkapselungsmasse ausgestaltet ist, um das Kontaktelement mindestens teilweise freizulegen.
  2. Bedrahtetes elektronisches Bauelement nach Anspruch 1, das weiter eine Wärmesenke umfasst, die mit dem Kontaktelement thermisch verbunden ist.
  3. Bedrahtetes elektronisches Bauelement nach Anspruch 2, wobei die Wärmesenke über eine Schraube und/oder ein Klemmstück am Kontaktelement mechanisch befestigt ist.
  4. Bedrahtetes elektronisches Bauelement nach einem der vorhergehenden Ansprüche, wobei die Einkapselungsmasse eine Stufe auf einer Vorderseite der Einkapselungsmasse umfasst, die das mindestens teilweise freigelegte Kontaktelement umfasst.
  5. Bedrahtetes elektronisches Bauelement nach einem der vorhergehenden Ansprüche, wobei das Kontaktelement eine Kontaktklammer umfasst.
  6. Bedrahtetes elektronisches Bauelement nach Anspruch 5, wobei die Kontaktklammer ein einstückiges Teil ist.
  7. Bedrahtetes elektronisches Bauelement nach Anspruch 5, wobei die Kontaktklammer mehr als ein Teil umfasst.
  8. Bedrahtetes elektronisches Bauelement nach einem der vorhergehenden Ansprüche, wobei die erste Elektrode eine Source-Elektrode oder eine Emitter-Elektrode ist.
  9. Bedrahtetes elektronisches Bauelement nach einem der vorhergehenden Ansprüche, wobei das erste Substratelement eine erste Leitung des bedrahteten elektronischen Bauelements umfasst.
  10. Bedrahtetes elektronisches Bauelement nach einem der vorhergehenden Ansprüche, wobei die erste Oberfläche des Halbleiterchips vier Kanten umfasst und das Kontaktelement über mindestens zwei der vier Kanten liegt.
  11. Bedrahtetes elektronisches Bauelement nach Anspruch 9 oder 10, das weiter Folgendes umfasst: eine zweite Elektrode auf einer zweiten Oberfläche des Halbleiterchips; und ein zweites Substratelement, das mit der zweiten Elektrode verbunden ist.
  12. Bedrahtetes elektronisches Bauelement nach Anspruch 11, wobei die zweite Elektrode eine Drain-Elektrode oder eine Kollektor-Elektrode ist.
  13. Bedrahtetes elektronisches Bauelement nach Anspruch 12, das weiter Folgendes umfasst: eine dritte Elektrode auf der ersten Oberfläche des Halbleiterchips, wobei die dritte Elektrode eine Gate-Elektrode oder eine Basis-Elektrode ist.
  14. Bedrahtetes elektronisches Bauelement nach Anspruch 13, das weiter Folgendes umfasst: ein zweites Leitungselement, das mit der Drain-Elektrode elektrisch verbunden ist; und ein drittes Leitungselement, das mit der Gate-Elektrode elektrisch verbunden ist, wobei das erste, das zweite und das dritte Leitungselement für Einführungen in Durchgangsbohrungen einer Leiterplatte ausgestaltet sind.
  15. Bedrahtetes elektronisches Bauelement nach einem der vorhergehenden Ansprüche, wobei eine Oberfläche der Einkapselungsmasse koplanar mit einer mindestens teilweise freigelegten Oberfläche des Kontaktelements ist.
  16. Bedrahtetes elektronisches Bauelement, das Folgendes umfasst: einen Halbleiterchip, der eine erste Elektrode auf einer ersten Oberfläche des Halbleiterchips umfasst; ein erstes externes Verbindungselement; ein Kontaktelement, das ausgestaltet ist, um die erste Elektrode mit dem ersten externen Verbindungselement zu verbinden; und eine Wärmesenke, die mit dem Kontaktelement verbunden ist.
  17. Verfahren zum Fertigen eines bedrahteten elektronischen Bauelements, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Halbleiterchips, der eine erste Elektrode auf einer ersten Oberfläche des Halbleiterchips umfasst; Bereitstellen eines ersten Substratelements; elektrisches Verbinden der ersten Elektrode mit dem ersten Substratelement unter Nutzung eines Kontaktelements; und Bereitstellen einer Einkapselungsmasse, die den Halbleiterchip einkapselt, wobei die Einkapselungsmasse ausgestaltet ist, um das Kontaktelement mindestens teilweise freizulegen.
  18. Verfahren nach Anspruch 17, das weiter Abschleifen der Einkapselungsmasse umfasst, um das Kontaktelement mindestens teilweise freizulegen.
  19. Verfahren nach Anspruch 17 oder 18, wobei die Einkapselungsmasse während der Einkapselung so aufgebracht wird, dass das Kontaktelement mindestens teilweise freigelegt bleibt.
  20. Verfahren nach einem der Ansprüche 17 bis 19, das weiter Folgendes umfasst: Verbinden einer Wärmesenke mit dem teilweise freigelegten Kontaktelement.
DE102015100862.9A 2014-01-28 2015-01-21 Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements Active DE102015100862B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/165,754 US9230880B2 (en) 2014-01-28 2014-01-28 Electronic device and method for fabricating an electronic device
US14/165,754 2014-01-28

Publications (2)

Publication Number Publication Date
DE102015100862A1 true DE102015100862A1 (de) 2015-07-30
DE102015100862B4 DE102015100862B4 (de) 2022-01-27

Family

ID=53523074

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015100862.9A Active DE102015100862B4 (de) 2014-01-28 2015-01-21 Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements

Country Status (3)

Country Link
US (1) US9230880B2 (de)
CN (1) CN104810330B (de)
DE (1) DE102015100862B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021125397A1 (de) 2021-09-30 2023-03-30 Infineon Technologies Ag Chipgehäuse mit kontaktklammer

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406650B2 (en) 2014-01-31 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US20150287697A1 (en) 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
CN106558568B (zh) * 2015-09-30 2020-05-12 台达电子工业股份有限公司 封装结构
DE112019005011T5 (de) * 2018-10-02 2021-06-24 Rohm Co., Ltd. Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102019133234B4 (de) * 2019-12-05 2024-01-25 Infineon Technologies Ag Halbleiterbauelement und verfahren zu seiner herstellung
EP3909073B1 (de) 2020-01-30 2024-03-06 Hitachi Energy Ltd Leistungshalbleitermodul mit zugänglichen metallklammern
CN117810183A (zh) * 2022-09-30 2024-04-02 力特半导体（无锡）有限公司 半导体封装件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19806817C1 (de) 1998-02-18 1999-07-08 Siemens Ag EMV-optimierter Leistungsschalter
US6496373B1 (en) * 1999-11-04 2002-12-17 Amerasia International Technology, Inc. Compressible thermally-conductive interface
JP4007304B2 (ja) 2003-10-14 2007-11-14 株式会社デンソー 半導体装置の冷却構造
DE102005057401B4 (de) 2005-11-30 2009-10-08 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
US20080054449A1 (en) 2006-08-31 2008-03-06 Infineon Technologies Ag Semiconductor component with cooling apparatus
JP2008227131A (ja) 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
US7851908B2 (en) * 2007-06-27 2010-12-14 Infineon Technologies Ag Semiconductor device
US7737548B2 (en) 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US8410590B2 (en) * 2008-09-30 2013-04-02 Infineon Technologies Ag Device including a power semiconductor chip electrically coupled to a leadframe via a metallic layer
JP2010171271A (ja) * 2009-01-23 2010-08-05 Renesas Technology Corp 半導体装置およびその製造方法
ITVI20120136A1 (it) 2012-06-06 2013-12-07 St Microelectronics Srl Dispositivo a semiconduttore comprensivo dell'involucro e avente una superficie metallica superiore

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021125397A1 (de) 2021-09-30 2023-03-30 Infineon Technologies Ag Chipgehäuse mit kontaktklammer

Also Published As

Publication number Publication date
US9230880B2 (en) 2016-01-05
US20150214133A1 (en) 2015-07-30
CN104810330A (zh) 2015-07-29
CN104810330B (zh) 2018-06-05
DE102015100862B4 (de) 2022-01-27

Similar Documents

Publication Publication Date Title
DE102015100862B4 (de) Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102009006152B4 (de) Verfahren zur Herstellung eines Elektronikbauelements
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102013106936B4 (de) Chip-Baustein und Verfahren zu seiner Herstellung
DE102014102006B4 (de) Halbleitermodul
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102015115999B4 (de) Elektronische Komponente
DE102014117953B4 (de) Halbleiterbauelement und Halbleiterpackage mit mehreren Halbleiterchips und einem Laminat und Herstellungsverfahren dafür
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE102014117523A1 (de) Elektronische Vorrichtung
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102014103215A1 (de) Verpackte Vorrichtung mit nicht ganzzahligen Anschlussrastern und Verfahren zu deren Herstellung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102021102421A1 (de) Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative