WO2012013416A1 - Modul und herstellungsverfahren - Google Patents

Modul und herstellungsverfahren Download PDF

Info

Publication number
WO2012013416A1
WO2012013416A1 PCT/EP2011/059961 EP2011059961W WO2012013416A1 WO 2012013416 A1 WO2012013416 A1 WO 2012013416A1 EP 2011059961 W EP2011059961 W EP 2011059961W WO 2012013416 A1 WO2012013416 A1 WO 2012013416A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier substrate
chip
component
support frame
support elements
Prior art date
Application number
PCT/EP2011/059961
Other languages
English (en)
French (fr)
Inventor
Kim Choong Lee
Marc Huesgen
Original Assignee
Epcos Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos Ag filed Critical Epcos Ag
Priority to JP2013521030A priority Critical patent/JP2013539253A/ja
Priority to US13/812,490 priority patent/US9253886B2/en
Priority to KR1020137004889A priority patent/KR101917716B1/ko
Priority to CN2011800370056A priority patent/CN103038871A/zh
Publication of WO2012013416A1 publication Critical patent/WO2012013416A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Definitions

  • the invention relates to a module in which a component chip is applied to a carrier substrate in a flip-chip method.
  • the component chip is, in particular, a SAW filter chip which is sensitive on its surface
  • component structures are mechanically sensitive and can be protected, for example, by a cavity. This could serve, for example, a housing of the component chip.
  • DE 10 2006 025 162 B3 discloses a component encapsulation in which a component chip carrying the component structures is mounted on a carrier substrate in flip-chip technology with the aid of bump connections and spaced apart from one another
  • Carrier substrate is disposed above this.
  • a frame is formed on the surface of the carrier substrate, which rests on the surface of the component chip or leaves a narrow gap and thus forms a component structures receiving cavity.
  • the cavity is sealed to the outside by a sealing material.
  • DE 10 2007 025 992 A1 discloses a MEMS package in which a support frame is mounted on a substrate
  • this frame structure is applied. In an alternative embodiment this frame structure is applied on the chip itself. The electrical connections between component chip and carrier substrate via bumps.
  • the object of the present invention is a module
  • Claim 8 relates to a manufacturing method for a module according to the invention.
  • a module which comprises a device chip applied in flip-chip technology on a single-layer or multilayer carrier substrate.
  • Carrier substrate facing surface has this
  • Component chip component structures a support frame and support elements. Furthermore, by the support elements and / or the support frame, an electrical connection between the component structures of the component chip and the
  • Carrier substrate produced.
  • Support frames are produced in a common process step on the surface of the component chip, so that in the manufacture of the heights of the support elements and the
  • module according to the invention it is possible, in a single or a plurality of method steps, to use one or more component chips in flip-chip technology on the carrier substrate apply, electrically connect them to the carrier substrate and between the chip and the surface of the
  • the electrical connection between the component chip and the carrier substrate is effected by support elements which are applied to the surface of the chip.
  • the support frame is mechanically fixed to the carrier substrate and z. B. soldered. The soldering of the support frame with the
  • Carrier substrate mainly serves a mechanical
  • Attachment of the support frame is usually also possible that the frame is connected to ground.
  • the support frame forms a cavity in which the
  • a component structure is understood to mean in particular a microelectromechanical one
  • MEMS component Component
  • / or acoustic wave electroacoustic component structures
  • Microelectromechanical components can be sensors and
  • actuators which are usually mechanically sensitive or must remain mobile for their function in the encapsulated state. To protect the components even better, the actuators
  • This encapsulation layer is, for example, a glob top mass.
  • This may comprise a liquid processable and thermally curable resin, for. B. on epoxy basis.
  • the support elements and the support frame consist essentially of metal, in particular of copper.
  • the carrier substrate may additionally
  • the present invention further relates to a method for producing a module as described above.
  • a supporting frame and supporting elements are produced on the surface of the component chip facing the carrier substrate in a common method step, so that their heights coincide. Since support frames and support elements are matched in their heights, a hermetically sealed cavity can form during the connection to the planar surface of the carrier substrate.
  • Device chip is flip-chip on the
  • the carrier substrate has an integrated electrical
  • Wiring up may be formed in multiple layers, wherein on and between individual layers of a mechanically stable and electrically insulating material structured metallization levels are provided, which realize a corresponding wiring.
  • the individual metallization levels are preferably offset from each other
  • Carrier substrate applied metallic pads and arranged on the underside of the carrier substrate
  • metallization can also cause passive electrical components such as resistors,
  • the circuit is preferably with the
  • LTCC low temperature cofired ceramic
  • Carrier substrate have a solderable or bondable surface, in particular a UBM metallization (under bump
  • Regions of this metallization layer are patterned into connection or contact surfaces.
  • a metallic growth layer or seed layer is applied to the surface of the carrier substrate for subsequent metallization, for example, without current or in a PVD method. Over this growth layer becomes a galvanostabiler resist applied and structured according to the desired structure of the support frame and the support elements, for. B.
  • Carrier substrate can also be exposed photolithographically via a mask.
  • the growth layer is galvanically reinforced, for example by electrodepositing copper.
  • a passivation layer can also be applied to the copper, for example nickel.
  • a planarization process can be carried out in which the surfaces of the electroplating resist and the reinforced growth layer are removed until an overall planar surface is produced. Subsequently, the galvanic resist is removed and etched away the underlying residues of the growth layer.
  • a support frame and supporting elements with a flat surface are formed on the component chip so that they can be flush or almost flush with the likewise planar surface of the carrier substrate.
  • the support elements are electrically connected to the carrier substrate.
  • the support frame is also soldered to the carrier substrate in the same step.
  • Carrier substrate may be electrically connected to each other via the support elements, wherein at the same time a
  • Component chip and the other components are applied. This may, for example, be a glob top cover.
  • Figure 1 shows a device chip with support elements and a
  • FIG. 2 shows the module according to the invention in unconnected
  • FIG. 3 shows the module according to the invention, in which the
  • Component chip has been connected to the carrier substrate and an encapsulation layer has been applied.
  • FIG. 1 shows a component chip 1 as a bare chip, so-called bare die. In that shown in Figure 1
  • Component chip 1 is a SAW filter that has on its upper side 2 component structures 3.
  • the upper side 2 of the component chip 1 also has a
  • Support frame 4 and 5 support elements.
  • the support elements may be seated on connection surfaces of the component structures or may be electrically connected thereto.
  • Support frame 4 and support elements 5 are matched in height to each other, since they are in a common
  • Process step are prepared and optionally still planarized.
  • Support frame 4 and support elements 5 project beyond the component structures 3 in height.
  • Component structures 3 are within the frame 4
  • FIG. 2 shows the module according to the invention in cross-section in a method step before the bonding or soldering of the component chip.
  • the device chip 1 is on a
  • Carrier substrate 6 bonded or soldered.
  • Carrier substrate 6 may be formed one or more layers. On the surface 7 of the carrier substrate 6 are the first and second layers.
  • Connection or contact surfaces 8 structured.
  • Component chip 1 are arranged such that they can be connected to the connection or contact surfaces 8 of the carrier substrate 6.
  • the support elements 5 and the support frame 4 consist essentially of metal, in particular copper. At its ends facing the carrier substrate 6, soldering material 9 is located in this embodiment.
  • FIG. 3 shows the module m in a later method step, in which the component chip 1 is soldered to the carrier substrate 6 and in which an encapsulation layer 10 has also been applied over the component chip.
  • Carrier substrate 6 an electrical connection between the component structures 3 of the device chip 1 and the carrier substrate 6 is made.
  • a cavity 11 is further formed between support frame 4,
  • one or more bare dies can do so in flip-chip processes on the carrier substrate 6
  • the height of the module can be reduced.
  • the height of the module can be reduced.
  • Encapsulation layer 10 applied to the module This may be a polymer compound, a film or a resin, for example a glob top layer.
  • This may be a polymer compound, a film or a resin, for example a glob top layer.

Abstract

Die Erfindung gibt ein Modul an, welches ein Trägersubstrat (6) mit einer elektrische Verdrahtung und einen in Flip-Chip-Technik auf dem Trägersubstrat (6) montierten Bauelementchip aufweist, wobei der Bauelementchip (1) auf seiner zum Trägersubstrat (6) weisenden Oberfläche (2) Bauelementstrukturen (3), einen Stützrahmen (4) und Stützelemente (5) aufweist, die Stützelemente (5) eine elektrische Verbindung zwischen den Bauelementstrukturen (3) und der elektrischen Verdrahtung des Trägersubstrats (6) herstellen und die Höhe der Stützelemente und die Höhe des Stützrahmens (4) übereinstimmen. Ferner gibt die Erfindung ein Herstellungsverfahren für das Modul an.

Description

Beschreibung
Modul und Herstellungsverfahren Die Erfindung betrifft ein Modul, bei dem ein Bauelementchip im Flip-Chip-Verfahren auf einem Trägersubstrat aufgebracht ist .
Bei dem Bauelementchip handelt es sich insbesondere um einen SAW-Filter-Chip, der auf seiner Oberfläche empfindliche
Bauelementstrukturen aufweist. Diese Bauelementstrukturen sind mechanisch empfindlich und können beispielsweise durch einen Hohlraum geschützt werden. Dazu könnte beispielsweise ein Gehäuse des Bauelementchips dienen.
Für solche Bauelemente ist beispielsweise aus
DE 10 2006 025 162 B3 eine Bauelementverkapselung bekannt, bei der ein die Bauelementstrukturen tragender Bauelementchip in Flip-Chip-Technik mit Hilfe von Bump-Verbindungen auf einem Trägersubstrat montiert und im Abstand zum
Trägersubstrat über diesem angeordnet ist. Dabei wird auf der Oberfläche des Trägersubstrats ein Rahmen ausgebildet, der auf der Oberfläche des Bauelementchips aufliegt oder einen schmalen Spalt belässt und so einen die Bauelementstrukturen aufnehmenden Hohlraum ausbildet. Der Hohlraum ist nach außen durch ein Dichtmaterial abgedichtet. Zusätzlich sind
Stützelemente vorgesehen, die den Bauelementchip mechanisch stützen und auch elektrische Verbindungen zwischen
Bauelementchip und Trägersubstrat herstellen.
Des Weiteren ist aus DE 10 2007 025 992 AI ein MEMS-Package bekannt, bei dem auf einem Substrat ein Stützrahmen
aufgebracht ist. In einem alternativen Ausführungsbeispiel wird diese Rahmenstruktur auf dem Chip selbst aufgebracht. Die elektrischen Verbindungen zwischen Bauelementchip und Trägersubstrat erfolgen über Bumps .
Aufgabe der vorliegenden Erfindung ist es, ein Modul
anzugeben, das einfach herzustellen ist und bei dem auf
Chip angeordnete Bauelemente nicht durch ein separates
Gehäuse geschützt werden müssen . Diese Aufgabe wird erfindungsgemäß durch ein Modul mit dem Merkmalen von Anspruch 1 gelöst. Anspruch 8 betrifft ein Herstellungsverfahren für ein erfindungsgemäßes Modul.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der weiteren Ansprüche.
Es wird ein Modul vorgeschlagen, welches einen in Flip-Chip- Technik auf einem ein- oder mehrschichtigen Trägersubstrat aufgebrachten Bauelementchip umfasst. Auf seiner zum
Trägersubstrat weisenden Oberfläche weist dieser
Bauelementchip Bauelementstrukturen, einen Stützrahmen und Stützelemente auf. Ferner wird durch die Stützelemente und/oder den Stützrahmen eine elektrische Verbindung zwischen den Bauelementstrukturen des Bauelementchips und dem
Trägersubstrat hergestellt. Die Stützelemente und der
Stützrahmen werden in einem gemeinsamen Verfahrensschritt auf der Oberfläche des Bauelementchips hergestellt, so dass sich bei der Herstellung die Höhen der Stützelemente und des
Stützrahmens leicht so einrichten lassen, das sie
übereinstimmen .
Bei dem erfindungsgemäßen Modul ist es möglich, in einem einzigen oder mehreren Verfahrensschritten einen oder mehrere Bauelementchips in Flip-Chip-Technik auf dem Trägersubstrat aufzubringen, diese mit dem Trägersubstrat elektrisch zu verbinden und zwischen Chip und Oberfläche des
Trägersubstrats einen abgeschlossenen Hohlraum auszubilden, Auf dem Trägersubstrat können neben dem in Flip-Chip-Technik aufgebrachten Bauelementchip noch weitere Bauelemente
angeordnet sein.
Die elektrische Verbindung zwischen dem Bauelementchip und dem Trägersubstrat erfolgt durch Stützelemente, die auf der Oberfläche des Chips aufgebracht sind.
In einer Ausgestaltung der Erfindung ist auch der Stützrahmen mit dem Trägersubstrat mechanisch fest verbunden und z. B. verlötet. Das Verlöten des Stützrahmens mit dem
Trägersubstrat dient hauptsächlich einer mechanischen
Befestigung des Stützrahmens. Dabei ist es aber in der Regel auch möglich, dass der Rahmen mit Masse verbunden ist.
Ist der Bauelementchip mit dem Trägersubstrat verbunden, so bildet der Stützrahmen einen Hohlraum aus, in dem die
Bauelementstrukturen gegen äußere Einflüsse geschützt sind. Unter einer Bauelementstruktur versteht man im Sinne dieser Anmeldung insbesondere eine mikroelektromechanische
Komponente (MEMS Bauelement) und/oder mit akustischen Wellen arbeitende elektroakustische Bauelementstrukturen,
beispielsweise einen mit akustischen Volumenwellen
arbeitenden Resonator oder einen mit akustischen
Oberflächenwellen arbeitenden Wandler - SAW Wandler.
Mikroelektromechanische Komponenten können Sensoren und
Aktoren umfassen, die in der Regel mechanisch empfindlich sind oder für ihre Funktion im verkapselten Zustand beweglich bleiben müssen. Um die Bauelemente noch besser zu schützen, sind der
Bauelementchip sowie der Modulträger großflächig mit einer Verkapselungsschicht bedeckt. Bei dieser Verkapselungsschicht handelt es sich beispielsweise um eine Glob Top-Masse. Diese kann ein flüssig verarbeitbares und thermisch härtbares Harz umfassen, z. B. auf Epoxidbasis.
Vorzugsweise bestehen die Stützelemente sowie der Stützrahmen im Wesentlichen aus Metall, insbesondere aus Kupfer. An ihren dem Trägersubstrat zugewandten Enden kann zusätzlich
Lötmaterial aufgebracht sein.
Die vorliegende Erfindung betrifft ferner ein Verfahren zur Herstellung eines oben beschriebenen Moduls. Erfindungsgemäß werden dabei ein Stützrahmen und Stützelemente auf der zum Trägersubstrat weisenden Oberfläche des Bauelementchips in einem gemeinsamen Verfahrensschritt erzeugt, sodass ihre Höhen übereinstimmen. Da Stützrahmen und Stützelemente in ihren Höhen aufeinander abgestimmt sind, kann sich bei der Verbindung mit der planen Oberfläche des Trägersubstrats ein hermetisch abgedichteter Hohlraum ausbilden. Der
Bauelementchip wird im Flip-Chip-Verfahren auf das
Trägersubstrat montiert, wobei über die Stützelemente eine elektrische Verbindung zwischen den Bauelementstrukturen und der elektrischen Verdrahtung des Trägersubstrats hergestellt wird .
Das Trägersubstrat weist eine integrierte elektrische
Verdrahtung auf. Dazu kann es mehrlagig ausgebildet sein, wobei auf zwischen und unter einzelnen Lagen eines mechanisch stabilen und elektrisch isolierenden Materials strukturierte Metallisierungsebenen vorgesehen sind, die eine entsprechende Verdrahtung realisieren. Die einzelnen Metallisierungsebenen sind über vorzugsweise gegeneinander versetzte
Durchkontaktierungen miteinander verbunden, so dass ein elektrischer Kontakt für auf der Oberfläche des
Trägersubstrats aufgebrachte metallische Anschlussflächen und auf der Unterseite des Trägersubstrats angeordnete
Außenkontakte hergestellt ist.
In den Metallisierungsebenen kann die Metallisierung zudem zu passiven elektrischen Komponenten wie Widerständen,
Induktivitäten und Kapazitäten strukturiert sein, die
zusammen eine Schaltung oder einen Teil einer Schaltung realisieren. Die Schaltung ist vorzugsweise mit dem
Bauelementchip verbunden und wirkt mit diesem zusammen. Als mechanisch stabiles Material ist ein insbesondere
hochgefülltes Kunststoffmaterial mit geringer Wasseraufnahme, geringer Gaspermeabilität und einem anpassbaren thermischen Ausdehnungskoeffizienten (z. B. LCP (liquid crystal polymer) ) oder eine Keramik, wie insbesondere eine HTCC (high
temperature cofired ceramic) oder eine LTCC (low temperature cofired ceramic) geeignet.
Die Anschlussmetallisierungen auf der Oberseite des
Trägersubstrats weisen eine löt- oder bondbare Oberfläche auf, insbesondere eine UBM-Metallisierung (under bump
metallization) . Bereiche dieser Metallisierungsschicht werden zu Anschluss- oder Kontaktflächen strukturiert.
In einer Ausgestaltung des Verfahrens wird auf der Oberfläche des Trägersubstrats eine metallische Wachstumsschicht oder Seedlayer für eine spätere Metallisierung aufgebracht, beispielsweise stromlos oder in einem PVD-Verfahren . Über dieser Wachstumsschicht wird ein galvanostabiler Resist aufgebracht und entsprechend der gewünschten Struktur des Stützrahmens und der Stützelemente strukturiert, z. B.
mittels Laserlithographie. Bei nicht verzogenem
Trägersubstrat kann auch über eine Maske photolithographisch belichtet werden.
Im nächsten Schritt wird die Wachstumsschicht galvanisch verstärkt, beispielsweise durch galvanisches Abscheiden von Kupfer. Als Deckschicht kann noch eine Passivierungsschicht auf das Kupfer aufgebracht werden, beispielsweise aus Nickel.
Anschließend kann ein Planarisierungsverfahren durchgeführt werden, bei dem die Oberflächen des Galvanikresists und der verstärkten Wachstumsschicht so weit abgetragen werden, bis eine insgesamt plane Oberfläche erzeugt ist. Anschließend wird der Galvanikresist entfernt und die darunter liegenden Reste der Wachstumsschicht weggeätzt.
Durch die Planarisierung entsteht auf dem Bauelementchip ein Stützrahmen und Stützelemente mit einer planen Oberfläche, so dass diese bündig oder nahezu bündig mit der ebenso planen Oberfläche des Trägersubstrats abschließen können.
Anschließend werden die Stützelemente mit dem Trägersubstrat elektrisch verbunden. In einer Ausführung der vorliegenden Erfindung wird im gleichen Schritt auch der Stützrahmen mit dem Trägersubstrat verlötet. Der Bauelementchip und das
Trägersubstrat können elektrisch über die Stützelemente miteinander verbunden sein, wobei gleichzeitig eine
mechanische Stabilität erzielt und ferner ein Hohlraum zwischen Stützrahmen, Bauelementchip und Trägersubstrat eingeschlossen wird. In diesem Hohlraum sind die Bauelementstrukturen geschützt und haben genügend Freiraum für funktionsbedingte Auslenkungen oder Schwingungen.
Es ist möglich auf dem Trägersubstrat neben dem hier
beschriebenen Bauelementchip weitere Bauelemente
aufzubringen. Zur Verbesserung des mechanischen Schutzes kan nun noch eine Verkapselungsschicht gemeinsam über den
Bauelementchip und die weiteren Bauelemente aufgebracht werden. Dabei kann es sich beispielsweise um eine Glob Top- Abdeckung handeln.
Im Folgenden wird die Erfindung anhand von Ausführungsbei¬ spielen und der dazugehörigen Figuren näher erläutert. Die Figuren zeigen anhand schematischer und nicht maßstabsgetreuer Darstellungen verschiedene Ausführungsbeispiele der Erfindung .
Es zeigen:
Figur 1 einen Bauelementchip mit Stützelementen und einem
Stützrahmen,
Figur 2 das erfindungsgemäße Modul in unverbundenem
Zustand,
Figur 3 das erfindungsgemäße Modul, bei dem der
Bauelementchip mit dem Trägersubstrat verbunden wurde und eine Verkapselungsschicht aufgebracht wurde .
Figur 1 zeigt einen Bauelementchip 1 als nackten Chip, sogenannten bare die. Bei dem in Figur 1 dargestellten
Bauelementchip 1 handelt es sich hier um ein SAW-Filter, das auf seiner Oberseite 2 Bauelementstrukturen 3 aufweist. Die Oberseite 2 des Bauelementchips 1 weist ferner einen
Stützrahmen 4 sowie Stützelemente 5 auf. Die Stützelemente können auf Anschlussflächen der Bauelementstrukturen aufsitzen oder elektrisch mit diesen verbunden sein.
Stützrahmen 4 und Stützelemente 5 sind in ihrer Höhe aufeinander abgestimmt, da sie in einem gemeinsamen
Verfahrensschritt hergestellt werden und gegebenenfalls noch planarisiert wurden. Stützrahmen 4 und Stützelemente 5 überragen die Bauelementstrukturen 3 in der Höhe. Die
Bauelementstrukturen 3 sind innerhalb des Rahmens 4
angeordnet . Figur 2 zeigt das erfindungsgemäße Modul im Querschnitt in einem Verfahrensschritt vor dem Aufbonden bzw. Auflöten des Bauelementchips. Der Bauelementchip 1 wird auf einem
Trägersubstrat 6 aufgebondet bzw. aufgelötet. Das
Trägersubstrat 6 kann ein- oder mehrschichtig ausgebildet sein. Auf der Oberfläche 7 des Trägersubstrats 6 sind
Anschluss- oder Kontaktflächen 8 strukturiert.
Die Stützelemente 5 sowie der Stützrahmen 4 auf dem
Bauelementchip 1 sind derart angeordnet, dass sie sich mit den Anschluss- oder Kontaktflächen 8 des Trägersubstrats 6 verbinden lassen.
Die Stützelemente 5 sowie der Stützrahmen 4 bestehen im Wesentlichen aus Metall, insbesondere aus Kupfer. An ihren den Trägersubstrat 6 zugewandten Enden befindet sich in dieser Ausführung Lötmaterial 9. Figur 3 zeigt das Modul m einem späteren Verfahrensschritt, bei dem der Bauelementchip 1 mit dem Trägersubstrat 6 verlötet ist und bei dem ferner eine Verkapselungsschicht 10 über dem Bauelementchip aufgebracht wurde. Durch das Verlöten der Stützelemente 5 sowie des Stützrahmens 4 mit dem
Trägersubstrat 6 wird eine elektrische Verbindung zwischen den Bauelementstrukturen 3 des Bauelementchips 1 und dem Trägersubstrat 6 hergestellt. Im gleichen Schritt wird ferner ein Hohlraum 11 ausgebildet zwischen Stützrahmen 4,
Bauelementchip 1 und Trägersubstrat 6. In diesen Hohlraum 11 sind die Bauelementstrukturen 3 vor äußeren Einflüssen geschützt. Es ist somit für ein Modul möglich, den
mechanischen Schutz der Bauelementstrukturen 3 sowie die elektrische Verbindung zu den Bauelementstrukturen 3 in einem gemeinsamen Verfahrensschritt zu gewährleisten.
Bei dem erfindungsgemäßen Modul können ein oder mehrere bare dies in Flip-Chip Verfahren auf dem Trägersubstrat 6
aufgebracht werden. Auf diese Weise können unnötige Gehäuse für die nackten Bauelementchips 1 eingespart werden.
Dementsprechend ist es möglich, die Bauelemente mit einer höheren Packdichte auf den Modulträger anzuordnen. Des
Weiteren kann die Höhe des Moduls reduziert werden. Darüber hinaus können aber dennoch diskrete Bauelemente im SMD
Verfahren auf dem Trägersubstrat aufgebracht werden.
Als mechanischer Schutz wird zusätzlich eine
Verkapselungsschicht 10 auf das Modul aufgebracht. Dabei kann es sich um eine Polymerverbindung, eine Folie oder ein Harz handeln, beispielsweise eine Glob Top-Schicht. Bezugs zeichenliste
1 Bauelementchip
2 Oberseite des Bauelementchips 1
3 Bauelementstrukturen
4 Stützrahmen
5 Stützelemente
6 Trägersubstrat
7 Oberfläche des Trägersubstrats 6
8 Anschluss- oder Kontaktfläche
9 Lötmaterial
10 VerkapselungsSchicht
11 Hohlraum

Claims

Modul mit
• einem Trägersubstrat (6), das eine elektrische
Verdrahtung aufweist, und
• einem in Flip-Chip-Technik auf dem Trägersubstrat (6) montierten Bauelementchip (1), der auf seiner zum Trägersubstrat (6) weisenden Oberfläche (2) Bauelementstrukturen (3), einen Stützrahmen (4) und Stützelemente (5) aufweist, wobei die Stützelemente (5) eine elektrische Verbindung zwischen den
Bauelementstrukturen (3) und der elektrischen
Verdrahtung des Trägersubstrats (6) herstellen und wobei die Höhe der Stützelemente (5) und die Höhe des Stützrahmens (4) übereinstimmen.
Modul gemäß Anspruch 1,
bei dem der Stützrahmen (4) mit dem Trägersubstrat (6) verlötet ist.
Modul gemäß einem der Anspruch 1 oder 2,
bei dem eine Verkapselungsschicht (10) den
Bauelementchip (1) und das Trägersubstrat (6) bedeckt.
Modul gemäß einem der Ansprüche 1-3,
bei dem ein Hohlraum (11) zwischen Stützrahmen (4), Bauelementchip (1) und Trägersubstrat (6) eingeschlossen ist .
Modul gemäß einem der Ansprüche 1-4,
bei dem der Stützrahmen (4) und die Stützelemente (5) im Wesentlichen aus Metall bestehen.
6. Modul gemäß einem der Ansprüche 1-5,
bei dem es sich bei dem Bauelementchip (1) um einen SAW- Filter-Chip oder einen MEMS-Chip handelt.
Verfahren zur Herstellung eines Moduls,
• bei dem ein Trägersubstrat (6) mit einer
elektrische Verdrahtung vorgesehen wird,
• bei dem zumindest ein Bauelementchip (1), der auf seiner zum Trägersubstrat (6) weisenden Oberfläche (2) Bauelementstrukturen (3) aufweist, vorgesehen wird,
• bei dem auf der zum Trägersubstrat (6) weisenden Oberfläche (2) des Bauelementchips (1) in einem gemeinsamen Verfahrensschritt ein Stützrahmen (4) und Stützelemente (5) erzeugt werden, die in ihrer Höhen übereinstimmen, und
• bei dem der Bauelementchip (1) im Flip-Chip- Verfahren auf das Trägersubstrat (6) montiert wird, wobei über die Stützelemente (5) eine elektrische Verbindung zwischen den Bauelementstrukturen (3) und der elektrischen Verdrahtung des
Trägersubstrats (6) hergestellt wird.
Verfahren gemäß Anspruch 7,
bei dem auf das Trägersubstrat (6) eine
Metallisierungsschicht aufgebracht ist und Bereiche der Metallisierungsschicht zu Anschluss- oder Kontaktflächen (8) strukturiert werden. 9. Verfahren gemäß einem der Ansprüche 7 oder 8,
bei dem auf dem Bauelementchip (1) eine metallische
Wachstumsschicht aufgebracht wird.
10. Verfahren gemäß einem der Ansprüche 7 oder 8,
bei dem auf dem Bauelementchip (1) zur Herstellung des Stützrahmens (4) und der Stützelemente (5) eine den Stützrahmen (4) und die Stützelemente (5) aussparende Abformmaske - Galvanikresist - lithographisch erzeugt wird, bei dem die metallische Wachstumsschicht
galvanisch verstärkt wird, und bei dem die Abformmaske entfernt wird. 11. Verfahren gemäß einem der Ansprüche 7-10,
bei dem die Stützelemente (5) und der Stützrahmen (4) durch ein mechanisches Verfahren planarisiert werden.
12. Verfahren gemäß einem der Ansprüche 7-11,
bei dem der Stützrahmen (4) mit dem Trägersubstrat (6) verlötet wird, wobei ein Hohlraum (11) zwischen
Stützrahmen (4), Bauelementchip (1) und Trägersubstrat (6) eingeschlossen wird. 13. Verfahren gemäß einem der Ansprüche 7-12,
bei dem eine Verkapselungsschicht (10) auf den
Bauelementchip (1) und das Trägersubstrat (6)
großflächig aufgebracht wird. 14. Verfahren gemäß einem der Ansprüche 7-12,
bei dem auf dem Trägersubstrat (6) weitere elektrische Bauelemente aufgebracht werden und bei dem eine
Verkapselungsschicht (10) auf den Bauelementchip (1), den weiteren elektrischen Bauelementen und das
Trägersubstrat (6) großflächig aufgebracht wird.
15. Verfahren gemäß einem der Ansprüche 7-14,
bei dem es sich bei dem Bauelementchip (1) um einen SAW- Filter-Chip handelt.
PCT/EP2011/059961 2010-07-28 2011-06-15 Modul und herstellungsverfahren WO2012013416A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013521030A JP2013539253A (ja) 2010-07-28 2011-06-15 モジュール及びその製造方法
US13/812,490 US9253886B2 (en) 2010-07-28 2011-06-15 Module and production method
KR1020137004889A KR101917716B1 (ko) 2010-07-28 2011-06-15 모듈 및 제조 방법
CN2011800370056A CN103038871A (zh) 2010-07-28 2011-06-15 模块和制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010032506A DE102010032506A1 (de) 2010-07-28 2010-07-28 Modul und Herstellungsverfahren
DE102010032506.6 2010-07-28

Publications (1)

Publication Number Publication Date
WO2012013416A1 true WO2012013416A1 (de) 2012-02-02

Family

ID=44359816

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/059961 WO2012013416A1 (de) 2010-07-28 2011-06-15 Modul und herstellungsverfahren

Country Status (6)

Country Link
US (1) US9253886B2 (de)
JP (1) JP2013539253A (de)
KR (1) KR101917716B1 (de)
CN (1) CN103038871A (de)
DE (1) DE102010032506A1 (de)
WO (1) WO2012013416A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5999302B2 (ja) * 2012-02-09 2016-09-28 セイコーエプソン株式会社 電子デバイスおよびその製造方法、並びに電子機器
DE102013215246A1 (de) * 2013-08-02 2015-02-05 Robert Bosch Gmbh Elektronikmodul mit Leiterplatten und anspritzbarem Kunststoff-Dichtring, insbesondere für ein Kfz-Getriebesteuergerät, und Verfahren zum Fertigen desselben

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212181A (ja) * 1994-01-10 1995-08-11 Toyo Commun Equip Co Ltd 表面実装型圧電部品の構造
WO2003058810A1 (de) * 2001-12-28 2003-07-17 Epcos Ag Verkapseltes bauelement mit geringer bauhöhe sowie verfahren zur herstellung
WO2005102910A1 (de) * 2004-04-22 2005-11-03 Epcos Ag Verkapseltes elektrisches bauelement und verfahren zur herstellung
DE102006025162B3 (de) 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
DE102007025992A1 (de) 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
DE102007028288A1 (de) * 2007-06-20 2008-12-24 Epcos Ag MEMS Bauelement und Verfahren zur Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637143A (ja) 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JP4766831B2 (ja) 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
DE102005026243B4 (de) * 2005-06-07 2018-04-05 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
CN101183673A (zh) * 2006-11-13 2008-05-21 中芯国际集成电路制造(上海)有限公司 堆叠式多芯片半导体封装结构及封装方法
DE102007020288B4 (de) * 2007-04-30 2013-12-12 Epcos Ag Elektrisches Bauelement
JP4998073B2 (ja) * 2007-05-07 2012-08-15 ソニー株式会社 半導体チップおよびその製造方法
JP5115524B2 (ja) * 2009-07-08 2013-01-09 パナソニック株式会社 電子部品ユニット及び補強用接着剤

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212181A (ja) * 1994-01-10 1995-08-11 Toyo Commun Equip Co Ltd 表面実装型圧電部品の構造
WO2003058810A1 (de) * 2001-12-28 2003-07-17 Epcos Ag Verkapseltes bauelement mit geringer bauhöhe sowie verfahren zur herstellung
WO2005102910A1 (de) * 2004-04-22 2005-11-03 Epcos Ag Verkapseltes elektrisches bauelement und verfahren zur herstellung
DE102006025162B3 (de) 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
DE102007025992A1 (de) 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
DE102007028288A1 (de) * 2007-06-20 2008-12-24 Epcos Ag MEMS Bauelement und Verfahren zur Herstellung

Also Published As

Publication number Publication date
KR20130136440A (ko) 2013-12-12
US20130176686A1 (en) 2013-07-11
JP2013539253A (ja) 2013-10-17
KR101917716B1 (ko) 2019-01-29
CN103038871A (zh) 2013-04-10
US9253886B2 (en) 2016-02-02
DE102010032506A1 (de) 2012-02-02

Similar Documents

Publication Publication Date Title
DE102007058951B4 (de) MEMS Package
DE10238523B4 (de) Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
DE102004005668B4 (de) Elektrisches Bauelement und Herstellungsverfahren
DE10253163B4 (de) Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
WO2012079927A1 (de) Gehäustes elektrisches bauelement
EP1419534A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE19818824B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE10146655B4 (de) Oberflächenakustikwellenvorrichtung
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102010042987A1 (de) Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
EP3231010B1 (de) Einfach herstellbares elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
WO2012013416A1 (de) Modul und herstellungsverfahren
DE102011053856A1 (de) Verfahren und System zum Minimieren der Trägerbelastung einer Halbleitervorrichtung
DE10246101B4 (de) Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
WO2005006432A2 (de) Elektronisches bauelement und verfahren zur herstellung
DE102006033701B4 (de) Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
WO2005086233A2 (de) Bauelement mit wlp-fähiger verkapselung und herstellverfahren
DE10256945A1 (de) Elektronisches Bauelement mit mehreren Chips und Verfahren zur Herstellung
DE102004042941B3 (de) Hochfrequenzmodul mit Filterstrukturen und Verfahren zu dessen Herstellung
DE102015120647B4 (de) Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
WO2017108306A1 (de) Mems bauelement
DE102016111914A1 (de) Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180037005.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11729278

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013521030

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137004889

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13812490

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11729278

Country of ref document: EP

Kind code of ref document: A1