KR100381431B1 - 반도체 다이 냉각용 장치 및 방법 - Google Patents

반도체 다이 냉각용 장치 및 방법 Download PDF

Info

Publication number
KR100381431B1
KR100381431B1 KR10-1999-7010524A KR19997010524A KR100381431B1 KR 100381431 B1 KR100381431 B1 KR 100381431B1 KR 19997010524 A KR19997010524 A KR 19997010524A KR 100381431 B1 KR100381431 B1 KR 100381431B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
cooling
plate
cooling plate
coolant
Prior art date
Application number
KR10-1999-7010524A
Other languages
English (en)
Other versions
KR20010012569A (ko
Inventor
와이너폴
패니시아마리오제이.
마칼제이.
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20010012569A publication Critical patent/KR20010012569A/ko
Application granted granted Critical
Publication of KR100381431B1 publication Critical patent/KR100381431B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

반도체 다이 냉각용 장치 및 방법. 일 실시예에서, C4 패키지형 반도체 다이(301)는 개구부(315)를 갖는 냉각판(313)에 열적으로 결합 된다. 냉각판의 개구부는 반도체 다이의 후측면 위로 배치되어서, 반도체 다이의 후측면 노출부에 직접 방애받지 않는 액세스를 제공한다. 인듐과 같은 정합가능한 열전도체는 반도체 다이와 냉각판 사이의 열적 결합을 개선하기 위해 반도체 다이와 냉각판 사이에 배치되어 있다. 일 실시예에서, 반도체 다이(501)는 회로기판(503)상에 탑재하고, 냉각블록(519)은 회로기판의 맞은면에 배치된다. 열을 반도체 다이에서 냉각판과 열전달 콘딧을 통과하여 회로기판의 맞은면에 위치한 냉각블록에 전달하기 위해 회로기판을 통과하여 뻗어있는, 서멀 스크루와 같은 열전달 콘딧으로 냉각블록에 열적으로 결합 된다. 일 실시예에서 냉각제는 냉각블록으로부터 열을 제거하기 위해 냉각블록을 통과하여 순환된다.

Description

반도체 다이 냉각용 장치 및 방법{METHOD AND APPARATUS FOR COOLING A SEMICONDUCTOR DIE}
집적회로 산업에서 집적회로 속도 뿐만아니라 디바이스 밀도를 증가하기 위한 노력이 계속되고 있다. 그 노력의 결과 복잡한 고속 집적회로를 패키지할 때 플립칩을 사용하는 경향이 있다. 플립칩 기술은 또한 Control Collapse Chip Connection(C4) 패키징으로 알려져 있다. C4 패키징 기술에서, 그 집적회로 다이는 와이어 본딩기술을 사용하여 패키지되는 집적회로 다이에 관해서 전도되어 있다.
집적회로의 테스트 및 디버깅동안에, 집적회로가 종종 그의 네가티브 패키징 환경 및 집적회로의 소기의 동작속도에서 동작하는 것이 소망된다. 현재는 집적회로의 전력밀도가 전형적으로 매우 높기 때문에, 과열로부터 집적회로의 위험을 감소시키기 위해 이러한 집적회로에 의해 발생된 열을 제거하는 것이 소망된다. 만약 집적회로의 온도가 적절히 제어되지 않으면, 회로의 성능은 영향을 받을 수 있다. 만약 집적회로의 온도가 적절히 제어되지 않으면 어떤경우에는 부품열화가 발생할 수 있다. 그래서 어느 수정된 디버그 정보는 제어되는 집적회로 온도에서 얻어져야만 한다. 만약 그렇지 않으면 얻어진 디버그 정보는 유용하지 못하다.
도 1a에 도시한 바와같이, 와이어 결합된 반도체 디바이스(101)로부터 열 제거는 돌출된 히트싱크가 패키지(111)의 밑면(107)에 부착되고, 히트 싱크(103)위로 기류를 통과하는 것을 포함한다. 열 흐름의 경로는 패키지(111)을 통과하여 반도체 디바이스(101)의 뒷면(105)을 가로질러 히트싱크(103)로 이루어진다. 히트 슬러그(도시 안됨)는 패키지(111)내에 실장되어서 반도체 디바이스(101)를 히트 싱크(103)에 열적으로 결합할 수 있다. 그래서 기류(109)은 열을 히트 싱크(103)를 가로질러 휩쓸어 버릴 수 있다.
도 1b는 실리콘 디버그 동안에 와이어 결합된 반도체 디바이스 다이(131)로부터 열의 제거를 설명하고 있다. 도 1b에서 보는 바와 같이, 반도체 다이(131)는 회로 기판(145)상에 탑재되어 있는 와이어본드 패키지(141)내에 패키지 되어 있다. 탐촉자(143)는 진공실내에서 동작하는 동안 반도체 다이(131)를 디버그하기 위해 사용된 전자빔(E빔) 시스템의 일부이다. 반도체 다이(131)에로 방해받지 않고 직접 액세스 하는 탐촉자(143)는 동작하는 동안에 반도체 다이(131)로부터 정보를 얻기 위해 사용될 수 있다.
반도체 다이(131)가 진공상태에서 동작하기 때문에, 공기순환을 기초로 하는 표준 냉각장치는 이용할 수 없다. 오늘날 통상적으로 E 빔 탐사 시스템을 사용한 냉각기술은 패키지(141)의 밑면(147)에 열적으로 결합된 냉각블록(149)을 사용한다. 반도체 다이(131)에 의해 발생된 열은 패키지(141)을 통해서 냉각블록(149)에 전달된다. 냉각제(151)는 냉각블록(149)의 온도를 제어하기 위해 냉각블록(149)을통하여 순환하고, 그래서 반도체 다이(131)의 온도를 제어한다.
도 2는 C4 패키지형 반도체 다이(201)로부터 방산되고 있는 열을 설명하고 있다. 열은 후면(205)에 열적으로 결합되고 돌출된 히트 싱크(203)위로 기류(209)를 통과 함으로서 반도체 다이(201)의 후면(205)으로부터 제거된다. 고전력 증폭에서, 열은 열적 도전성의 히트 슬러그(도시 안됨)를 후면(205)에 부착하고, 그래서 그 히트 슬러그(도시 안됨)를 히트 싱크(도시 안됨)에 열적으로 결합함으로서 반도체 다이(201)로부터 방산된다. 어떤 사례에서, 히트 슬러그는 큰 열량과 큰 열전달 면적을 갖는 금속판에 열적으로 결합되어 있다. 다른 사례에서, 히트 슬러그는 히트 파이프나 어떤 다른 저저항 열경로에 의해 방열판에 열적으로 결합될 수 있다. 열은 일반적으로 양호한 열도체가 아닌 솔더범프(211)와 같은 패키지(207)을 통하여 방산되지 않는다. 더욱이, 패키지(207)는 유기물 패키지이므로 열절연 특성을 갖는다.
예를들면 E 빔 시스템과 같은 탐사 시스템으로 반도체 다이를 디버깅 할때, 후면(205)은 E 빔 탐촉자를 갖고 직접 방해받지 않는 액세스를 제공하기 위해 노출된다. 그러나 도 2에 도시된 바와 같이, 히트 싱크(203)는 반도체 다이(201)로부터 열을 제거하기 위해 C4 패키징에서 일반적으로 이용된다. 만약 히트 싱크(203)가 디버그할 목적으로 반도체 다이(201)로부터 제거된다면, 분석하는 동안에 집적회로의 연속적인 동작은 반도체 다이(201)의 회로에 손상을 가할 것이다. 게다가 만약 반도체 다이(201)에 장착된 C4가 E 빔 탐사시스템의 진공실에서 동작된다면, 전도와 같은 통상적인 냉각기술은 이용할 수 없다. 반도체 다이(201)의 온도를 제어할능력이 없다면, 전 동작속도에서 반도체 다이(201)의 유지된 동작은 회로열화 및/또는 손상을 초래한다.
발명의 개요
반도체 다이 냉각용 장치 및 방법이 개시되어 있다. 일 실시예에서, 개구부를 갖는 냉각판은 반도체 다이의 제 1 면에 배치되어서, 냉각판은 반도체 다이에 열적으로 결합되어 있다. 열은 반도체 다이로부터 냉각판에 전달된다. 냉각판의 개구부는 반도체 다이의 노출부 위로 배치되어 있어서, 반도체 다이의 노출부에 방해되지 않는 액세스가 제공된다. 본 발명의 추가적인 특징 및 이점은 아래 상술하는 상세설명과 청구범위로부터 명백히 나타날 것이다.
본 발명은 일반적으로 집적회로 기술에 관한 것이고, 더 특별하게는 집적회로의 온도 제어에 관한 것이다.
본 발명은 실시예의 수단으로 도시되고, 다음과 같은 도면에 한정되지 않는다.
도 1a는 패키지의 후면에 부착된 돌출 히트 싱크를 갖는 와이어 본드 패키지형 반도체 디바이스를 도시하고 있다.
도 1b는 디버그하는 동안 탐사되고, 패키지의 후면에 부착된 냉각블록으로 냉각되는 와이어 본드 패키지형 반도체 디바이스를 도시하고 있다.
도 2는 반도체 기판의 후면에 부착된 돌출 히트 싱크를 갖는 C4 패키지형 반도체 디바이스를 도시하고 있다.
도 3은 본 발명에 따라 탐촉자로 탐사하는 동안 반도체 다이에 열적으로 결합된 냉각판을 갖는 C4 패키지형 반도체 디바이스를 도시하고 있다.
도 4a는 본 발명에 따라 반도체 다이 위로 배치된 개구부를 갖는 냉각판의 평면도 이다.
도 4b는 본 발명에 따라 반도체 다이 위로 배치된 개구부를 갖는 냉각판의 다른 실시예의 평면도 이다.
도 4c는 본 발명에 따라 멀티칩 모듈의 반도체 다이 위로 배치된 더많은 개구부를 갖는 냉각판의 아직 다른 실시예의 설명도 이다.
도 5는 본 발명에 따라 열전달 콘딧을 통해서 냉각 블록에 열적으로 결합된 냉각판에 열적으로 결합된 C4 패키지형 반도체 디바이스의 설명도이다.
반도체 다이 냉각용 장치 및 방법이 개시되어 있다. 아래 수많은 상세 설명들은 본 발명의 철저한 이해를 제공하기 위해 공표되었다. 그러나, 당업자에게는 본 발명의 실시를 위해 더 상세한 설명이 필요가 없음은 명백할 것이다. 다른 예에서, 공지의 물질과 방법은 본 발명의 불명료를 피하기 위해 상세하게 기술되지 않았다.
본 발명의 일 실시예는 플립칩 또는 노출된 회로 기판을 차폐하지 않고 진공 시스템에서 C4 패키지형 집적회로의 온도를 제어하는 장치 및 방법을 제공한다. 그래서 실리콘 디버그 및 결함격리중 C4 패키지형 집적회로의 탐사를 가능하게 한다. C4 패키지형 집적회로의 반도체 다이 온도 제어는 패키지를 통과하는 열전도에 의존함이 없이, 노출된 회로 기판을 차폐함이 없이 본 발명의 일 실시예에서 실현된다. 패키지의 열전도가 온도 제어 시스템의 유효성을 초래하지 못하는 것과 같은방법으로 집적회로가 탑재된 C4의 노출기판에 냉각판을 갖는 직접 열접촉을 하게함으로서 일 실시예에서 달성된다. 본 발명의 일 실시예는 오늘날 E 빔 탐사 시스템의 진공실에서 사용될 수 있고, 와이어 본드 패키지형 집적회로를 사용하는 현존 냉각기술과 양립할 수 있다.
도 3은 C4 패키지(303)에서 패키지된 반도체 다이(301)의 측면도이다. C4 패키지(303)는 회로 기판(307)을 동작하기 위하여 소켓(305)내에 탑재되어 있다. 일 실시예에서, 탐촉자(309)는 도 3에 도시된 바와 같이 반도체 다이(301)의 노출된 후측면(311)으로부터 정보를 끄집어 내기 위해서 사용된다. 본 발명의 일실시에서, 반도체 다이(301)는 E 빔 탐사 시스템의 진공실 내에서, 소정의 전동작 속도로 동작하도록 구성되어 있다. 그러나, 본 발명은 E 빔 탐사 시스템내 사용으로 제한되지 않으므로, 예를들면 테스트 시스템, 기계적 탐사 시스템등과 같은 다른 디비깅 시스템내에서 또한 유용하게 사용될 수 있다.
진공실내 소정의 전동작 속도에서 동작하는 동안 반도체 다이(301)의 온도를 제어하기 위해, 뿐만아니라 반도체 다이(301)의 후측면(311)에 직접 방해되지 않은 액세스를 제공하기 위해, 개구부를 갖는 냉각판(313)은 도 3에 도시한 바와 같이 반도체 다이(301)의 노출된 기판과 직접접촉하여 놓인다. 반도체 다이(301)의 노출된 기판과 직접 접촉하는 냉각판(313)으로 인해, 반도체 다이(301)와 냉각판(313)사이 계면에서의 열적 결합을 통해 열은 반도체 다이(301)로부터 냉각판(313)으로 전달된다. 개구부와 함께 탐촉자(309)는 실리콘 디버그 및 결함격리 목적으로 반도체 다이(301)의 후측면(311)에 직접 방해받지 않는 액세스를 가질 수 있다.
어느 경우에, 반도체 다이(301)와 냉각판(313) 사이의 계면은 평면이 아닐 수 있다. 그 결과 냉각판(313)과 반도체 다이(301) 사이의 열적 결합은 단지 점접촉만으로 구성될 수 있다. 이 경우 반도체 다이(301)와 냉각판(313)사이의 열전도율은 감소하고, 이에 의해, 반도체 다이(301)와 냉각판(313) 사이의 열저항이 증가한다. 이 경우, 지금 기술한 온도 제어 시스템의 효율은 감소한다.
일 실시예에서, 전성 또는 유연성이 있는 열전도체는 반도체 다이(301)와 냉각판(313) 사이의 열전도율을 증가시키기 위해, 반도체 다이(301)와 냉각판(313) 사이의 계면에 배치되어 있다. 일 실시예에서, 인듐 또는 인듐 합금은 적합한 열계면을 제공하기 위해서, 열전도율을 증가시키기 위해서 및 반도체 다이(301)와 냉각판(313) 사이의 열저항을 감소시키기 위해서 전성이 있는 열전도체로서 이용된다. 특히 인듐은 높은 열전도율과 전성이 있다는 특성 및 낮은 용융온도 때문에 본 발명에 유용하다. 더욱이 인듐은 E 빔 탐사 시스템의 진공실에서 사용하기 알맞는 진공친화적이다.
일 실시예에서, 인듐(317)의 박막층은 반도체 다이(301)의 후측면(313)의 에지 주위로 배치되어서, 그 위치에서 냉각판은 결국 반도체 다이(301)에 접촉할 것이다. 일 실시에에서, 인듐(317)은 인듐포일 이다. 인듐(317)이 반도체 다이(301)의 에지에 위치한 후, 그것은 용융되고, 그래서 냉각판(313)은 반도체 다이(301)를 압착하여서 인듐(317)의 매우 적합한 코팅이 반도체 다이(301)와 냉각판(313) 사이에 형성된다. 다른 실시예에서, 인듐(317)은 냉각판(313)이 반도체 다이(301)를 압착하기 전에 용융되지 않는다. 그래서 증가된 열전도율을 갖는 적합한 열계면이 반도체 다이(301)와 냉각판(313) 사이에 형성된다.
전성이 있는 다른 열전도체는, 반도체 다이(301)와 냉각판(313) 사이에 적합한 열접촉이 형성되는 한 본 발명에 따른 인듐의 위치에서 사용될 수 있다. 예를들면 반도체 다이(301)와 냉각판(313) 사이의 열 결합을 개선하기 위해 인듐(317) 대신 서멀 페이스트가 사용될 수 있다. 그러나, 어떤 서멀 페이스트는 그것의 기체가 빠져 나가는 특성 때문에 진공에서 사용하기에 특히 적합하지 않다.
본 발명의 일 실시예에서, 반도체 다이(301)의 위에 배치된 냉각판(313) 부분은 대략 1 ㎜ 정도로 얇다. 그렇게 함에 있어서, 디버그 테스트 또는 결함격리중 반도체 다이(301)의 후측면에서 정보를 추출해 내기위해, 탐촉자(309)는 증가된 액세스 및 조종성을 제공받을 수 있다.
본 발명의 일 실시예에서, 냉각제(319)는 냉각판(313)의 온도를 제어하기 위해 냉각판(313)을 통과하여 순환된다. 그래서 반도체 다이(301)에서 발생된 열은 냉각판(313)으로, 그리고 냉각제(319)를 통해서 냉각판(313) 밖으로 나와, 본 발명에 따른 외부 냉각기(도시 안됨)로 전달 될 수 있다.
도 4a는 본 발명에 따른 반도체 다이(401)에 열적으로 결합되고 그 위에 배치된 개구부(415)를 갖는 냉각판(413)의 평면도 이다. 일 실시예에서, 개구부(415)의 치수는 반도체 다이(401)의 에지의 바깥 치수보다 더 작아서, 반도체 다이(401)는 반도체 다이(401)의 후측면상에 위치한 계면 접촉구역에서 냉각판(413)에 열적으로 결합되어 있다. 일 실시예에서, 인듐과 같은 전성이 있는 열전도체는, 반도체 다이(401)와 냉각판(413) 사이의 열적 결합을 증가시키기 위해 계면 접촉 구역내 냉각판(413)과 반도체 다이(401)에 배치되어 있다. 그래서, E 빔 프로브 또는 레이져 이용한 테스트 시스템과 같은 탐사 도구는, 개구부(415)를 통하여 반도체 다이(401)의 후측면상 노출된 회로 기판에 직접 방해받지 않는 액세스를 가질 수 있다.
도 4b는 개구부(435)를 갖는 냉각판(433)이 반도체 다이(431)위에 배치되어 그것과 열적으로 결합된, 본 발명의 다른 실시예의 평면도 이다. 도 4b에서 보는바와 같이, 개구부(435)는 반도체 다이(431)의 하나의 전 코너를 노출 시키도록 구성되어 있다. 도시된 실시예에서, 반도체 다이(431)는 계면 접촉 구역(437)내에서 냉각판(433)에 열적으로 결합 되어 있다. 도 4b의 실시예에서, 탐사 목적으로 반도체 다이(431)의 노출 코너의 에지를 포함하는, 반도체 다이(431)의 전 노출된 코너에 직접 방해받지 않는 액세스가 제공될 수 있다. 본 실시예에서, 반도체 다이(431)의 후측면의 어느 부분에 대한 직접 방해받지 않는 액세스는, 냉각판(433)에 대한 반도체 다이(431)를 회전함으로서 실현될 수 있고, 반도체 다이(431)의 후측면의 소망되는 부분은 개구부(435)를 통해 노출되었다.
상술한 실시예와 유사하게, 전성의 열전도체는 계면 접촉 구역(437)내에서 냉각판(433)과 반도체 다이(431) 사이에 배치될 수 있다. 그렇게 하여 반도체 다이(431)와 냉각판(433) 사이의 열전도율이 증가되고, 그래서 반도체 다이(431)와 냉각판(433) 사이의 열적 결합이 증가한다. 열적 결합이 증가됨으로서, 반도체 다이(431)의 온도 경사도는 감소할 수 있다.
도 4c는 개구부(475A-D)를 갖는 냉각판(473)을 가지는 본 발명의 다른 실시예의 평면도 이다. 그 실시예에서, 각 개구부(475A-D)는 반도체 다이(471A-D)의 대응 후측면위로 배치되도록 구성되어 있다. 본 실시예에서, 반도체 다이(471A-D)는 멀티칩 모듈(MCM) 장치를 포함하고 있다. 각 반도체 다이(471A-D)는 냉각판(473)에 열적으로 결합 되어 있어서 열은 각각의 반도체 다이(471A-D)로부터 냉각판(473)으로 전달된다. 각 개구부(475A-D)는 대응 반도체 다이(471A-D)위에 배치되어 있어서, 직접 방해받지 않는 액세스가 반도체 다이(471A-D)의 후측면의 노출된 부분에 제공된다. 따라서, 탐사는 결함격리 목적으로 시리콘 디버그중 각 반도체 다이(471A-D)의 노출된 부분에서 실행될 수 있다.
도 4c에 보이는 바와 같이, 열은 실리콘 다이(471A)에서 냉각판(473)으로 계면 접촉 구역(477A)을 통해서 전달된다. 열은 반도체 다이(471B)에서 냉각판(473)으로 계면 접촉구역(477B)을 통해서 전달된다. 열은 반도체 다이(471C)에서 냉각판(473)으로 계면 접촉구역(477C)을 통해서 전달된다. 열은 반도체 다이(471D)에서 냉각판(473)으로 계면 접촉구역(477D)을 통해서 전달된다. 상술한 실시예와 유사하게, 인듐과 같은 전성이 있는 열전도체는, 냉각판(473)과 각각의 반도체 다이(471A-D) 사이의 열적 결합을 증가시키기 위해 계면 접촉구역(477A-D)내에서, 반도체 다이(471A-D)와 냉각판(473) 사이에 배치되어 있다.
본 발명은 도 4a-4c에 각각 도시된 개구부 및 오직 그 형태만 갖는 냉각판으로 제한되지 않으며, 그러므로 반도체 다이가 본 발명에 따라 노출된 반도체 다이를 차폐함으로서 냉각되는한, 다른 형태를 갖는 냉각판 및 개구부는 사용될 수 있다.
도 5는 본 발명에 따른 반도체 다이 냉각용 장치 및 방법의 다른 실시예 설명도 이다. 도 5와 같은 실시예에서, 반도체 다이(501)는 회로 기판(507)상에 탑재된 소켓(505)내에 탑재된 C4 패키지로 패키지 된다. 도 1b에 도시한 시스템과 유사하게, 반도체 다이(501)는 실리콘 디버그 및 결함격리 목적으로 E 빔 탐사 시스템의 진공실내에서 동작될 수 있다.
본 발명에 따라, 개구부(515)를 갖는 냉각판(513)은 반도체 다이(501)위에 배치되어 그것과 열적으로 결합 되어 있다. 개구부(515)는 반도체 다이(501)의 후측면(511)위에 배치되어서, 반도체 다이(501)의 후측면(511)의 노출부에 탐촉자(509)가 직접 그리고 방해받지 않는 액세스를 하도록 제공한다. 본 발명의 일 실시예에서, 인듐과 같은 전성 있는 열전도체는 반도체 다이(501)와 냉각판(513) 사이에 적합한 열적 접촉을 제공하기 위해 계면 접촉 구역내에서 반도체 다이(501)와 냉각판(513) 사이에 배치되어서, 반도체 다이(501)와 냉각판(513) 사이 열적 결합이 증가한다. 그러므로, 소정의 전 동작 속도에서 동작하는 동안 반도체 다이(501)에서 발생한 열은 인듐(517)을 통해서 냉각판(513)에 전달된다.
일 실시예에서, 본 발명은 냉각블록(519)이 회로 기판(507)의 맞은면에 배치되어 있는, 오늘날의 E 빔 탐사 시스템의 온도제어에 적합할 수 있다. 도 5를 참조하면, 탐촉자(509)는 회로 기판(507)상에 탑재된 반도체 다이를 탐사한다. 그러나, 냉각블록(509)은 회로기판(507)의 맞은면상에 위치하고 있고, 그경우 다수의 현존 E 빔 탐사 시스템은 와이어 본드 패키지형 집적회로를 탐사한다. 본 발명에 따라, 냉각판(513)은 열전달 콘딧(523A,523B)을 통해 냉각블록(519)에 열적으로 결합된다.
일 실시예에서, 열전달 콘딧(523A-523B)은 회로기판(525A,525B)내 개구부(525A,525B) 각각을 통과하여 냉각판(513)에서 냉각블록(519)으로 뻗어있는 서멀 스크루를 포함한다. 일 실시예에서, 냉각블록(519)은 열전달 콘딧(523A, 523B) 각각의 스크루(527A, 527B)를 받아들이기 위해 구성된 나사산 구멍(529A, 529B)을 포함한다. 그래서 열전달 콘딧(523A, 523B)은 냉각판(513)을 냉각블록(519)에 열적으로 결합하여, 열은 반도체 다이(501)로부터 냉각판(513)을 통과하고 열전달 콘딧(523A-523B)을 통과하여 냉각블록(519)에 전달되어 진다.
일 실시예에서, 열전달 콘딧(523A, 523B)의 서멀 스크루는 각각의 과대한 헤드(531A, 531B) 뿐만아니라 각각의 과대한 스크루(527A, 527B)를 포함하고 있다. 과대한 헤드(531A, 531B)를 갖는 열전달 콘딧(523A, 523B)의 냉각판(513)과의 접촉면적의 크기는, 열저항을 감소 시키고 열전도율을 증가 시키기 위해 증가한다. 유사하게, 과대한 스크루(527A, 527B)를 갖고, 냉각블록(519)과 열적으로 접촉되어 있는 열전달 콘딧(523A, 523B)의 접촉면적의 크기가 증가되므로 열저항은 감소하고 열전도율은 증가한다.
본 발명의 다른 실시예에서, 냉각판(513)은 냉각판(513)의 측면에서 회로기판(507)상에 위치한 특징부(533A, 533B)를 포함하고 있고, 그 특징부(533A, 533B)는 열전달 콘딧(523A, 523B)의 서멀 스크루가 단단히 죄일때 회로기판(507)의 소켓(505)내로 C4 패키지(503)를 민다. 그 자체로, 열전달 콘딧(523A, 523B)의 서멀 스크루가 단단히 조인후, C4 패키지(503)가 소켓(505)안에 알맞게 탑재된다. 추가로, 열전달 콘딧(523A, 523B)의 서멀 스크루는 또한 인듐(517)을 통한 열접촉을 더욱 증가시키기 위해 반도체 다이(501)의 후측면(511)의 평판에 냉각판(513)의 평판을 꼭 맞추도록 허용한다.
본 발명의 다른 실시예에서, 냉각판(513)은 니켈 코팅된 구리를 포함한다. 본 발명의 다른 실시예에서, 열전달 콘딧(523A, 523B)의 서멀 스크루는 또한 구리로 제조된다. 구리는 좋은 열전도체 이므로 본 발명에 특히 적합한 것으로 인정된다. 그러나 본 발명은 냉각판(513)과 열전달 콘딧(523A, 523B)을 구리로 제조하도록 제한 하지 않으며, 그러므로 냉각판(513)과 열전달 콘딧(523A, 523B)이 본 발명에 따른 반도체 다이(501)를 냉각하기 위해 충분한 열전도율을 갖는한 다른 물질이 사용될 수 있다. 본 발명의 다른 실시예에서, 냉각제(521)는 반도체 다이(501)로부터 열 제거를 더욱 용이하게 하기 위해 냉각블록(519)을 통과해서 순환된다.
그래서 반도체 다이 냉각용 장치 및 방법이 도시되어 있다. 현재 기술된 냉각 방법 및 장치인, 집적회로 탑재된 C4 또는 MCM 장치는 실리콘 디버그 및 결함격리중 E 빔 탐사 시스템의 진공실내에서 동작될 수 있다. 현재 기술된 냉각장치 및 방법은 또한 레이져 이용한 테스트 또는 기계적 탐사중 외부 진공실에서 동작되는 집적회로 장착 C4 또는 MCM 장치에도 냉각을 제공할 수 있다. 본 장치 및 방법은 패키지를 통하는 열전도에 의존하지 않고, C4 또는 MCM 장치의 노출 회로 기판을 차폐하지 않고 반도체 다이를 냉각한다. 더욱이, 본 발명은 반도체 다이를 그 각각의 패키지를 통해서 냉각하도록 구성된 전형적인 오늘날의 E 빔 탐사 시스템내, 현존 온도 제어 시스템과 호환성이 있다.
상술한 상세 설명에서, 본 발명의 장치 및 방법은 상세한 설명의 실시예를 참조로 기술되었다. 그러나, 본 발명의 사상이나 범위를 일탈하지 않고 다양한 변형이나 변화가 가능하다. 따라서 본 명세서나 도면은 제한적이라기 보다는 예시적인 것이다.

Claims (30)

  1. 반도체 다이 냉각용 장치에 있어서,
    개구부를 가지며, 반도체 다이의 제 1 표면 위로 배치되고, 반도체 다이로부터 냉각판으로 열을 전달하기 위해 제 1 표면 계면에서 반도체 다이에 열적으로 결합된 냉각판을 포함하며,
    상기 냉각판 개구부는 제 1 표면의 노출부에 방해받지 않고 접근가능하도록 제 1 표면의 노출부 위로 배치된 것을 특징으로 하는 반도체 다이 냉각용 장치.
  2. 제 1 항에 있어서, 반도체 다이와 냉각판 사이 계면에 배치되고, 냉각판과 반도체 다이 사이의 열저항을 감소시키기 위해 반도체 다이와 냉각판의 양 대응 표면에 정합하도록 형성된 정합가능 열전도체를 더 포함하는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  3. 제 2 항에 있어서, 정합가능 열전도체는 인듐을 포함한 전성의 열전도체인 것을 특징으로 하는 반도체 다이 냉각용 장치.
  4. 제 1 항에 있어서, 냉각판은 다른 개구부를 가지며, 다른 반도체 다이의 제 1 표면 위로 추가로 배치되고, 다른 반도체 다이로부터 냉각판으로 열을 전달하도록 다른 반도체 다이의 제 1 표면 계면에서 다른 반도체 다이에 열적으로 결합되고,
    상기 냉각판의 다른 개구부는, 다른 반도체 다이의 제 1 표면의 노출부에 또한 방해받지 않고 접근가능하도록 다른 반도체의 제 1 표면의 노출부 위로 배치되는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  5. 제 4 항에 있어서, 반도체 다이 및 다른 반도체 다이는 하나의 멀티칩 모듈내에 포함되는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  6. 제 1 항에 있어서, 냉각제는 냉각제 플레이트를 냉각하기 위해 냉각제 플레이트를 통해 순환되는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  7. 제 1 항에 있어서, 반도체 다이는 회로 기판상에서 동작하고,
    상기 반도체 다이에 관계되는 회로 기판의 맞은면상에 배치된 냉각블록; 및
    냉각판에서 열전달 콘딧을 통해 냉각블록으로 열이 전달될 수 있도록 냉각판과 냉각블록 사이에 열적으로 결합된 열전달 콘딧을 포함하는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  8. 제 7 항에 있어서, 열전달 콘딧은 냉각판과 냉각블록을 열적으로 결합하는 스크루를 포함하는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  9. 제 8 항에 있어서, 스크루는 스크루와 냉각판과 냉각블록 사이의 열저항을 감소시키기 위해 과대한 스크루머리과 과대한 나사산을 포함하는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  10. 제 8 항에 있어서, 스크루는 반도체 다이를 회로기판에 죄도록 구성되는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  11. 제 8 항에 있어서, 스크루는 구리로 이루어지는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  12. 제 7 항에 있어서 냉각제는 냉각제 블록을 냉각시키기 위해서 냉각제 블록을 통과하여 순환되는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  13. 제 1 항에 있어서, 냉각 플레이트는 구리로 이루어지는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  14. 제 1 항에 있어서, 반도체 다이는 집적회로에 탑재된 콘트롤 컬랩스 칩 연결(C4)로 구성되는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  15. 반도체 다이 냉각용 장치에 있어서,
    개구를 포함하고, 반도체 다이의 제 1 표면위에 배치되고, 반도체 다이로부터 냉각판으로 열이 전달되도록 제 1 표면의 계면에서 반도체 다이에 열적으로 결합된 냉각판으로서, 상기 냉각판의 개구는 제 1 표면의 노출부에 방해받지 않고 접근가능하도록 제 1 표면의 노출부 위로 배치된, 상기 냉각판; 및
    반도체 다이와 냉각판 사이 계면에 배치되고, 냉각판과 반도체 다이 사이의 열저항을 감소시키기 위해 반도체 다이와 냉각판의 양 대응 표면에 정합하도록 형성된 정합가능 열전도체를 포함하는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  16. 제 15 항에 있어서, 정합가능 열전도체는 인듐을 포함하는 전성의 열전도체 인것을 특징으로 하는 반도체 다이 냉각용 장치.
  17. 제 16 항에 있어서, 냉각판은 제 1 표면의 일 부분이 노출되어서, 제 1 표면의 노출부로의 방해받지 않고 접근가능하도록 배치된 것을 특징으로 하는 반도체 다이 냉각용 장치.
  18. 제 15 항에 있어서, 냉각제는 냉각제 플레이트를 냉각시키기 위해 냉각제 플레이트를 통과하여 순환되는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  19. 제 15 항에 있어서, 반도체 다이가 회로기판상에 동작하고,
    상기 반도체 다이에 관련된 회로기판의 맞은면에 배치된 냉각블록; 및
    냉각판에서 냉각블록으로 열전달 콘딧을 통해 열이 전달되도록 냉각판과 냉각블록 사이에 열적으로 결합된 열전달 콘딧을 더 포함하는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  20. 제 19 항에 있어서, 열전달 콘딧은 냉각판과 냉각블록을 열적으로 결합하는 스크루를 포함하는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  21. 제 20 항에 있어서, 스크루는 스크루와 냉각판과 냉각블록 사이의 열저항을 감소시키기 위해 과대한 스크루머리과 과대한 나사산을 포함하는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  22. 제 20 항에 있어서, 스크루는 반도체 다이를 회로기판에 죄도록 구성되는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  23. 제 19 항에 있어서, 냉각제는 냉각제 블록을 냉각시키기 위해 냉각제 블록을 통과하여 순환되는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  24. 회로기판상에서 동작하는 반도체 다이 냉각용 장치에 있어서,
    반도체 다이의 제 1 표면위로 배치되고, 반도체 다이에서 냉각판으로 열이 전달되도록 제 1 표면 계면에서 반도체 다이와 열적으로 결합된 냉각판;
    상기 반도체 다이와 관련된 회로기판의 맞은면에 배치된 냉각블록; 및
    냉각판에서 냉각블록으로 열전달 콘딧을 통과하여 열이 전달될 수 있도록 냉각판과 냉각블록 사이에 열적으로 결합된 열전달 콘딧을 포함하는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  25. 제 24 항에 있어서, 반도체 다이와 냉각판 사이 계면에 배치되고, 냉각판과 반도체 다이 사이의 열저항을 감소시키기 위해 반도체 다이와 냉각판의 양 대응 표면에 정합하도록 형성된 정합가능 열전도체를 더 포함하는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  26. 제 25 항에 있어서, 정합가능 열전도체는 인듐을 포함하는 전성의 열전도체 인것을 특징으로 하는 반도체 다이 냉각용 장치.
  27. 제 24 항에 있어서, 냉각판은 개구부를 포함하며, 상기 냉각판 개구부는 제 1 표면의 노출부에 방해받지 않고 접근 가능하도록 제 1 표면의 노출부 위로 배치되는 것을 특징으로 하는 반도체 다이 냉각용 장치.
  28. 삭제
  29. 삭제
  30. 삭제
KR10-1999-7010524A 1997-05-14 1998-04-14 반도체 다이 냉각용 장치 및 방법 KR100381431B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/856,267 US5923086A (en) 1997-05-14 1997-05-14 Apparatus for cooling a semiconductor die
US8/856,267 1997-05-14
US08/856,267 1997-05-14

Publications (2)

Publication Number Publication Date
KR20010012569A KR20010012569A (ko) 2001-02-15
KR100381431B1 true KR100381431B1 (ko) 2003-04-23

Family

ID=25323202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7010524A KR100381431B1 (ko) 1997-05-14 1998-04-14 반도체 다이 냉각용 장치 및 방법

Country Status (7)

Country Link
US (1) US5923086A (ko)
JP (1) JP4040695B2 (ko)
KR (1) KR100381431B1 (ko)
CN (1) CN1154180C (ko)
AU (1) AU6971898A (ko)
MY (1) MY114590A (ko)
WO (1) WO1998052223A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043560A (en) * 1997-12-03 2000-03-28 Intel Corporation Thermal interface thickness control for a microprocessor
US6060777A (en) 1998-07-21 2000-05-09 Intel Corporation Underside heat slug for ball grid array packages
JP2001015545A (ja) * 1999-07-02 2001-01-19 Shinkawa Ltd ワイヤボンディング装置及び方法
US6461891B1 (en) 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
US6888722B2 (en) * 1999-12-30 2005-05-03 Intel Corporation Thermal design for minimizing interface in a multi-site thermal contact condition
US6372997B1 (en) 2000-02-25 2002-04-16 Thermagon, Inc. Multi-layer structure and method for forming a thermal interface with low contact resistance between a microelectronic component package and heat sink
US6761211B2 (en) 2000-03-14 2004-07-13 Delphi Technologies, Inc. High-performance heat sink for electronics cooling
US6364669B1 (en) * 2000-07-12 2002-04-02 Advanced Micro Devices, Inc. Spring contact for providing high current power to an integrated circuit
US6317326B1 (en) * 2000-09-14 2001-11-13 Sun Microsystems, Inc. Integrated circuit device package and heat dissipation device
AU2002245395A1 (en) * 2001-02-07 2002-08-19 University Of Rochester A system and method for high resolution optical imaging, data storage, lithography, and inspection
US6545346B2 (en) 2001-03-23 2003-04-08 Intel Corporation Integrated circuit package with a capacitor
US6558169B2 (en) 2001-03-29 2003-05-06 Intel Corporation Shunt power connection for an integrated circuit package
FR2826508B1 (fr) 2001-06-20 2004-05-28 Alstom Module electronique de puissance et composant de puissance destine a equiper un tel module
US6504242B1 (en) 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US6836014B2 (en) * 2002-10-03 2004-12-28 Credence Systems Corporation Optical testing of integrated circuits with temperature control
US6771500B1 (en) * 2003-03-27 2004-08-03 Stmicroelectronics, Inc. System and method for direct convective cooling of an exposed integrated circuit die surface
JP4607445B2 (ja) * 2003-11-04 2011-01-05 浜松ホトニクス株式会社 温度制御装置及び顕微鏡台
US7616444B2 (en) * 2004-06-04 2009-11-10 Cooligy Inc. Gimballed attachment for multiple heat exchangers
US7301773B2 (en) * 2004-06-04 2007-11-27 Cooligy Inc. Semi-compliant joining mechanism for semiconductor cooling applications
US7280363B2 (en) * 2005-01-21 2007-10-09 Delphi Technologies, Inc. Apparatus for controlling thermal interface between cold plate and integrated circuit chip
US20070125526A1 (en) * 2005-12-02 2007-06-07 Matsushita Electric Industrial Co., Ltd. Cooling device for electronic components
US7913719B2 (en) 2006-01-30 2011-03-29 Cooligy Inc. Tape-wrapped multilayer tubing and methods for making the same
US8157001B2 (en) 2006-03-30 2012-04-17 Cooligy Inc. Integrated liquid to air conduction module
US7715194B2 (en) 2006-04-11 2010-05-11 Cooligy Inc. Methodology of cooling multiple heat sources in a personal computer through the use of multiple fluid-based heat exchanging loops coupled via modular bus-type heat exchangers
US7834442B2 (en) * 2007-12-12 2010-11-16 International Business Machines Corporation Electronic package method and structure with cure-melt hierarchy
US9297571B1 (en) 2008-03-10 2016-03-29 Liebert Corporation Device and methodology for the removal of heat from an equipment rack by means of heat exchangers mounted to a door
US20090225514A1 (en) 2008-03-10 2009-09-10 Adrian Correa Device and methodology for the removal of heat from an equipment rack by means of heat exchangers mounted to a door
CN102316699B (zh) * 2010-07-07 2015-10-14 富泰华工业（深圳）有限公司 冷却方法、使用该冷却设备方法的电路板维修装置及设备
KR101343233B1 (ko) * 2011-11-28 2013-12-18 삼성전기주식회사 전력 모듈 패키지
CN102788945A (zh) * 2012-07-19 2012-11-21 中国科学院电工研究所 一种功率半导体模块通用夹具
JP6048068B2 (ja) * 2012-10-25 2016-12-21 株式会社島津製作所 プラズマ用高周波電源及びそれを用いたｉｃｐ発光分光分析装置
TWI576196B (zh) * 2012-12-05 2017-04-01 Shinkawa Kk The cooling method of the joining tool cooling device and the joining tool
TWI490956B (zh) * 2013-03-12 2015-07-01 Shinkawa Kk 覆晶接合器以及覆晶接合方法
CN108626331B (zh) 2017-03-21 2021-03-02 株式会社椿本链条 张紧装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890007419A (ko) * 1987-10-21 1989-06-19 미다가쓰시게 반도체모듈 및 그 냉각장치
KR900700955A (ko) * 1988-04-08 1990-08-17 미다 가쓰시게 반도체 모듈과 그 냉각시스템을 이용한 컴퓨터
JPH0661670A (ja) * 1992-08-04 1994-03-04 Fujitsu Ltd セラミック基板の冷却構造
JPH07336077A (ja) * 1994-06-14 1995-12-22 Fujitsu Ltd 発熱体パッケージの冷却構造
US5491363A (en) * 1992-02-10 1996-02-13 Nec Corporation Low boiling point liquid coolant cooling structure for electronic circuit package
JPH08172148A (ja) * 1994-12-15 1996-07-02 Hitachi Ltd マルチチップモジュ−ルの冷却装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3654528A (en) * 1970-08-03 1972-04-04 Gen Electric Cooling scheme for a high-current semiconductor device employing electromagnetically-pumped liquid metal for heat and current transfer
JPS5824951B2 (ja) * 1974-10-09 1983-05-24 ソニー株式会社 コウガクソウチ
US4168113A (en) * 1977-07-05 1979-09-18 American Optical Corporation Glass lens with ion-exchanged antireflection coating and process for manufacture thereof
DE3143336A1 (de) * 1981-10-31 1983-05-19 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Halbleitergleichrichterbaueinheit
US4617252A (en) * 1983-07-01 1986-10-14 Philip A. Hunt Chemical Corporation Antireflective coatings for use in the manufacture of semi-conductor devices, methods and solutions for making such coatings, and the method for using such coatings to absorb light in ultraviolet photolithography processes
GB8328573D0 (en) * 1983-10-26 1983-11-30 Plessey Co Plc Diamond heatsink assemblies
US4529685A (en) * 1984-03-02 1985-07-16 Advanced Micro Devices, Inc. Method for making integrated circuit devices using a layer of indium arsenide as an antireflective coating
US4649992A (en) * 1984-10-05 1987-03-17 Plessey Overseas Limited Diamond heatsink assemblies
US5001548A (en) * 1989-03-13 1991-03-19 Coriolis Corporation Multi-chip module cooling
US5106786A (en) * 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
US5061568A (en) * 1989-12-20 1991-10-29 Monsanto Company Solar screening assembly
US5146314A (en) * 1990-03-09 1992-09-08 The University Of Colorado Foundation, Inc. Apparatus for semiconductor circuit chip cooling using a diamond layer
US5070040A (en) * 1990-03-09 1991-12-03 University Of Colorado Foundation, Inc. Method and apparatus for semiconductor circuit chip cooling
US5004307A (en) * 1990-04-12 1991-04-02 The Board Of Trustees Of The Leland Stanford Junior University Near field and solid immersion optical microscope
US5000256A (en) * 1990-07-20 1991-03-19 Minnesota Mining And Manufacturing Company Heat transfer bag with thermal via
JP3249992B2 (ja) * 1990-12-25 2002-01-28 ミノルタ株式会社 シリコン基板またはゲルマニウム基板用反射防止膜
EP0512186A1 (en) * 1991-05-03 1992-11-11 International Business Machines Corporation Cooling structures and package modules for semiconductors
CA2070062C (en) * 1991-05-30 1997-01-07 Hironobu Ikeda Cooling structure for integrated circuits
JP2792304B2 (ja) * 1992-01-22 1998-09-03 日本電気株式会社 集積回路用冷却装置
EP0637078A1 (en) * 1993-07-29 1995-02-01 Motorola, Inc. A semiconductor device with improved heat dissipation
US5354717A (en) * 1993-07-29 1994-10-11 Motorola, Inc. Method for making a substrate structure with improved heat dissipation
US5500540A (en) * 1994-04-15 1996-03-19 Photonics Research Incorporated Wafer scale optoelectronic package
US5418019A (en) * 1994-05-25 1995-05-23 Georgia Tech Research Corporation Method for low temperature plasma enhanced chemical vapor deposition (PECVD) of an oxide and nitride antireflection coating on silicon

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890007419A (ko) * 1987-10-21 1989-06-19 미다가쓰시게 반도체모듈 및 그 냉각장치
KR900700955A (ko) * 1988-04-08 1990-08-17 미다 가쓰시게 반도체 모듈과 그 냉각시스템을 이용한 컴퓨터
US5491363A (en) * 1992-02-10 1996-02-13 Nec Corporation Low boiling point liquid coolant cooling structure for electronic circuit package
JPH0661670A (ja) * 1992-08-04 1994-03-04 Fujitsu Ltd セラミック基板の冷却構造
JPH07336077A (ja) * 1994-06-14 1995-12-22 Fujitsu Ltd 発熱体パッケージの冷却構造
JPH08172148A (ja) * 1994-12-15 1996-07-02 Hitachi Ltd マルチチップモジュ−ルの冷却装置

Also Published As

Publication number Publication date
WO1998052223A1 (en) 1998-11-19
JP2001526838A (ja) 2001-12-18
MY114590A (en) 2002-11-30
CN1154180C (zh) 2004-06-16
KR20010012569A (ko) 2001-02-15
US5923086A (en) 1999-07-13
AU6971898A (en) 1998-12-08
CN1263638A (zh) 2000-08-16
JP4040695B2 (ja) 2008-01-30

Similar Documents

Publication Publication Date Title
KR100381431B1 (ko) 반도체 다이 냉각용 장치 및 방법
US5396403A (en) Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
US5367193A (en) Low cost, thermally efficient, and surface mountable semiconductor package for a high applied power VLSI die
US5430611A (en) Spring-biased heat sink assembly for a plurality of integrated circuits on a substrate
KR0156013B1 (ko) 태브 집적회로에 대한 히트싱크 및 커버
JPH10125832A (ja) 熱伝導方法および装置
JPH10275883A (ja) 集積回路装置の冷却構造
JP2009540587A (ja) 熱伝導性複合インタフェース、それを用いた冷却型電子アセンブリ、及び、冷却アセンブリと熱発生電子デバイスとの結合方法
US6008988A (en) Integrated circuit package with a heat spreader coupled to a pair of electrical devices
US5146310A (en) Thermally enhanced leadframe
JP2803603B2 (ja) マルチチップパッケージ構造
JP3058047B2 (ja) マルチチップモジュールの封止冷却構造
JPH1168360A (ja) 半導体素子の冷却構造
JPH09213847A (ja) 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置
JPH0529502A (ja) プリント基板
GB2274738A (en) Cooling for 3-D semiconductor packages
JPH0983165A (ja) 電子機器冷却装置
JPS63289847A (ja) Ｌｓｉパッケ−ジの放熱構造
US20080011459A1 (en) Thermally conductive cover directly attached to heat producing component
KR930004251B1 (ko) 전력 반도체 패키지
JPH0613487A (ja) マルチチップモジュール
KR20010015387A (ko) Ｂｇａ 형 반도체 장치 패키지
JPH0393259A (ja) 半導体装置
MXPA99010188A (en) Method and apparatus for cooling a semiconductor die
JP3640833B2 (ja) 高速信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090407

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee