JP4040695B2 - 半導体ダイを冷却する装置 - Google Patents

半導体ダイを冷却する装置 Download PDF

Info

Publication number
JP4040695B2
JP4040695B2 JP54923498A JP54923498A JP4040695B2 JP 4040695 B2 JP4040695 B2 JP 4040695B2 JP 54923498 A JP54923498 A JP 54923498A JP 54923498 A JP54923498 A JP 54923498A JP 4040695 B2 JP4040695 B2 JP 4040695B2
Authority
JP
Japan
Prior art keywords
semiconductor die
cooling plate
heat
cooling
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP54923498A
Other languages
English (en)
Other versions
JP2001526838A5 (ja
JP2001526838A (ja
Inventor
ウィナー,ポール
パニシア,マリオ・ジェイ
マ,カール・ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2001526838A publication Critical patent/JP2001526838A/ja
Publication of JP2001526838A5 publication Critical patent/JP2001526838A5/ja
Application granted granted Critical
Publication of JP4040695B2 publication Critical patent/JP4040695B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

発明の背景
発明の分野
本発明は、一般的に集積回路技術に関し、より詳しくは、本発明は集積回路の温度を制御する方法に関するものである。
背景情報
集積回路業界では、集積回路速度ならびにデバイス密度の向上に継続的に努力している。こうした努力の結果、複雑な高速集積回路をパッケージ化する際にフリップ・チップ技術を利用するのが趨勢となっている。フリップ・チップ技術はC4パッケージングとも呼ばれている。C4パッケージング技術においては、集積回路ダイは、ワイヤ・ボンディング技術を使用してパッケージされた集積回路ダイに対して上下逆にされる。
集積回路のテストまたはデバッグ時には、集積回路を本来のパッケージング環境で、その所期の最高動作速度で動作させるのが多くの場合望ましい。現代の集積回路の出力密度は通常、非常に高いので、集積回路に過剰な熱が発生する危険性を減らすためこれらの集積回路で発生した熱を除去するのが望ましい。集積回路の温度を正しく制御しないと、回路の性能が影響を受ける場合がある。集積回路の温度を適切に調節しないと部品が劣化することもある。そのため、集積回路の温度を調節した状態でデバッグ情報を収集しなければならない。そうしないと、得られたデバッグ情報が役立たないこともありえる。
第1A図に示すように、ワイヤ・ボンディングされた半導体デバイス101から熱を除去するには、一般に、フィン付き放熱器103をパッケージ111の底面107に取り付けて、放熱器103に空気流109を通す必要がある。熱流路を半導体デバイス101の裏面105からパッケージ111を通してさらに放熱器103まで形成させる。パッケージ111内に埋め込むまれたヒート・スラグ(図示せず)で半導体デバイス101を放熱器103に熱結合する。すると、熱は放熱器103上を流れる空気流109によって運び去られる。
第1B図は、シリコン・デバッグ時にワイヤ・ボンディングした半導体ダイ131から熱を除去する場面の図である。第1B図からわかるように、半導体ダイ131は回路基板145に取り付けられたワイヤ・ボンド・パッケージ141内にパッケージされている。プローブ・ツール143は、真空室内で動作している半導体ダイ131をデバッグするために使用する電子ビーム・システムの一部である。妨げられずに直接半導体ダイ131を取り扱える場合、プローブ・ツール143を使って、動作中の半導体ダイ131から情報を取り出すことができる。
半導体ダイ131は真空中で動作させられているので、空気の循環に頼る通常の冷却機構は利用できない。現在の電子ビーム・プロービング・システムで一般的に使用される冷却手法では、パッケージ141の底面147に熱結合される冷却ブロック149を採用している。半導体ダイ131で発生した熱は、パッケージ141を通って冷却ブロック149まで運ばれる。冷媒151は、冷却ブロック149を通って循環し、冷却ブロック149の温度を調節し、半導体ダイ131の温度を調節する。
第2図は、C4パッケージ半導体ダイ201から放出されている熱を示している。熱は、裏面205に熱結合されたフィン付き放熱器203に空気流209を通すことにより半導体ダイ201の裏面205から除去される。高出力の適用例では、熱伝導性ヒート・スラグ(図示せず)を裏面205に取り付けて、ヒート・スラグを放熱器(図示せず)に熱結合することで、熱を半導体ダイ201から放出させる。他の例では、ヒート・スラグを熱質量が大きく、熱移動面積が広い金属板に熱結合する。他の例では、ヒート・スラグをヒート・パイプまたは他の何らかの低抵抗熱経路で熱拡散板に熱結合する。一般にはんだバンプ211はよい熱導体とは考えられず、熱はパッケージ207を通じて放出しないことに注意されたい。さらに、パッケージ207は有機パッケージでもよく、したがって断熱材の特性を持つことがある。
たとえば電子ビーム・システムなどのプロービング・システムで半導体ダイ201をデバッグするときには、裏面205を露出させて、電子ビーム・プローブ・ツールで妨害なしに直接取り扱えるようになっているのが望ましい。ただし、第2図に示されているように、通常、半導体ダイ201から熱を除去するために放熱器203をC4パッケージで使用している。デバッグのため放熱器203を半導体ダイ201から取り外すと、分析中の集積回路が連続動作しているため、半導体ダイ201の回路が損傷することがある。さらに、C4パッケージされた半導体ダイ201を電子ビーム・プロービング・システムの真空室内で動作させる場合、伝導など通常の冷却機構は利用できない。半導体ダイ201の温度を調整することができなければ、最高動作速度で半導体ダイ201の動作を持続させると、回路の劣化や損傷が発生するおそれがある。
発明の概要
半導体ダイを冷却するための方法と装置を開示する。実施形態では、開口部を備える冷却板を半導体ダイの第1の表面の上に配置して、冷却板を半導体ダイに熱結合する。熱は半導体ダイから冷却板に移動する。冷却板の開口部を半導体ダイの露出部上に配置し、半導体ダイの露出部を妨害なしに接近できるようにする。下記の詳細な説明、図、および請求の範囲から、本発明には他にも特徴と利点のあることは明白である。
【図面の簡単な説明】
本発明を、添付の図に限定としてではなく例として示す。
第1A図は、パッケージの裏面に取り付けられたフィン付き放熱器を備えるワイヤ・ボンド・パッケージ半導体デバイスの図である。
第1B図は、デバッグ中にプローブが行われ、パッケージの裏面に取り付けられた冷却ブロックで冷却されるワイヤ・ボンド・パッケージ半導体デバイスの図である。
第2図は、フィン付き放熱器が半導体基板の裏面に取り付けられたC4パッケージ半導体デバイスの図である。
第3図は、本発明の教示に従ってプローブ・ツールでプローブする間の冷却板を半導体ダイに熱結合するC4パッケージ半導体デバイスの図である。
第4A図は、本発明の教示に従って開口部を半導体ダイ上に配置した冷却板の上面図である。
第4B図は、本発明の教示に従って開口部を半導体ダイ上に配置した冷却板の他の実施形態の上面図である。
第4C図は、本発明の教示に従って複数の開口部をマルチチップ・モジュールの半導体ダイ上に配置した冷却板の他の実施形態の図である。
第5図は、本発明の教示に従って伝熱導管を通じて冷却ブロックに熱結合されている冷却板に熱結合されているC4パッケージ半導体デバイスの図である。
詳細な説明
半導体ダイを冷却するための方法と装置を開示する。以下の説明では、本発明を完全に理解できるように、多数の具体的な詳細について述べる。ただし、本発明を実施するために特定の詳細を利用する必要がないことは、当分野の技術者にとっては明白である。他の実施形態では、本発明を曖昧なものにすることを避けるためよく知られている材料または方法については詳しく説明していない。
本発明の一実施形態は、露出している回路基板を著しく隠すことなく真空システム内のフリップチップまたはC4パッケージ集積回路の温度を制御する方法と装置を提供する。したがって、この実施形態を用いると、シリコン・デバッグおよび故障分離を実施している間にC4パッケージ集積回路をプローブすることができる。パッケージを通じた熱伝導に依存することなく、また露出している回路基板を著しく隠すことなく、本発明の一実施形態により、C4パッケージ集積回路の半導体ダイの温度制御が実現される。一実施形態では、パッケージの熱伝導によって温度制御システムの効率が影響を受けないようにC4パッケージされた集積回路の露出している基板を冷却板に直接熱接触させることにより、温度制御を実現している。本発明の一実施形態は、現在の電子ビーム・プロービング・システムの真空室内で使用することができ、またワイヤ・ボンディング・パッケージ集積回路とともに使用される既存の冷却手法と整合性がある。
第3図は、C4パッケージ303でパッケージングされた半導体ダイ301の側面図である。C4パッケージ303は、回路基板307で動作するようにソケット305に取り付けられている。一実施形態では、第3図に示されているように、プローブ・ツール309を使用して半導体ダイ301の露出している裏面311から情報を抽出する。本発明の一実施形態では、半導体ダイ301は電子ビーム・プロービング・システムの真空室内で所期の最高動作速度で作動するように設定されている。ただし、本発明は電子ビーム・プロービング・システムでの使用に限られているわけではなく、したがって、たとえばレーザを利用する試験システム、機械式プロービング・システムなど、他のデバッギング・システムでも有用なことがあることに注意されたい。
真空室内で所期の最高動作速度で作動させながら半導体ダイ301の温度を調節し、さらに半導体ダイ301の裏面311を妨害なしに接近できるようにするため、第3図に示されているように、開口部315を備える冷却板313を半導体ダイ301の露出している基板に直接接触させる。冷却板313を半導体ダイ301の露出している基板に直接接触させると、半導体ダイ301の熱は半導体ダイ301と冷却板313の間の重なり部における熱結合を通じて冷却板313に移動する。開口部315があるため、プローブ・ツール309で半導体ダイ301の裏面311に妨害なしに直接触れることができ、シリコン・デバッグと故障分離を行える。
いくつかの例では、半導体ダイ301と冷却板313の間の重なり接触面は平面でなくてよい。したがって、冷却板313と半導体ダイ301との熱結合は、点接触のみで行われることもありうる。このような状況では、半導体ダイ301と冷却板313の間の熱伝導が下がり、そのため半導体ダイ301と冷却板313の間の熱抵抗が増える。この場合、現在説明している温度制御システムの効率は低下する。
一実施形態では、形状追従性のあるまたは柔軟な熱導体を半導体ダイ301と冷却板313の間の重なり部に配置し、半導体ダイ301と冷却板313の間の熱伝導性を高める。一実施形態では、形状に従順な熱境界を実現し、熱伝導性を高め、冷却板313と半導体ダイ301の間の熱抵抗を下げるためにインジウムやインジウム合金を形状追従性熱導体として利用する。インジウムは、熱伝導性が高く、形状追従特性を持ち、溶融温度が低いという特徴があるため、本発明のこの態様に特に有用である。さらに、インジウムは真空中で使用可能であり、電子ビーム・プロービング・システムの真空室での使用に適している。
一実施形態では、インジウムの薄層317を、冷却板313が最終的に半導体ダイ301と接触することになる場所の半導体ダイ301の裏面311の縁の周囲に配置する。一実施形態では、インジウム317はインジウム箔である。インジウム317を半導体ダイ301の縁に配置した後、溶融し、冷却板313を半導体ダイ301に押しつけて、半導体ダイ301と冷却板313との間にインジウム317の非常に形状従順なコーティングを形成する。他の実施形態では、冷却板313を半導体ダイ301に押しつける前に、インジウム317を溶融しない。そのため、半導体ダイ301と冷却板313の間に熱伝導性の高い形状従順熱重なり部が形成される。
半導体ダイ301と冷却板313との間に形状従順な熱接触部を形成する限り、本発明の教示に従って、インジウムの代わりに他の形状追従熱導体を使用することができる。たとえば、半導体ダイ301と冷却板313の間の熱結合を高めるためにインジウム317の代わりにサーマル・ペーストを使用することもできる。ただし、サーマル・ペーストは、そのガス放出特性のため真空中での使用に特に適さないものもあることに注意されたい。
本発明の一実施形態では、半導体ダイ301の上に配置された冷却板313の部分を約1mmの薄さにする。その際に、デバッグ試験または故障分離中に半導体ダイ301の裏面311から情報を抽出できるように、プローブ・ツール309を接近させやすく、また操作しやすくする。
本発明の一実施形態では、冷媒319を冷却板313内に循環させ、冷却板313の温度を調節する。そこで、本発明の教示に従って、半導体ダイ301で発生した熱を冷却板313に移動し、次に冷却板313から冷媒319を通じて外部の冷却装置(図示せず)に移動させることができる。
第4A図は、本発明の教示に従って、開口部415が半導体ダイ401に配置され、それと熱結合されている冷却板413の上面図である。一実施形態では、開口部415の寸法は半導体ダイ401の縁の外寸よりも小さく、半導体ダイ401は半導体ダイ401の裏面に配置されている重なり接触領域417で冷却板413に熱結合される。一実施形態では、インジウムなどの形状追従熱導体を冷却板413と半導体ダイ401の間の重なり接触領域417に配置して、半導体ダイ401と冷却板413の熱結合を高める。そこで、電子ビーム・プローブ・システムやレーザを使用する試験システムなどのプローブ・ツールを使い、開口部415を通じて半導体ダイ401の裏面の露出している回路基板を妨害なしに直接取り扱うことができる。
第4B図は、開口部435を備える冷却板433が半導体ダイ431に配置され、熱結合されている本発明の他の実施形態の上面図である。第4B図に示されているように、開口部435は半導体ダイ431のコーナ全体を露出する形状になっている。図の実施形態では、半導体ダイ431は重なり接触領域437で冷却板433に熱結合している。第4B図に示されている実施形態では、プローブするため、半導体ダイ431の露出しているコーナの縁を含む、半導体ダイ431の露出しているコーナ全体を妨害なしに直接取り扱うことができることが充分理解されるであろう。この実施形態では、半導体ダイ431の裏面の所望の部分を開口部435を通して露出させるように、冷却板433に対して半導体ダイ431を回転させることで、半導体ダイ431の裏面の任意の部分へ妨害なしに直接接近することを実現できることが充分理解されよう。
前記の実施形態と同様に、形状追従熱導体を重なり接触領域437の冷却板433と半導体ダイ431の間に配置することができる。その際に、半導体ダイ431と冷却板433の間の熱伝導度が増加し、半導体ダイ431と冷却板433の間の熱結合が高まる。熱結合を高めることで、半導体ダイ431の温度勾配を下げることができる。
第4C図は、冷却板473に開口部475A−Dを備える本発明の他の実施形態の上面図である。図の実施形態において、それぞれの開口部475A−Dは対応する半導体ダイ471A−Dの裏面に配置できる形状である。この実施形態では、半導体ダイ471A−Dはマルチチップ・モジュール(MCM)ユニットに含まれる。それぞれの半導体ダイ471A−Dは冷却板473に熱結合され、それぞれの半導体ダイ471A−Dの熱は冷却板473に移動するようになっている。それぞれの開口部475A−Dは対応する半導体ダイ471A−D上に配置され、それぞれの半導体ダイ471A−Dの裏面の露出している部分に妨害なしに直接接近できる。したがって、故障分離を行うために、シリコン・デバッグの際にそれぞれの半導体ダイ471A−Dの露出している部分でプロービングが実行できる。
第4C図に示されているように、熱は、重なり接触領域477Aを通じてシリコン・ダイ471Aから冷却板473に移動する。熱は、重なり接触領域477Bを通じて半導体ダイ471Bから冷却板473に移動する。熱は、重なり接触領域477Cを通じて半導体ダイ471Cから冷却板473に移動する。熱は、重なり接触領域477Dを通じて半導体ダイ471Dから冷却板473に移動する。前記の実施形態と同様に、インジウムなどの形状追従熱導体を重なり接触領域477A−Dの半導体ダイ471A−Dと冷却板473の間に配置し、冷却板473とそれぞれの半導体ダイ471A−Dの間の熱結合を高める。
本発明は、第4A図ないし第4C図に関して説明した形状および開口部のみを備える冷却板に限られないこと、したがって他の形状の冷却板および開口部であっても本発明の教示による露出している半導体ダイを著しく曖昧にして半導体ダイが冷却する限り使用できる。
第5図は、本発明の教示に従って半導体ダイを冷却する方法と装置の他の実施形態の図である。第5図に示されている実施形態では、半導体ダイ501を、回路基板507に取り付けたソケット505に取り付けられているC4パッケージ503にパッケージ化している。第1B図に関して説明したシステムと同様に、半導体ダイ501はシリコン・デバッグと故障分離のため電子ビーム・プロービング・システムの真空室で動作させることができる。
本発明の教示に従って、開口部515を備える冷却板513を半導体ダイ501上に配置し、熱結合する。開口部515を半導体ダイ501の裏面に配置し、妨げられることなくプローブ・ツール509で半導体ダイ501の裏面511の露出部分に直接接近できるようにする。本発明の一実施形態では、インジウム517などの形状追従熱導体を重なり接触領域内の半導体ダイ501と冷却板513の間に配置して、半導体ダイ501と冷却板513の間に形状従順な熱接触を実現し、半導体ダイ501と冷却板513の間の熱結合を高める。したがって、半導体ダイ501で発生する熱は、所期の最高動作速度で動作している間に、インジウム517を通じて冷却板513に移動する。
一実施形態において、本発明は、冷却ブロック519が回路基板507の反対側に配置されている現在の電子ビーム・プロービング・システムの温度制御システムと整合性があると考えられる。第5図は、プローブ・ツール509で、回路基板507に取り付けた半導体ダイ501をプローブしている図である。ただし、冷却ブロック519は、ワイヤ・ボンディング・パッケージ集積回路をプローブするように構成された多くの既存の電子ビーム・プロービング・システムの場合と同様に、回路基板507の反対側に配置されている。本発明の教示に従って、伝熱導管523Aおよび523Bを通じて冷却板513が冷却ブロック519に熱結合されている。
一実施形態において、伝熱導管523A−Bは、冷却板513から回路基板507内の開口部525Aと525Bをそれぞれ通り、冷却ブロック519に達するサーマル・スクリュを備えている。一実施形態において、冷却ブロック519は、それぞれ伝熱導管523Aおよび523Bのねじ山527Aおよび527Bを受け入れる形状のねじ穴529Aおよび529Bを備えている。そのため、伝熱導管523Aおよび523Bにより、冷却板513は冷却ブロック519に熱結合され、熱は半導体ダイ501から冷却板513を通り、伝熱導管523A−Bを通り、冷却ブロック519に移動する。
一実施形態において、伝熱導管523Aと523Bのサーマル・スクリュは、それぞれ特大のヘッド531Aおよび531Bとともに、特大のねじ山527Aと527Bをそれぞれ備えている。特大のヘッド531Aおよび531Bを使用することで、伝熱導管523Aと523Bが冷却板513と熱接触する表面積が増加し、熱抵抗が減少するとともに熱伝導が増加する。同様に、特大のねじ山527Aおよび527Bを使用することで、伝熱導管523Aと523Bが冷却ブロック519と熱接触する表面積が増加し、したがって熱抵抗が減少し、熱伝導が増加する。
本発明の他の実施形態において、冷却板513は、冷却板513の回路基板507側に配置されている突出部533Aおよび533Bを備えており、伝熱導管523Aと523Bのサーマル・スクリュを締め付けると突出部533Aと533BがC4パッケージ503を回路基板507のソケット505に押し込まれる形となる。そのため、伝熱導管523Aと523Bのサーマル・スクリュを締め付けた後、C4パッケージ503がソケット505内に適切に収まる。さらに、伝熱導管523Aと523Bのサーマル・スクリュにより冷却板513の平面を半導体ダイ501の裏面511の平面に合わせて調整し、インジウム517による熱接触をさらに高められることは充分に理解できる。
本発明の一実施形態において、冷却板513には、ニッケル・コーティングした銅が含まれる。本発明の他の実施形態では、伝熱導管523Aと523Bのサーマル・スクリュも銅製である。銅は熱の良導体なので本発明の応用に特に適していることが理解される。ただし、本発明は、銅製の冷却板513と伝熱導管523Aおよび523Bに限られるわけではなく、したがって冷却板513と伝熱導管523Aおよび523Bには本発明の教示により半導体ダイ501を冷却する充分な熱伝導性がある限り他の材料も使用できることに注意されたい。本発明の他の実施形態では、冷媒521を冷却ブロック519内に循環させ、半導体ダイ501から熱をさらに除去しやすくしている。
以上、半導体ダイを冷却する方法と装置について述べた。ここで説明した冷却方法と装置を使用すると、C4パッケージされた集積回路またはMCMユニットをシリコン・デバッグおよび故障分離のため電子ビーム・プロービング・システムの真空室内で動作させることができる。ここで説明した冷却方法および装置ではさらに、レーザを利用する試験または機械式プローブの実行時に真空室の外で動作するC4パッケージされた集積回路またはMCMユニットの冷却も行える。本装置および方法により、パッケージを通じた熱伝導に頼ることなく、またC4またはMCMユニットの露出している回路基板を著しく曖昧にすることなく、半導体ダイが冷却される。さらに、本発明は、それぞれのパッケージを通じて半導体ダイを冷却するように通常構成された現在の電子ビーム・プロービング・システム内の既存の温度制御システムと整合性がある。
以上の詳細な説明では、特定の例示的実施形態に関して本発明の方法と装置を説明した。しかし、本発明の広範な精神と適用範囲から逸脱することなくさまざまな修正および変更を加えられることは自明である。したがって、本明細書と図は限定的なものとしてではなく例示的なものとみなすべきである。

Claims (4)

  1. 半導体を冷却するための装置であって、
    開口部を持つ冷却板を備え、前記冷却板が半導体ダイの第1の表面に配置され、熱が半導体ダイから冷却板に移動するように前記冷却板が前記の第1の表面の重なり部において半導体ダイに直接熱結合され、前記冷却板の開口部が、第1の表面の露出部分に妨害なしに接近できるように第1の表面の露出部分の上に配置されることを特徴とする装置。
  2. 半導体ダイを冷却する装置であって、
    開口部を有すると共に、半導体ダイの第1の表面の上に配置され、熱が半導体ダイから冷却板に移動するように第1の表面の重なり部で半導体ダイに熱結合されている冷却板と、
    半導体ダイと冷却板の間の前記重なり部に配置され前記冷却板と半導体ダイの間の熱抵抗を低減する熱伝導性層
    を備え、
    前記冷却板の開口部は上記第1の表面の露出した部分の上部に位置し、これによって第1の表面の露出した部分の領域に妨害なしに接近できるようにしたことを特徴とする装置。
  3. 請求項2記載の装置において、前記熱伝導性層がインジウムを含む装置。
  4. 回路基板上で動作する半導体ダイを冷却するための装置であって、
    前記半導体ダイの第1の表面またはその上に配置され、熱が半導体ダイから冷却板に移動するように前記第1の表面の重なり部で半導体ダイに直接または熱伝導層を介して熱結合されている冷却板と、
    前記半導体ダイに関して回路基板の反対側に配置されている冷却ブロックと、
    熱が冷却板から伝熱導管を通じて冷却ブロックに移動するように冷却板と冷却ブロックの間に熱結合されている伝熱導管と
    を備えることを特徴とする装置。
JP54923498A 1997-05-14 1998-04-14 半導体ダイを冷却する装置 Expired - Fee Related JP4040695B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/856,267 US5923086A (en) 1997-05-14 1997-05-14 Apparatus for cooling a semiconductor die
US08/856,267 1997-05-14
PCT/US1998/007490 WO1998052223A1 (en) 1997-05-14 1998-04-14 Method and apparatus for cooling a semiconductor die

Publications (3)

Publication Number Publication Date
JP2001526838A JP2001526838A (ja) 2001-12-18
JP2001526838A5 JP2001526838A5 (ja) 2005-12-02
JP4040695B2 true JP4040695B2 (ja) 2008-01-30

Family

ID=25323202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54923498A Expired - Fee Related JP4040695B2 (ja) 1997-05-14 1998-04-14 半導体ダイを冷却する装置

Country Status (7)

Country Link
US (1) US5923086A (ja)
JP (1) JP4040695B2 (ja)
KR (1) KR100381431B1 (ja)
CN (1) CN1154180C (ja)
AU (1) AU6971898A (ja)
MY (1) MY114590A (ja)
WO (1) WO1998052223A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043560A (en) * 1997-12-03 2000-03-28 Intel Corporation Thermal interface thickness control for a microprocessor
US6060777A (en) 1998-07-21 2000-05-09 Intel Corporation Underside heat slug for ball grid array packages
JP2001015545A (ja) * 1999-07-02 2001-01-19 Shinkawa Ltd ワイヤボンディング装置及び方法
US6461891B1 (en) 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
US6888722B2 (en) * 1999-12-30 2005-05-03 Intel Corporation Thermal design for minimizing interface in a multi-site thermal contact condition
US6372997B1 (en) 2000-02-25 2002-04-16 Thermagon, Inc. Multi-layer structure and method for forming a thermal interface with low contact resistance between a microelectronic component package and heat sink
US6761211B2 (en) 2000-03-14 2004-07-13 Delphi Technologies, Inc. High-performance heat sink for electronics cooling
US6364669B1 (en) * 2000-07-12 2002-04-02 Advanced Micro Devices, Inc. Spring contact for providing high current power to an integrated circuit
US6317326B1 (en) * 2000-09-14 2001-11-13 Sun Microsystems, Inc. Integrated circuit device package and heat dissipation device
AU2002245395A1 (en) * 2001-02-07 2002-08-19 University Of Rochester A system and method for high resolution optical imaging, data storage, lithography, and inspection
US6545346B2 (en) 2001-03-23 2003-04-08 Intel Corporation Integrated circuit package with a capacitor
US6558169B2 (en) 2001-03-29 2003-05-06 Intel Corporation Shunt power connection for an integrated circuit package
FR2826508B1 (fr) 2001-06-20 2004-05-28 Alstom Module electronique de puissance et composant de puissance destine a equiper un tel module
US6504242B1 (en) 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US6836014B2 (en) * 2002-10-03 2004-12-28 Credence Systems Corporation Optical testing of integrated circuits with temperature control
US6771500B1 (en) * 2003-03-27 2004-08-03 Stmicroelectronics, Inc. System and method for direct convective cooling of an exposed integrated circuit die surface
JP4607445B2 (ja) * 2003-11-04 2011-01-05 浜松ホトニクス株式会社 温度制御装置及び顕微鏡台
US7616444B2 (en) * 2004-06-04 2009-11-10 Cooligy Inc. Gimballed attachment for multiple heat exchangers
US7301773B2 (en) * 2004-06-04 2007-11-27 Cooligy Inc. Semi-compliant joining mechanism for semiconductor cooling applications
US7280363B2 (en) * 2005-01-21 2007-10-09 Delphi Technologies, Inc. Apparatus for controlling thermal interface between cold plate and integrated circuit chip
US20070125526A1 (en) * 2005-12-02 2007-06-07 Matsushita Electric Industrial Co., Ltd. Cooling device for electronic components
US7913719B2 (en) 2006-01-30 2011-03-29 Cooligy Inc. Tape-wrapped multilayer tubing and methods for making the same
TW200810676A (en) 2006-03-30 2008-02-16 Cooligy Inc Multi device cooling
US7715194B2 (en) 2006-04-11 2010-05-11 Cooligy Inc. Methodology of cooling multiple heat sources in a personal computer through the use of multiple fluid-based heat exchanging loops coupled via modular bus-type heat exchangers
US7834442B2 (en) * 2007-12-12 2010-11-16 International Business Machines Corporation Electronic package method and structure with cure-melt hierarchy
US9297571B1 (en) 2008-03-10 2016-03-29 Liebert Corporation Device and methodology for the removal of heat from an equipment rack by means of heat exchangers mounted to a door
US8250877B2 (en) 2008-03-10 2012-08-28 Cooligy Inc. Device and methodology for the removal of heat from an equipment rack by means of heat exchangers mounted to a door
CN102316699B (zh) * 2010-07-07 2015-10-14 富泰华工业(深圳)有限公司 冷却方法、使用该冷却设备方法的电路板维修装置及设备
KR101343233B1 (ko) * 2011-11-28 2013-12-18 삼성전기주식회사 전력 모듈 패키지
CN102788945A (zh) * 2012-07-19 2012-11-21 中国科学院电工研究所 一种功率半导体模块通用夹具
JP6048068B2 (ja) * 2012-10-25 2016-12-21 株式会社島津製作所 プラズマ用高周波電源及びそれを用いたicp発光分光分析装置
TWI576196B (zh) * 2012-12-05 2017-04-01 Shinkawa Kk The cooling method of the joining tool cooling device and the joining tool
TWI490956B (zh) * 2013-03-12 2015-07-01 Shinkawa Kk 覆晶接合器以及覆晶接合方法
CN108626331B (zh) 2017-03-21 2021-03-02 株式会社椿本链条 张紧装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3654528A (en) * 1970-08-03 1972-04-04 Gen Electric Cooling scheme for a high-current semiconductor device employing electromagnetically-pumped liquid metal for heat and current transfer
JPS5824951B2 (ja) * 1974-10-09 1983-05-24 ソニー株式会社 コウガクソウチ
US4168113A (en) * 1977-07-05 1979-09-18 American Optical Corporation Glass lens with ion-exchanged antireflection coating and process for manufacture thereof
DE3143336A1 (de) * 1981-10-31 1983-05-19 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Halbleitergleichrichterbaueinheit
US4617252A (en) * 1983-07-01 1986-10-14 Philip A. Hunt Chemical Corporation Antireflective coatings for use in the manufacture of semi-conductor devices, methods and solutions for making such coatings, and the method for using such coatings to absorb light in ultraviolet photolithography processes
GB8328573D0 (en) * 1983-10-26 1983-11-30 Plessey Co Plc Diamond heatsink assemblies
US4529685A (en) * 1984-03-02 1985-07-16 Advanced Micro Devices, Inc. Method for making integrated circuit devices using a layer of indium arsenide as an antireflective coating
US4649992A (en) * 1984-10-05 1987-03-17 Plessey Overseas Limited Diamond heatsink assemblies
US4996589A (en) * 1987-10-21 1991-02-26 Hitachi, Ltd. Semiconductor module and cooling device of the same
WO1989009958A1 (en) * 1988-04-08 1989-10-19 Hitachi, Ltd. Semiconductor module, its cooling system and computer using the cooling system
US5001548A (en) * 1989-03-13 1991-03-19 Coriolis Corporation Multi-chip module cooling
US5106786A (en) * 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
US5061568A (en) * 1989-12-20 1991-10-29 Monsanto Company Solar screening assembly
US5070040A (en) * 1990-03-09 1991-12-03 University Of Colorado Foundation, Inc. Method and apparatus for semiconductor circuit chip cooling
US5146314A (en) * 1990-03-09 1992-09-08 The University Of Colorado Foundation, Inc. Apparatus for semiconductor circuit chip cooling using a diamond layer
US5004307A (en) * 1990-04-12 1991-04-02 The Board Of Trustees Of The Leland Stanford Junior University Near field and solid immersion optical microscope
US5000256A (en) * 1990-07-20 1991-03-19 Minnesota Mining And Manufacturing Company Heat transfer bag with thermal via
JP3249992B2 (ja) * 1990-12-25 2002-01-28 ミノルタ株式会社 シリコン基板またはゲルマニウム基板用反射防止膜
EP0512186A1 (en) * 1991-05-03 1992-11-11 International Business Machines Corporation Cooling structures and package modules for semiconductors
CA2070062C (en) * 1991-05-30 1997-01-07 Hironobu Ikeda Cooling structure for integrated circuits
JP2792304B2 (ja) * 1992-01-22 1998-09-03 日本電気株式会社 集積回路用冷却装置
EP0560478B1 (en) * 1992-02-10 1998-10-14 Nec Corporation Cooling structure for electronic circuit package
JP3326721B2 (ja) * 1992-08-04 2002-09-24 富士通株式会社 セラミック基板の冷却装置
EP0637078A1 (en) * 1993-07-29 1995-02-01 Motorola, Inc. A semiconductor device with improved heat dissipation
US5354717A (en) * 1993-07-29 1994-10-11 Motorola, Inc. Method for making a substrate structure with improved heat dissipation
US5500540A (en) * 1994-04-15 1996-03-19 Photonics Research Incorporated Wafer scale optoelectronic package
US5418019A (en) * 1994-05-25 1995-05-23 Georgia Tech Research Corporation Method for low temperature plasma enhanced chemical vapor deposition (PECVD) of an oxide and nitride antireflection coating on silicon
JPH07336077A (ja) * 1994-06-14 1995-12-22 Fujitsu Ltd 発熱体パッケージの冷却構造
JP2926537B2 (ja) * 1994-12-15 1999-07-28 株式会社日立製作所 マルチチップモジュ−ルの冷却装置

Also Published As

Publication number Publication date
US5923086A (en) 1999-07-13
CN1263638A (zh) 2000-08-16
KR100381431B1 (ko) 2003-04-23
KR20010012569A (ko) 2001-02-15
WO1998052223A1 (en) 1998-11-19
CN1154180C (zh) 2004-06-16
MY114590A (en) 2002-11-30
AU6971898A (en) 1998-12-08
JP2001526838A (ja) 2001-12-18

Similar Documents

Publication Publication Date Title
JP4040695B2 (ja) 半導体ダイを冷却する装置
JP4979768B2 (ja) 熱伝導性複合インタフェース、それを用いた冷却型電子アセンブリ、及び、冷却アセンブリと熱発生電子デバイスとの結合方法
US5430611A (en) Spring-biased heat sink assembly for a plurality of integrated circuits on a substrate
US5396403A (en) Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
US6570247B1 (en) Integrated circuit device having an embedded heat slug
US8264851B2 (en) Multi-configuration processor-memory substrate device
US7803664B2 (en) Apparatus and methods for cooling semiconductor integrated circuit package structures
US6278181B1 (en) Stacked multi-chip modules using C4 interconnect technology having improved thermal management
CA2139266C (en) Semiconductor package
US6752204B2 (en) Iodine-containing thermal interface material
JPH10275883A (ja) 集積回路装置の冷却構造
US8611090B2 (en) Electronic module with laterally-conducting heat distributor layer
US5146310A (en) Thermally enhanced leadframe
TWI312872B (en) Cooling assembly with direct cooling of active electronic components
JP2803603B2 (ja) マルチチップパッケージ構造
JP2556245B2 (ja) プローブカード
Kromann Thermal modeling and experimental characterization of the C4/surface-mount-array interconnect technologies
MXPA99010188A (en) Method and apparatus for cooling a semiconductor die
JP2001035975A (ja) Bga型半導体装置パッケージ
JPS63289847A (ja) Lsiパッケ−ジの放熱構造
JPH05166980A (ja) 半導体装置
JPH11297911A (ja) 半導体装置およびその製造方法
JPH0547967A (ja) 半導体チツプモジユール
JPH0547974A (ja) 半導体チツプモジユール
JPH0586069B2 (ja)

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees