JP2014049700A - 部材の接合構造およびその接合方法、パッケージ - Google Patents

部材の接合構造およびその接合方法、パッケージ Download PDF

Info

Publication number
JP2014049700A
JP2014049700A JP2012193605A JP2012193605A JP2014049700A JP 2014049700 A JP2014049700 A JP 2014049700A JP 2012193605 A JP2012193605 A JP 2012193605A JP 2012193605 A JP2012193605 A JP 2012193605A JP 2014049700 A JP2014049700 A JP 2014049700A
Authority
JP
Japan
Prior art keywords
joining
substrate
package
bonding
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012193605A
Other languages
English (en)
Inventor
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012193605A priority Critical patent/JP2014049700A/ja
Priority to US13/871,149 priority patent/US20140063757A1/en
Publication of JP2014049700A publication Critical patent/JP2014049700A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/004—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of a metal of the iron group
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006—Ag as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013—Au as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】実施形態は、電子部品のボンディングや動作時の温度に対して安定であり、反りや歪みを抑制できる部材の接合構造、接合方法およびそれを用いたパッケージを提供する。
【解決手段】実施形態は、電子部品を収容または載置する部材の接合構造であって、第１の部材と、前記第１の部材に接合された第２の部材と、前記第１の部材の接合面と、前記第２の部材の接合面と、の間に介在する接合部であって、融点が４００℃以上の１つの金属元素を９８重量％以上含有する接合部と、を備える。
【選択図】図１

Description

本発明の実施形態は、部材の接合構造およびその接合方法、パッケージに関する。
半導体素子に代表される電子部品は、それを支持する基板上にボンディングされ、実装基板などに装着される。また、電子部品の多くは、その信頼性を向上させるために、基板を含むパッケージの内部に気密封止される。そして、基板およびパッケージには、電子部品のボンディングや動作時の温度に対して安定であることが求められる。このため、基板やパッケージを構成する複数の部材は、例えば、電子部品のボンディング温度よりも融点が高い銀ロウを用いて接合される。
しかしながら、基板やパッケージは、信号の入出力や電源の供給に用いられる回路要素や、電子部品の熱を外部に放出する放熱要素などを含む複合体である。そして、銀ロウを用いた高温下の組み立てにより、素材の異なる部材の線膨張係数の違いに起因する反りや歪みを生じる。これらの反りや歪みは、電子部品の特性を劣化させ、信頼度を低下させる要因となる。そこで、電子部品のボンディングや動作時の温度に対して安定であり、反りや歪みを抑制できる部材の接合構造およびその接合方法が必要とされている。
特開２００６−１３２４１号公報 特開２０１１−４６７７０号公報
実施形態は、電子部品のボンディングや動作時の温度に対して安定であり、反りや歪みを抑制できる部材の接合構造、接合方法およびそれを用いたパッケージを提供する。
実施形態は、電子部品を収容または載置する部材の接合構造であって、第１の部材と、前記第１の部材に接合された第２の部材と、前記第１の部材の接合面と、前記第２の部材の接合面と、の間に介在する接合部であって、融点が４００℃以上の１つの金属元素を９８重量％以上含有する接合部と、を備える。
第１の実施形態に係るパッケージを表す模式図である。 第１の実施形態に係るパッケージ部材の接合過程を表す模式図である。 第１の実施形態に係るパッケージの別の側面を表す模式図である。 第１の実施形態に係るパッケージの製造過程を表す模式図である。 第２の実施形態に係る半導体装置を表す模式図である。
以下、実施形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
〔第１の実施形態〕
図１は、第１の実施形態に係るパッケージ１０を示す模式図である。図１（ａ）は、パッケージ１０の平面図であり、図１（ｂ）は、図１（ａ）におけるＩｂ−Ｉｂ線に沿った断面図である。パッケージ１０は、例えば、半導体素子、光半導体素子、圧電素子などの電子部品をその内部に収容する。
図１（ａ）に示すパッケージ１０は、基板３と、枠体５と、フィードスルー（Feed through terminal）端子７と、を備える。基板３は、電子部品およびその周辺の回路要素を固着する部品載置部１２と、実装基板にネジ固定するためのフランジ部１４と、を有する。枠体５は、部品載置部１２を囲み、フランジ部１４と部品載置部１２との境界を画する。
フィードスルー端子７は、基板３と枠体５との間に設けられ、パッケージ内部に気密封止された電子部品と外部回路とを電気的に接続するために設けられる。パッケージ１０では、２つのフィードスルー端子７が設けられ、それぞれに外部回路に接続するリード９が接続される。
図１（ｂ）に示すように、基板３と枠体５とは、接合部１３を介して接続される。例えば、電力増幅用のパワーＦＥＴ(Field Effect Transistor)を収容するパッケージでは、放熱性が重視される。このため、基板３には、銅（Ｃｕ）、もしくは、銅とモリブデン（Ｍｏ）の合金など、熱伝導の高い金属が用いられる。一方、枠体５には剛性が求められ、例えば、鉄（Ｆｅ）、ニッケル（Ｎｉ）およびコバルト（Ｃｏ）を配合した合金であるコバール（KOVAL）材を用いる。
半導体素子などの電子部品は、例えば、金錫（ＡｕＳｎ）半田を用いて基板３の上面３ａ（部品載置部１２）にボンディングされる。この工程において、パッケージ１０は、概ね２８０〜３００℃に加熱される。また、金ゲルマニウム（ＡｕＧｅ）、金シリコン（ＡｕＳｉ）を用いてボンディングしても良い。これらの接合材を用いる場合、パッケージ１０は、３５０〜３７０℃に加熱される。したがって、接合部１３の再溶融温度は、４００℃以上であることが望ましい。また、これらボンディング温度と、接合部１３の再溶融温度（融点）と、の間の温度差が大きいほど、パッケージ１０は安定である。
例えば、銀ロウの融点は、７８０℃以上であり、電子部品のボンディング温度に対して安定である。このため、接合材２３として銀ロウが広く用いられてきた。しかしながら、基板３と枠体５とを銀ロウを用いて接合する場合、銀ロウの融点が高温であるがゆえに、その冷却過程において、例えば、銅合金からなる基板３と、コバールからなる枠体５と、の間の線熱膨張率の違いに起因する反りまたは歪みが大きくなる。
これにより、例えば、半導体素子を収容したパッケージ１０を実装基板に装着した場合、基板３の下面３ｂと、実装基板と、の間に隙間が生じ放熱性が低下する。また、基板３および枠体５のいずれかにセラミックを用いた場合には、その部分に割れが生じることもある。
これに対し、本実施形態では、接合部１３は、融点が４００℃以上の１つの金属元素を９８重量％以上含有する。また、接合部１３は、その形成過程において、融点が４００℃以上の金属元素からなる微粒子、所謂ナノ粒子を含む。金属元素は、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）のいずれかである。ナノ粒子は、これらの金属元素以外の物質を含む保護層をその表面に有しても良い。
ナノ粒子は、それを構成する金属元素の融点に比べて数１００度低い温度において、焼結もしくは溶融することが可能である。このため、ナノ粒子を含む接合部１３を用いることにより、例えば、４００度以下の低温で基板３と枠体５とを接合することができる。そして、基板３と枠体５とを接合した後の接合部１３は、ナノ粒子が一体となったバルク金属を含む。バルク金属の融点は、その材料の本来の融点となるため、接合部１３は、接合時の温度よりも数１００度高い温度まで安定となる。このように、基板３と枠体５とを低温で接合して反りや歪みを抑制し、且つ、電子部品のボンディング温度やその動作温度よりも高温に耐えるパッケージを実現することができる。
次に、図２を参照して、基板３と枠体５の接合過程について説明する。図２（ａ）および図２（ｂ）は、パッケージ１０の製造過程を表す模式断面図である。
パッケージ１０の製造過程では、まず、第１の部材である基板３と、第２の部材である枠体５と、を準備する。
図２（ａ）に示すように、基板３の上面３ａに、例えば、銀（Ａｇ）を主成分とするナノ粒子を含む接合材２３を塗布する。接合材２３は、例えば、有機溶媒にＡｇナノ粒子を分散したペースト状である。Ａｇナノ粒子の粒径は、例えば、１０〜１００ナノメートル（ｎｍ）である。また、Ａｇナノ粒子は、その表面に保護膜を有していても良い。有機溶媒には、例えば、テルペンアルコールを用いる。接合材２３は、例えば、ディスペンサまたは印刷法を用いて塗布することができる。
続いて、図２（ｂ）に示すように、枠体５の接合面５ａを、基板３の接合面（上面３ａ）に、接合材２３を介して接触させる。そして、基板３と枠体５との間に荷重を加えて密着させた状態で加熱し、３００℃〜４００℃の温度範囲に保持する。これにより、接合材２３の有機溶媒を蒸散させ、Ａｇナノ粒子を残す。さらに、Ａｇナノ粒子を焼結させてバルクＡｇを含む接合部１３を形成する。
バルクＡｇの融点は、約９６０℃である。これに対し、粒子径が数１０ｎｍのＡｇナノ粒子の融点は、１５０℃〜３００℃に低下する。すなわち、Ａｇナノ粒子を含む接合材２３を３００℃〜４００℃の温度範囲で保持することにより、バルクＡｇを含む接合部１３を形成することができる。そして、基板３と枠体５の接合は、９００℃以上の温度に対して安定である。また、３００℃〜４００℃の低温で接合されたパッケージでは、基板３と枠体５との間の反りや歪みが抑制される。
例えば、銅（Ｃｕ）を２８重量％含む銀ロウ（ＡｇＣｕ）の融点は７８０℃である。したがって、接合部１３に含まれるＡｇの濃度を、例えば、９０重量％以上とすることにより、銀ロウよりも高融点化することが可能である。すなわち、電子部品のボンディング温度やその動作温度に対して、銀ロウを用いて部材を接合したパッケージよりも安定なパッケージを実現できる。
一方、金属元素としてＡｕを選択する場合、バルクＡｕの融点は、１０６４℃である。これに対し、粒子径１０〜１００ｎｍのＡｕナノ粒子の融点は、５０℃〜５００℃である。また、粒子径５０ｎｍ〜５００ｎｍのＡｕナノ粒子を用いても良い。このサイズのＡｕ粒子は、約１５０℃の温度で焼結させることが可能である。しかしながら、Ａｕに他の元素を混ぜた合金の融点は、バルクＡｕの融点に比べて大幅に低温化される。例えば、６重量％のシリコンを混ぜたＡｕＳｉの融点は、３７０℃である。また、１２重量％のゲルマニウムを混ぜたＡｕＧｅの融点は３５６℃である。したがって、Ａｕナノ粒子を用いる場合、接合部１３は、例えば、９８重量％以上のＡｕを含むことが望ましい。
Ｃｕナノ粒子を用いる場合、その粒子径は、好ましくは１０〜１００ｎｍである。バルクＣｕの融点１０８０℃に対して、このサイズのＣｕナノ粒子の融点は、３００〜４００℃である。
Ｎｉナノ粒子の場合、粒子径１００ｎｍにおいて、約７５０℃の焼結が可能である。バルクＮｉの融点は１４５０℃であり、微粒子化することにより焼結温度の大幅な低温化ができる。例えば、Ｎｉナノ粒子は、その粒子径を数１０ｎｍ程度、好ましくは１０ｎｍ以下とすることにより、さらなる焼結温度の低温化が可能となる。
なお、本明細書における粒子径は、例えば、各ナノ粒子のＴＥＭ（Transmission Electron Microscope）像を解析して得られる平均粒子径を言う。
図３は、第１の実施形態に係るパッケージ１０の別の側面を示す模式図である。図３（ａ）は、パッケージ１０の平面図であり、図３（ｂ）は、図３（ａ）におけるIIIｂ−IIIｂ線に沿った断面図である。すなわち、図３（ｂ）は、フィードスルー端子７を含む断面を示している。フィードスルー端子７は、部品載置部１２に固着された電子部品に信号を入力し、また、信号を出力させる。
図３（ａ）に示すように、フィードスルー端子７では、第１の絶縁材７ａの上にストリップライン７ｂが設けられ、そのストリップライン７ｂにリード９が接続される。第１の絶縁材７ａは、例えば、アルミナ（Ａｌ２Ｏ３）などのセラミックを用いて形成される。また、ストリップライン７ｂの特性インピーダンスを５０Ωとして外部回路に整合させる。これにより、電子部品と外部回路との間における高周波信号の伝送損失を低減することができる。
さらに、図３（ｂ）に示すように、フィードスルー端子７は、第１の絶縁材７ａの上に、ストリップライン７ｂを挟んで設けられた第２の絶縁材７ｃを有する。第２の絶縁材７ｃは、ストリップライン７ｂと枠体５との間を電気的に絶縁する。
そして、上記の構造のフィードスルー端子７を、基板３と枠体５との間に固定するため、基板３とフィードスルー端子７との間を接合部１３ａを介して接続し、枠体５とフィードスルー端子７との間を接合部１３ｂを介して接合する。すなわち、図３（ｂ）に示すように、フィードスルー端子７の第１の絶縁材７ａと、基板３と、の間は、接合部１３ａを介して接合され、第２の絶縁材７ｃと、枠体５と、の間は、接合部１３ｂを介して接合される。
さらに、フィードスルー端子７におけるストリップライン７ｂと、リード９と、の接続においても、同じ接続構造を用いることができる。
図４は、第１の実施形態に係るパッケージ１０の製造過程を表す模式図である。図４（ａ）〜図４（ｄ）は、各工程におけるパッケージを表す模式断面図である。
図４（ａ）に示すように、基板３の上面に接合材２３ａを塗布する。接合材２３ａは、例えば、Ａｇナノ粒子を含む。接合材２３ａは、例えば、印刷法を用いて塗布する。
次に、図４（ｂ）に示すように、接合材２３ａを介してフィードスルー端子７を基板３に接着する。すなわち、接合材２３ａの粘性を利用してフィードスルー端子７を基板３の上に仮止めする。フィードスルー端子７は、第１の絶縁材７ａと、ストリップライン７ｂと、第２の絶縁材７ｃとを含む。
次に、図４（ｃ）に示すように、ストリップライン７ｂの端と、第２の絶縁材７ｃの上に、接合材２３ｂを塗布する。接合材２３ｂは、例えば、Ａｇナノ粒子を含み、ディスペンサを用いて塗布する。
次に、図４（ｄ）に示すように、ストリップライン７ｂの上にリード９を載せ、第２の絶縁材７ｃの上に枠体５を載せる。続いて、枠体５およびリード９に圧力を加えながら、基板３およびフィードスルー端子７を３００℃〜４００℃の温度範囲で加熱する。これにより、接合材２３ａおよび２３ｂから有機溶媒が蒸散し、Ａｇナノ粒子が焼結されて接合部１３ａおよび１３ｂが形成される。
上記の過程で形成されたパッケージ１０では、基板３の反り、基板３と枠体５との間の歪み、フィードスルー端子７と枠体５との間の歪み、および、基板３とフィードスルー端子７との間の歪みを抑制することができる。また、バルクＡｇを含む接合部１３ａおよび１３ｂは９００℃以上の温度まで安定であり、電子部品のボンディングおよびその動作環境に対して高い耐性を有するパッケージが実現される。
また、上記の実施形態では、電子部品を収容するパッケージを例に説明したが、これに限られる訳ではない。例えば、ストリップラインを有する部材等を基板の上に接合した構造の所謂キャリアなどにも適用することができる。
さらに、第１の部材および第２の部材の少なくともいずれかは、アルミナ（Ａｌ２Ｏ３）または窒化アルミ（ＡｌＮ）などのセラミック材を含む部材であっても良い。
また、上記の製造方法では、１種類のナノ粒子を含む接合材２３を用いる例を示したが、２種類以上のナノ粒子を含んでも良い。その場合、焼結または溶融後の接合部１３に含まれるバルク金属（合金）の融点が所望の温度よりも高温となる元素およびその配合比を選択する。
〔第２の実施形態〕
図５は、第２の実施形態に係る半導体装置１００を示す模式図である。図８（ａ）は、半導体装置１００の平面図であり、図５（ｂ）は、図５（ａ）に示すＶｂ‐Ｖｂ線に沿った断面図である。
半導体装置１００は、前述のパッケージ１０に、高周波信号を増幅するパワートランジスタ４１を収容した例である。このようなパワートランジスタには、例えば、ＧａＮまたはＳｉＣなどを材料とするＨＦＥＴ（Hetero Junction Field Effect Transistor）、シリコンを材料とするＬＤＭＯＳＦＥＴ（Lateral Double Diffuse MOS Transistor）などがある。いずれも電力増幅素子であり、大量の発熱を伴って動作する。したがって、これらを収容するパッケージ１０の基板３には、放熱性の良い銅板もしくは銅合金が用いられる。
図５（ａ）に示すように、パッケージ１０の部品載置部１２には、トランジスタ４１と、２つの回路基板４３と、が載置される。回路基板４３の表面には導電パターン４３ａが形成され、それぞれトランジスタ４１の複数のゲート電極、および、複数ドレイン電極（もしくはソース電極）と、ストリップライン７ｂと、の間を電気的に接続する。回路基板４３には、例えば、アルミナ（Ａｌ２Ｏ３）を用いる。
図５（ｂ）に示すように、トランジスタ４１と、回路基板４３とは、基板３の上にボンディングされる。これらのボンディングには、例えば、ＡｕＳｎ半田を用いる。これにより、トランジスタ４１と基板３との間を電気的に接続し放熱性を向上させる。例えば、トランジスタ４１は、基板３を介して接地される。
さらに、枠体５の上に蓋４９が固着され、トランジスタ４１を気密封止する。パッケージ１０の内部には、例えば、窒素ガスが封入されトランジスタ４１の動作を安定させ、信頼性を向上させる。蓋４９は、例えば、ＡｕＳｎを用いて枠体５に半田付けされる。
前述したように、パッケージ１０では、基板３と枠体５との間、および、フィードスルー端子７と、基板３および枠体５と、の間が、例えば、接合部１３ａおよび１３ｂにより接合されている。接合部１３ａおよび１３ｂは、例えば、銀ロウ付けよりも低温で形成されるので、基板３、フィードスルー端子７および枠体５の反りもしくは歪みが抑制される。そして、接合部１３ａおよび１３ｂは、９００℃以上の温度まで安定して各部材を接合する。これにより、基板３の下面を実装基板もしくはヒートシンクに密着させ、トランジスタ４１の発熱を効率よく放散させることができる。また、トランジスタの動作を安定させ、信頼度を向上させることができる。
さらに、ＧａＮやＳｉＣなどのワイドギャップ半導体を材料とするトランジスタでは、その動作温度は６００℃に達する。このような場合でも、接合部１３ａおよび１３ｂの融点は動作温度を上回り、半導体装置を安定して動作させることが可能である。
本実施形態に係るパッケージ１０は、上記のトランジスタに限らず、ＬＥＤやレーザなどの光半導体素子、および、ＳＡＷフィルターなどの圧電素子を収容、または、載置することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
３・・・基板、 ３ａ・・・上面、 ３ｂ・・・下面、 ５・・・枠体、 ５ａ・・・接合面、 ７・・・フィードスルー端子、 ７ａ・・・第１の絶縁材、 ７ｂ・・・ストリップライン、 ７ｃ・・・第２の絶縁材、 ９・・・リード、 １０・・・パッケージ、 １２・・・部品載置部、 １３、１３ａ、１３ｂ・・・接合部、 １４・・・フランジ部、 ２３、２３ａ、２３ｂ・・・接合材、 ４１・・・トランジスタ、 ４３・・・回路基板、 ４３ａ・・・導電パターン、 ４９・・・蓋、 １００・・・半導体装置

Claims (10)

  1. 電子部品を収容または載置する部材の接合構造であって、
    第１の部材と、
    前記第１の部材に接合された第２の部材と、
    前記第１の部材の接合面と、前記第２の部材の接合面と、の間に介在する接合部であって、融点が４００℃以上の１つの金属元素を９８重量％以上含有する接合部と、
    を備えた部材の接合構造。
  2. 前記金属元素は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）のいずれかである請求項１記載の部材の接合構造。
  3. 前記第１の部材は、銅または銅合金からなり、
    前記第２の部材は、鉄（Ｆｅ）を含む合金からなる請求項１または２に記載の部材の接合構造。
  4. 前記第１の部材および前記第２の部材の少なくともいずれかは、セラミック材を含む請求項１または２に記載の部材の接合構造。
  5. 電子部品を収容または載置する部材の接合方法であって、
    融点が４００℃以上の金属元素を含み、粒径が５００ｎｍ以下の微粒子を含む接合材を介して、第１の部材と、第２の部材と、を接触させ、
    前記第１の部材と前記第２の部材とを接触させた状態で加熱し、前記第１の部材と前記第２の部材とを接合させる部材の接合方法。
  6. 前記第１の部材の表面に、前記接合材を塗布する請求項５記載の部材の接合方法。
  7. 前記加熱の温度は、４００℃以下である請求項５または６に記載の部材の接合方法。
  8. 前記接合材は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）のいずれかの微粒子を含む請求項５〜７のいずれか１つに記載の部材の接合方法。
  9. 電子部品が固着される基板と、
    前記電子部品が固着される部分を囲む枠体であって、融点が４００℃以上の１つの金属元素を９８％以上含有する接合部を介して前記基板に接合された枠体と、
    を備えたパッケージ。
  10. 前記電子部品に信号を入力し、また、信号を出力させるためのフィードスルー端子をさらに備え、
    前記基板と前記フィードスルー端子との間、および、前記枠体と前記フィードスルー端子との間は、前記接合部を介して接合された請求項９記載のパッケージ。
JP2012193605A 2012-09-03 2012-09-03 部材の接合構造およびその接合方法、パッケージ Pending JP2014049700A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012193605A JP2014049700A (ja) 2012-09-03 2012-09-03 部材の接合構造およびその接合方法、パッケージ
US13/871,149 US20140063757A1 (en) 2012-09-03 2013-04-26 Joint structure of package members, method for joining same, and package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012193605A JP2014049700A (ja) 2012-09-03 2012-09-03 部材の接合構造およびその接合方法、パッケージ

Publications (1)

Publication Number Publication Date
JP2014049700A true JP2014049700A (ja) 2014-03-17

Family

ID=50187318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012193605A Pending JP2014049700A (ja) 2012-09-03 2012-09-03 部材の接合構造およびその接合方法、パッケージ

Country Status (2)

Country Link
US (1) US20140063757A1 (ja)
JP (1) JP2014049700A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013034B2 (en) 2013-04-15 2015-04-21 Kabushiki Kaisha Toshiba Semiconductor package
US9041190B2 (en) 2013-04-15 2015-05-26 Kabushiki Kaisha Toshiba Semiconductor package
JP2015192008A (ja) * 2014-03-28 2015-11-02 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
JP2016023121A (ja) * 2014-07-24 2016-02-08 セイコーエプソン株式会社 ガスセルの封止方法
JP2017152638A (ja) * 2016-02-26 2017-08-31 株式会社村田製作所 接合構造、該接合構造を備えた電子部品、および該接合構造の形成方法
JP2019033196A (ja) * 2017-08-09 2019-02-28 新光電気工業株式会社 電子部品用パッケージ及び電子部品装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
WO2015182576A1 (ja) * 2014-05-27 2015-12-03 電気化学工業株式会社 半導体パッケージ及びその製造方法
US20160105983A1 (en) * 2014-10-09 2016-04-14 International Rectifier Corporation Insertable Power Unit with Mounting Contacts for Plugging into a Mother Board
FR3041210B1 (fr) * 2015-09-15 2017-09-15 Sagem Defense Securite Procede d'assemblage par frittage d'argent sans pression
JP6412900B2 (ja) * 2016-06-23 2018-10-24 株式会社東芝 高周波半導体用パッケージ
US20190006254A1 (en) * 2017-06-30 2019-01-03 Kyocera International, Inc. Microelectronic package construction enabled through ceramic insulator strengthening and design

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022627A (ja) * 2002-06-13 2004-01-22 Matsushita Electric Ind Co Ltd 電力増幅半導体装置用パッケージとその製造方法およびそれを用いた電力増幅半導体装置
JP2008028364A (ja) * 2006-06-20 2008-02-07 Tanaka Kikinzoku Kogyo Kk 封止用の金属ペースト及び圧電素子の気密封止方法並びに圧電デバイス
JP2011165745A (ja) * 2010-02-05 2011-08-25 Mitsubishi Electric Corp セラミックパッケージ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394679B2 (en) * 2004-05-28 2013-03-12 Stellarray, Inc. Nano-structured gasket for cold weld hermetic MEMS package and method of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022627A (ja) * 2002-06-13 2004-01-22 Matsushita Electric Ind Co Ltd 電力増幅半導体装置用パッケージとその製造方法およびそれを用いた電力増幅半導体装置
JP2008028364A (ja) * 2006-06-20 2008-02-07 Tanaka Kikinzoku Kogyo Kk 封止用の金属ペースト及び圧電素子の気密封止方法並びに圧電デバイス
JP2011165745A (ja) * 2010-02-05 2011-08-25 Mitsubishi Electric Corp セラミックパッケージ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013034B2 (en) 2013-04-15 2015-04-21 Kabushiki Kaisha Toshiba Semiconductor package
US9041190B2 (en) 2013-04-15 2015-05-26 Kabushiki Kaisha Toshiba Semiconductor package
JP2015192008A (ja) * 2014-03-28 2015-11-02 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
JP2016023121A (ja) * 2014-07-24 2016-02-08 セイコーエプソン株式会社 ガスセルの封止方法
US10145905B2 (en) 2014-07-24 2018-12-04 Seiko Epson Corporation Gas cell sealing method
JP2017152638A (ja) * 2016-02-26 2017-08-31 株式会社村田製作所 接合構造、該接合構造を備えた電子部品、および該接合構造の形成方法
JP2019033196A (ja) * 2017-08-09 2019-02-28 新光電気工業株式会社 電子部品用パッケージ及び電子部品装置

Also Published As

Publication number Publication date
US20140063757A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
JP2014049700A (ja) 部材の接合構造およびその接合方法、パッケージ
JP5588419B2 (ja) パッケージ
JP2006303400A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP5858637B2 (ja) 半導体パッケージ
KR20140123894A (ko) 반도체 패키지
KR102242617B1 (ko) 반도체 장치
JP4412072B2 (ja) 電子部品の実装方法，半導体モジュール及び半導体装置
JP6079000B2 (ja) 半導体パッケージ
JP4608409B2 (ja) 高放熱型電子部品収納用パッケージ
JP2015170684A (ja) 半導体パッケージ
JP6835646B2 (ja) 電子装置およびその製造方法
JP2010186959A (ja) 半導体パッケージおよびその作製方法
JP2015072957A (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
JP5982303B2 (ja) 半導体装置用パッケージ、およびその製造方法、並びに半導体装置
JP2012064616A (ja) 高放熱型電子部品収納用パッケージ
JP2013077741A (ja) 半導体装置、接合金属層付き半導体素子、実装部材、並びに半導体装置の製造方法
JP2018037564A (ja) 高周波半導体用パッケージおよび高周波半導体装置
JP2010098144A (ja) リードフレーム及び半導体装置
JP2005159251A (ja) 電子部品収納用パッケージおよび電子装置
JP2013207226A (ja) 半導体チップ実装基板
JP2011035340A (ja) 高放熱型電子部品収納用パッケージ
JP2009170758A (ja) 高放熱型電子部品収納用パッケージ
JP2009158537A (ja) 半導体素子収納用パッケージ
JP2011258618A (ja) 高放熱型電子部品収納用パッケージの製造方法
JP2004200530A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141211