JP6835646B2 - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法 Download PDFInfo
- Publication number
- JP6835646B2 JP6835646B2 JP2017061551A JP2017061551A JP6835646B2 JP 6835646 B2 JP6835646 B2 JP 6835646B2 JP 2017061551 A JP2017061551 A JP 2017061551A JP 2017061551 A JP2017061551 A JP 2017061551A JP 6835646 B2 JP6835646 B2 JP 6835646B2
- Authority
- JP
- Japan
- Prior art keywords
- brazing material
- semiconductor chip
- electronic component
- manufacturing
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 114
- 239000000463 material Substances 0.000 claims description 111
- 238000005219 brazing Methods 0.000 claims description 105
- 238000000034 method Methods 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000002844 melting Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 5
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 claims description 4
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 4
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 2
- 229910001020 Au alloy Inorganic materials 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 17
- 230000017525 heat dissipation Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 229910001128 Sn alloy Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910017980 Ag—Sn Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910000833 kovar Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本件は電子装置およびその製造方法に関する。
電子装置では、例えば半導体チップなどの電子部品を、ロウ材を用いて基板に搭載する。具体的には溶融したロウ材と電子部品とを接触させ、ロウ材が固化することで電子部品を基板に固定する（例えば特許文献１）。
しかしながら、ロウ材と電子部品との間に空気が残りボイドが形成されたままロウ材が固化する恐れがある。ボイドの中の空気の熱伝導率はロウ材よりも低いため、放熱性が悪化する。
本願発明は、上記課題に鑑み、ボイドの発生を抑制することが可能な電子装置およびその製造方法を提供することを目的とする。
本発明の一形態は、パッケージの上面に配置されたロウ材を溶融する工程と、電子部品の対向する２つの端部のうち一方の端部のみが前記ロウ材と重なるように、前記電子部品を前記ロウ材に上から接触させる工程と、前記電子部品を前記ロウ材と重なる前記一方の端部から他方の端部へスライドさせる工程と、前記ロウ材を固化することにより前記電子部品を前記パッケージの上面に固定する工程と、を有する電子装置の製造方法である。
本発明の一形態は、パッケージと、前記パッケージの上面に設けられたロウ材と、前記ロウ材により前記パッケージの上面に固定された電子部品と、を具備し、前記ロウ材は、前記電子部品の対向する２つの端部のうち一方の端部の側に比べて他方の端部の側に大きく広がる電子装置である。
上記発明によれば、ボイドの発生を抑制することが可能な電子装置およびその製造方法を提供することが可能となる。
本発明の一形態は、（１）パッケージの上面に配置されたロウ材を溶融する工程と、電子部品の対向する２つの端部のうち一方の端部のみが前記ロウ材と重なるように、前記電子部品を前記ロウ材に上から接触させる工程と、前記電子部品を前記ロウ材と重なる前記一方の端部から他方の端部へスライドさせる工程と、前記ロウ材を固化することにより前記電子部品を前記パッケージの上面に固定する工程と、を有する電子装置の製造方法である。これによりロウ材内の空気が外部に放出され、ボイドの発生が抑制される。ロウ材の熱伝導率は空気より大きいため、放熱性が向上する。
（２）前記ロウ材の長手方向の長さは、前記電子部品の長手方向の長さよりも短いことが好ましい。これによりボイドの発生を抑制することができる。
（３）前記スライドさせる工程の後に、前記電子部品を反対の方向にスライドさせる工程を有することが好ましい。これによりボイドの発生を効果的に抑制することができる。
（４）前記電子部品は下面に金属層を有し、前記ロウ材が前記金属層および前記パッケージに接合することで、前記電子部品を前記パッケージの上面に固定することが好ましい。ロウ材が金属層に濡れ広がった状態で電子部品をスライドすることで、ボイドの発生を効果的に抑制することができる。
（５）前記ロウ材は金錫の合金または銀錫の合金で形成されていることが好ましい。溶融したロウ材に空気が入り込むことがある。しかし電子部品をスライドさせることで空気を逃がし、ボイドの発生を抑制することができる。
（６）前記電子部品は半導体チップ、整合回路、抵抗およびキャパシタの何れかであることが好ましい。高電力を入力または出力することで電子部品が大きく発熱する恐れもあるが、ボイドの発生を抑制することで放熱性を高めることができる。
（７）パッケージと、前記パッケージの上面に設けられたロウ材と、前記ロウ材により前記パッケージの上面に固定された電子部品と、を具備し、前記ロウ材は、前記電子部品の対向する２つの端部のうち一方の端部の側に比べて他方の端部の側に大きく広がる電子装置である。ロウ材内の空気が外部に放出され、ボイドの発生が抑制される。ロウ材の熱伝導率は空気より大きいため、放熱性が向上する。
（２）前記ロウ材の長手方向の長さは、前記電子部品の長手方向の長さよりも短いことが好ましい。これによりボイドの発生を抑制することができる。
（３）前記スライドさせる工程の後に、前記電子部品を反対の方向にスライドさせる工程を有することが好ましい。これによりボイドの発生を効果的に抑制することができる。
（４）前記電子部品は下面に金属層を有し、前記ロウ材が前記金属層および前記パッケージに接合することで、前記電子部品を前記パッケージの上面に固定することが好ましい。ロウ材が金属層に濡れ広がった状態で電子部品をスライドすることで、ボイドの発生を効果的に抑制することができる。
（５）前記ロウ材は金錫の合金または銀錫の合金で形成されていることが好ましい。溶融したロウ材に空気が入り込むことがある。しかし電子部品をスライドさせることで空気を逃がし、ボイドの発生を抑制することができる。
（６）前記電子部品は半導体チップ、整合回路、抵抗およびキャパシタの何れかであることが好ましい。高電力を入力または出力することで電子部品が大きく発熱する恐れもあるが、ボイドの発生を抑制することで放熱性を高めることができる。
（７）パッケージと、前記パッケージの上面に設けられたロウ材と、前記ロウ材により前記パッケージの上面に固定された電子部品と、を具備し、前記ロウ材は、前記電子部品の対向する２つの端部のうち一方の端部の側に比べて他方の端部の側に大きく広がる電子装置である。ロウ材内の空気が外部に放出され、ボイドの発生が抑制される。ロウ材の熱伝導率は空気より大きいため、放熱性が向上する。
本発明の実施例について説明する。
（半導体装置）
図１（ａ）は実施例１に係る半導体装置１００（電子装置）を例示する平面図であり、リッド１５を透視している。図１（ｂ）は図１（ａ）の線Ａ−Ａに沿った断面図である。Ｘ方向は二つのリード１４が並ぶ方向であり、Ｙ方向は半導体チップ１６の長手方向である。Ｚ方向はＸＹ平面に直行する方向である。図１（ａ）および図１（ｂ）に示すように、半導体装置１００は、ベース１０、枠体１２、フィードスルー１３、リード１４、および半導体チップ１６を備える。
図１（ａ）は実施例１に係る半導体装置１００（電子装置）を例示する平面図であり、リッド１５を透視している。図１（ｂ）は図１（ａ）の線Ａ−Ａに沿った断面図である。Ｘ方向は二つのリード１４が並ぶ方向であり、Ｙ方向は半導体チップ１６の長手方向である。Ｚ方向はＸＹ平面に直行する方向である。図１（ａ）および図１（ｂ）に示すように、半導体装置１００は、ベース１０、枠体１２、フィードスルー１３、リード１４、および半導体チップ１６を備える。
ベース１０は、例えばモリブデン／銅／モリブデン（Ｍｏ／Ｃｕ／Ｍｏ）の積層体の表面に金（Ａｕ）メッキ層を形成したものである。ベース１０は他の金属により形成されてもよい。半導体チップ１６はロウ材１８によりベース１０の上面に搭載されている。
図１（ａ）に示すように、枠体１２は半導体チップ１６を囲むリング状の部材であり、例えばコバールなどの金属により形成されている。枠体１２は接着剤などでベース１０の上面に固定される。
図１（ａ）および図１（ｂ）に示すように、枠体１２の互いに対向する２つの壁にはフィードスルー１３が挿入されている。図１（ｂ）に示すように、フィードスルー１３はボディ１３ａおよび１３ｂ、ならびに配線パターン１３ｃを有する。ボディ１３ａはベース１０の上面に位置し、ボディ１３ｂおよび配線パターン１３ｃはボディ１３ａの上面に位置する。配線パターン１３ｃにはリード１４が電気的に接続されている。ボディ１３ａおよび１３ｂは例えばセラミックなどの絶縁体により形成され、配線パターン１３ｃは例えばＡｕなどの金属により形成されている。リード１４は例えば銅（Ｃｕ）などの金属により形成されている。
図１（ｂ）に示すように、枠体１２の上側（Ｚ側）には例えばコバールなどの金属により形成されたリッド１５が設けられている。ベース１０、枠体１２、リッド１５およびフィードスルー３０はパッケージを構成し、半導体チップ１６は気密封止される。
半導体チップ１６は例えば炭化珪素（ＳｉＣ）の基板、および窒化物半導体を用いた電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）を含む。例えば半導体チップ１６のチャネル層は窒化ガリウム（ＧａＮ）、電子供給層は窒化アルミニウムガリウム（ＡｌＧａＮ）により形成されている。半導体チップ１６の電極はボンディングワイヤ１１およびフィードスルー１３の配線パターン１３ｃを介してリード１４と電気的に接続される。一方のリード１４から高周波（Radio Frequency：ＲＦ）信号が入力され、半導体チップ１６はＲＦ信号を増幅し、他方のリード１４からＲＦ信号が出力される。例えば、半導体チップ１６のＸ方向の長さは７６０μｍ、Ｙ方向の幅は６ｍｍ、Ｚ方向の厚さは１００μｍである。
半導体チップ１６の下面には例えばＡｕなどの金属層１６ａが設けられている。半導体チップ１６は、金属層１６ａおよびベース１０に接合するロウ材１８によりベース１０の上面に搭載されている。ロウ材１８はＸ方向において非対称に広がる。具体的に、ロウ材１８は、＋Ｘ方向に比べ、−Ｘ方向に大きく広がる。−Ｘ側において半導体チップ１６から突出するロウ材１８の幅Ｗ１は、＋Ｘ側における幅Ｗ２の例えば１．２倍〜２倍である。またロウ材１８のＸ方向における両側の端部は直線に近いが、例えば＋Ｘ側端部は直線に近く、−Ｘ側端部は曲線状でもよい。
（半導体装置の製造方法）
図２（ａ）から図６（ｂ）は半導体装置１００の製造方法を例示する図である。図２（ａ）、図３（ａ）、図４（ａ）、図５（ａ）、および図６（ａ）は半導体装置１００の製造方法を例示する平面図であり、図２（ｂ）、図３（ｂ）、図４（ｂ）、図５（ｂ）、および図６（ｂ）は対応する平面図の線Ａ−Ａに沿った断面を示す図である。図２（ａ）から図７（ｂ）ではベース１０のうち枠体１２の内側を図示している。
図２（ａ）から図６（ｂ）は半導体装置１００の製造方法を例示する図である。図２（ａ）、図３（ａ）、図４（ａ）、図５（ａ）、および図６（ａ）は半導体装置１００の製造方法を例示する平面図であり、図２（ｂ）、図３（ｂ）、図４（ｂ）、図５（ｂ）、および図６（ｂ）は対応する平面図の線Ａ−Ａに沿った断面を示す図である。図２（ａ）から図７（ｂ）ではベース１０のうち枠体１２の内側を図示している。
図２（ａ）および図２（ｂ）に示すように、ベース１０の上面にペレット状のロウ材１８を配置する。ロウ材１８は例えば金錫合金（Ａｕ−Ｓｎ）などの金属で形成され、Ｘ方向の長さは１ｍｍ、Ｙ方向の幅は８ｍｍ、Ｚ方向の厚さは２ｍｍである。
図３（ａ）および図３（ｂ）に示すように、ロウ材１８を溶融させる。不図示のヒータを用いて、ロウ材１８の融点以上の温度（例えば３００℃以上、３５０℃以下）にベース１０を加熱することでロウ材１８は溶融する。
図４（ａ）および図４（ｂ）に示すように、コレット２０により半導体チップ１６を吸着し、溶融したロウ材１８に上から接触させる。このとき、半導体チップ１６の−Ｘ側の端部はロウ材１８に重なり、＋Ｘ側の端部はロウ材１８に重ならない。半導体チップ１６のロウ材１８と重なる幅Ｗ３は、ロウ材１８の幅Ｗ４の例えば１／１０以上、１／２以下である。溶融したロウ材１８は金属層１６ａに濡れ広がる。半導体チップ１６の下面は例えばロウ材１８の高さの１／３〜１／２程度に位置すればよい。また半導体チップ１６の下面とベース１０の上面とは例えば平行にする。半導体チップ１６は、ＸＹ平面において、スライド方向にかけて（＋Ｘ側から−Ｘ側にかけて）ベース１０に近づくように、例えば２０°以下傾斜してもよい。
図５（ａ）および図５（ｂ）に示すように、コレット２０を用いて半導体チップ１６を−Ｘ方向（ベース１０の面方向）にスライドさせる。半導体チップ１６の−Ｘ側の端部は、ロウ材１８よりもベース１０の−Ｘ側の端部の近くに位置する。スライドの最中もロウ材１８は金属層１６ａに接触している。このためスライドによりロウ材１８中の空気が外部に逃げる。
図６（ａ）および図６（ｂ）に示すように、半導体チップ１６を＋Ｘ方向にスライドさせ、所定の位置（例えばロウ材１８の中央付近）で停止させる。図中に矢印で示すように、半導体チップ１６を±Ｘ方向に揺動させるスクラブ法を行う。このときの揺動の振幅は、例えば図４から図５にかけてのスライド量の１／１０以下であり、半導体チップ１６がロウ材１８からはみ出ない程度である。なお、ロウ材１８は、＋Ｘ方向に比べ、−Ｘ方向に大きく広がる。その後、ロウ材１８を融点以下の温度まで冷却し固化する。コレット２０による半導体チップ１６の吸着を停止し、コレット２０を半導体チップ１６から離脱させる。これにより半導体チップ１６がベース１０に搭載される。さらに図１（ｂ）に示したリッド１５の装着などを行い、半導体装置１００が形成される。
（比較例）
図７（ａ）は比較例に係る半導体装置の製造方法を例示する平面図であり、図７（ｂ）は図７（ａ）の線Ａ−Ａに沿った断面図である。比較例においては、半導体チップ１６をロウ材１８に上から（Ｚ方向から）接触させる。その後、図中に矢印で示すように、スクラブ法を行う。しかし半導体チップ１６をロウ材１８に重ねた際に、半導体チップ１６とロウ材１８との間に空気が入り、ボイド１８ａがロウ材１８内に生じてしまう。スクラブ法を行ってもこのボイド１８ａを除去することは難しい。
図７（ａ）は比較例に係る半導体装置の製造方法を例示する平面図であり、図７（ｂ）は図７（ａ）の線Ａ−Ａに沿った断面図である。比較例においては、半導体チップ１６をロウ材１８に上から（Ｚ方向から）接触させる。その後、図中に矢印で示すように、スクラブ法を行う。しかし半導体チップ１６をロウ材１８に重ねた際に、半導体チップ１６とロウ材１８との間に空気が入り、ボイド１８ａがロウ材１８内に生じてしまう。スクラブ法を行ってもこのボイド１８ａを除去することは難しい。
Ｘ線を用いて半導体装置を観察した。図８は比較例に係る半導体装置１００Ｒの観察結果を示す模式図である。図８に示すように、半導体チップ１６の下に複数のボイド１８ａが観察された。ボイド１８ａ内の空気の熱伝導率は、ロウ材１８よりも低い。このため比較例においては半導体装置の放熱性が悪化する。
これに対し実施例１によれば、半導体チップ１６の−Ｘ側の端部がロウ材１８と重なるように、半導体チップ１６をロウ材１８に上から接触させる。さらに図５（ａ）〜図６（ｂ）に示すように、±Ｘ方向にスライドさせる。これによりロウ材１８が大きく動き、ロウ材１８内の空気が外部に放出され、ボイドの発生が抑制される。ロウ材１８の熱伝導率は空気より大きいため、放熱性が向上する。
図６（ａ）および図６（ｂ）に示すように、ロウ材１８を固化する前に、半導体チップ１６を揺動させることが好ましい。スクラブ法を行うことで、空気を逃がし、ボイドの発生を効果的に抑制することができる。
また、例えばスライドとスクラブ法とを同時に行ってもよい。すなわち、半導体チップ１６を小刻みに揺動させながら（スクラブ）、半導体チップ１６をロウ材１８の端部からはみ出るまで大きく移動させる（スライド）。これによりボイドの発生を抑制することができる。
実施例１では、図５（ａ）および図５（ｂ）、ならびに図６（ａ）および図６（ｂ）に示したように、半導体チップ１６を、ロウ材１８の端部からはみ出る位置まで二回スライドさせる。これにより空気を排出し、ボイドの発生を効果的に抑制することができる。
図９（ａ）および図１０（ａ）は実施例２に係る半導体装置の製造方法を例示する平面図である。図９（ｂ）は図９（ａ）の線Ａ−Ａに沿った断面を示す図である。図１０（ｂ）は図１０（ａ）の線Ａ−Ａに沿った断面を示す図である。実施例２では、図９（ａ）および図９（ｂ）に示すように、図５と同様にコレット２０により半導体チップ１６を吸着し、溶融したロウ材１８に上から接触させる。このとき、半導体チップ１６の−Ｘ側の端部はロウ材１８に重なり、＋Ｘ側の端部はロウ材１８に重ならない。さらに、図１０（ａ）および図１０（ｂ）に示すように、半導体チップ１６を−Ｘ方向にスライドさせ、ロウ材１８の中央付近で停止させる。ここで、図中の矢印のように、半導体チップ１６を±Ｘ方向に振動させるスクラブ法を行う。
つまり、実施例２では、実施例１の図５のように、コレット２０を用いて半導体チップ１６を、ロウ材１８の−Ｘ方向（ベース１０の面方向）の端部までスライドさせない。これにより、実施例１に比べて、工数を削減できる。その後、ロウ材１８を融点以下の温度まで冷却し固化する。コレット２０による半導体チップ１６の吸着を停止し、コレット２０を半導体チップ１６から離脱させる。半導体チップ１６がベース１０に搭載される。さらに図１（ｂ）に示したリッド１５の装着などを行い、半導体装置が形成される。また、半導体チップ１６のロウ材１８と重なる幅Ｗ３、半導体チップ１６の下面の高さ、半導体チップ１６のＸＺ平面内における傾斜は、実施例１と同様である。
図１１（ａ）は実施例３に係る半導体装置の製造方法を例示する平面図であり、図１１（ｂ）は図１１（ａ）の線Ａ−Ａに沿った断面を示す図である。実施例３は、図１１（ａ）および図１１（ｂ）に示すように、半導体チップ１６よりも小さいロウ材１８（ロウ材１８の長手方向の長さは、半導体チップ１６の長手方向の長さよりも短い）を用いて、実装する半導体装置の製造方法を示している。長手方向とは図１１（ａ）および図１１（ｂ）におけるＹ方向である。実装方法は、実施例１と同様であり、詳細説明は省略する。この場合においても、ロウ材１８の中の空気を外部へ逃がすことができる。
図１２（ａ）および図１３（ａ）は実施例４に係る半導体装置の製造方法を例示する平面図である。図１２（ｂ）は図１２（ａ）の線Ａ−Ａに沿った断面を示す図であり、図１３（ｂ）は図１３（ａ）の線Ａ−Ａに沿った断面を示す図である。実施例４では、図１２（ａ）〜図１３（ｂ）に示すように、半導体チップ１６がロウ材１８に重なるように接触している状態において、半導体チップ１６を−Ｘ側から＋Ｘ側にスライドさせることで、半導体チップ１６をロウ材１８の＋Ｘ側（ベース１０の端部に近い位置）に実装する。これにより、例えば、ベース１０の半導体チップ１６が実装されていない領域に、他の電子部品（整合回路など）を実装することができる。
図１４は実施例５に係る半導体装置の製造方法を例示する平面図である。実施例５は、図１４に示すように、ベース１０に半導体チップ１６および電子部品１９を実装した例である。前述のとおり、半導体チップ１６をロウ材１８の＋Ｘ側に実装することで、ベース１０のスペースに電子部品１９を実装することができる。
また、実施例１〜実施例５では、半導体チップ１６の下面に金属層１６ａが設けられている。ロウ材１８が金属層１６ａおよびベース１０に接合することで、半導体チップ１６はベース１０の上面に固定される。ロウ材１８が金属層１６ａに濡れ広がった状態で、半導体チップ１６をスライドさせる。これによりロウ材１８と半導体チップ１６との間の空気が放出され、ボイドの発生が効果的に抑制される。
ロウ材１８はＡｕ−Ｓｎ以外に、例えば銀錫合金（Ａｇ−Ｓｎ）などで形成されてもよい。Ａｇ−Ｓｎのロウ材１８は例えば２００〜２５０℃で６０分程加熱することで溶融させる。実施例１によれば半導体チップ１６をスライドさせることで、溶融したロウ材１８に混入する空気を外部に逃がし、ボイドの発生を抑制することができる。
半導体チップ１６は窒化物半導体を用いたＦＥＴを含む。こうしたＦＥＴは大電力が入力および出力されるため、発熱量も大きい。したがってボイドの発生を抑制し、放熱性を高めることが好ましい。
窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。半導体チップ１６には、窒化物半導体以外に、例えば砒素系半導体などの化合物半導体を用いてもよい。砒素系半導体とはガリウム砒素（ＧａＡｓ）など砒素（Ａｓ）を含む半導体である。半導体チップ１６の基板はＳｉＣ以外に、シリコン（Ｓｉ）またはサファイアの基板でもよい。また半導体チップ１６にはＦＥＴ以外のトランジスタなどが形成されていてもよい。半導体装置は例えば増幅器として機能するが、他の機能を有してもよい。
実施例１〜実施例５は、半導体装置以外の電子装置に適用してもよい。つまり、半導体チップ１６以外の電子部品を、ロウ材１８を用いてパッケージに搭載する際に適用可能である。電子部品とは、例えばインダクタまたはキャパシタなどを含む整合回路、キャパシタ、抵抗および基板などである。搭載する電子部品は複数でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
（付記１）
パッケージの上面に配置されたロウ材を溶融する工程と、
電子部品の対向する２つの端部のうち一方の端部のみが前記ロウ材と重なるように、前記電子部品を前記ロウ材に上から接触させる工程と、
前記電子部品を前記ロウ材と重なる前記一方の端部から他方の端部へスライドさせる工程と、
前記ロウ材を固化することにより前記電子部品を前記パッケージの上面に固定する工程と、を有する電子装置の製造方法。
（付記２）
前記ロウ材の長手方向の長さは、前記電子部品の長手方向の長さよりも短い付記１に記載の電子装置の製造方法。
（付記３）
前記スライドさせる工程の後に、前記電子部品を反対の方向にスライドさせる工程を有する付記１に記載の電子装置の製造方法。
（付記４）
前記電子部品は下面に金属層を有し、
前記ロウ材が前記金属層および前記パッケージに接合することで、前記電子部品を前記パッケージの上面に固定する付記１に記載の電子装置の製造方法。
（付記５）
前記ロウ材は金錫の合金または銀錫の合金で形成されている付記１に記載の電子装置の製造方法。
（付記６）
前記電子部品は半導体チップ、整合回路、抵抗およびキャパシタの何れかである付記１に記載の電子装置の製造方法。
（付記７）
パッケージと、
前記パッケージの上面に設けられたロウ材と、
前記ロウ材により前記パッケージの上面に固定された電子部品と、を具備し、
前記ロウ材は、前記電子部品の対向する２つの端部のうち一方の端部の側に比べて他方の端部の側に大きく広がる電子装置。
（付記８）
前記ロウ材の前記他方の端部の側の幅は、前記一方の端部の側の幅の１．２倍以上、２倍以下である付記７に記載の電子装置。
パッケージの上面に配置されたロウ材を溶融する工程と、
電子部品の対向する２つの端部のうち一方の端部のみが前記ロウ材と重なるように、前記電子部品を前記ロウ材に上から接触させる工程と、
前記電子部品を前記ロウ材と重なる前記一方の端部から他方の端部へスライドさせる工程と、
前記ロウ材を固化することにより前記電子部品を前記パッケージの上面に固定する工程と、を有する電子装置の製造方法。
（付記２）
前記ロウ材の長手方向の長さは、前記電子部品の長手方向の長さよりも短い付記１に記載の電子装置の製造方法。
（付記３）
前記スライドさせる工程の後に、前記電子部品を反対の方向にスライドさせる工程を有する付記１に記載の電子装置の製造方法。
（付記４）
前記電子部品は下面に金属層を有し、
前記ロウ材が前記金属層および前記パッケージに接合することで、前記電子部品を前記パッケージの上面に固定する付記１に記載の電子装置の製造方法。
（付記５）
前記ロウ材は金錫の合金または銀錫の合金で形成されている付記１に記載の電子装置の製造方法。
（付記６）
前記電子部品は半導体チップ、整合回路、抵抗およびキャパシタの何れかである付記１に記載の電子装置の製造方法。
（付記７）
パッケージと、
前記パッケージの上面に設けられたロウ材と、
前記ロウ材により前記パッケージの上面に固定された電子部品と、を具備し、
前記ロウ材は、前記電子部品の対向する２つの端部のうち一方の端部の側に比べて他方の端部の側に大きく広がる電子装置。
（付記８）
前記ロウ材の前記他方の端部の側の幅は、前記一方の端部の側の幅の１．２倍以上、２倍以下である付記７に記載の電子装置。
１０ ベース
１２ 枠体
１３ フィードスルー
１３ａ、１３ｂ ボディ
１３ｃ 配線パターン
１４ リード
１５ リッド
１６ 半導体チップ
１６ａ 金属層
１８ ロウ材
１８ａ ボイド
１９ 電子部品
２０ コレット
１００ 半導体装置
１２ 枠体
１３ フィードスルー
１３ａ、１３ｂ ボディ
１３ｃ 配線パターン
１４ リード
１５ リッド
１６ 半導体チップ
１６ａ 金属層
１８ ロウ材
１８ａ ボイド
１９ 電子部品
２０ コレット
１００ 半導体装置
Claims (6)
- パッケージの上面に配置されたロウ材を溶融する工程と、
電子部品の対向する２つの端部のうち一方の端部のみが前記ロウ材と重なるように、前記電子部品を前記ロウ材に上から接触させる工程と、
前記電子部品を前記ロウ材と重なる前記一方の端部から他方の端部へスライドさせる工程と、
前記ロウ材を固化することにより前記電子部品を前記パッケージの上面に固定する工程と、を有する電子装置の製造方法。 - 前記ロウ材の長手方向の長さは、前記電子部品の長手方向の長さよりも短い請求項１に記載の電子装置の製造方法。
- 前記スライドさせる工程の後に、前記電子部品を反対の方向にスライドさせる工程を有する請求項１または請求項２に記載の電子装置の製造方法。
- 前記電子部品は下面に金属層を有し、
前記ロウ材が前記金属層および前記パッケージに接合することで、前記電子部品を前記パッケージの上面に固定する請求項１から請求項３のいずれか一項に記載の電子装置の製造方法。 - 前記ロウ材は金錫の合金または銀錫の合金で形成されている請求項１から請求項４のいずれか一項に記載の電子装置の製造方法。
- 前記電子部品は半導体チップ、整合回路、抵抗およびキャパシタの何れかである請求項１から請求項５のいずれか一項に記載の電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017061551A JP6835646B2 (ja) | 2017-03-27 | 2017-03-27 | 電子装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017061551A JP6835646B2 (ja) | 2017-03-27 | 2017-03-27 | 電子装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018164047A JP2018164047A (ja) | 2018-10-18 |
| JP6835646B2 true JP6835646B2 (ja) | 2021-02-24 |
Family
ID=63859332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017061551A Active JP6835646B2 (ja) | 2017-03-27 | 2017-03-27 | 電子装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6835646B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7207656B2 (ja) * | 2019-02-08 | 2023-01-18 | 住友電工デバイス・イノベーション株式会社 | 半導体モジュールの製造方法、及び半導体モジュール |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2629653B2 (ja) * | 1995-06-29 | 1997-07-09 | 日本電気株式会社 | 半導体装置 |
| JP2904141B2 (ja) * | 1996-08-20 | 1999-06-14 | 日本電気株式会社 | 半導体装置 |
| JP2005079241A (ja) * | 2003-08-29 | 2005-03-24 | Toyota Motor Corp | ベアチップのマウント方法 |
| JP4343117B2 (ja) * | 2005-01-07 | 2009-10-14 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| JP4924411B2 (ja) * | 2007-12-27 | 2012-04-25 | 三菱電機株式会社 | 電力半導体装置 |
| JP2011177742A (ja) * | 2010-02-28 | 2011-09-15 | Kanayama Seiki Co Ltd | 板状はんだによる面密着接合方法 |
-
2017
- 2017-03-27 JP JP2017061551A patent/JP6835646B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018164047A (ja) | 2018-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5588419B2 (ja) | パッケージ | |
| CN109216313B (zh) | 具有包括钎焊的导电层的芯片载体的模制封装 | |
| US7605451B2 (en) | RF power transistor having an encapsulated chip package | |
| US20140063757A1 (en) | Joint structure of package members, method for joining same, and package | |
| JP6719643B2 (ja) | 半導体装置及びその製造方法 | |
| US9559026B2 (en) | Semiconductor package having a multi-layered base | |
| JP5858637B2 (ja) | 半導体パッケージ | |
| KR20240005847A (ko) | 집적 수동 디바이스(ipd) 컴포넌트 및 이를 구현하기 위한 패키지 및 프로세스 | |
| JP4412072B2 (ja) | 電子部品の実装方法，半導体モジュール及び半導体装置 | |
| TW201946245A (zh) | 半導體封裝體及包含半導體封裝體之裝置 | |
| JP6835646B2 (ja) | 電子装置およびその製造方法 | |
| JP6584928B2 (ja) | 電子装置 | |
| KR20220007878A (ko) | 양면 냉각을 갖는 전자 디바이스 | |
| JP6611004B2 (ja) | 半導体装置の製造方法 | |
| JP4608409B2 (ja) | 高放熱型電子部品収納用パッケージ | |
| JP6287445B2 (ja) | 半導体装置及びその製造方法 | |
| JP2017224788A (ja) | 電子回路装置 | |
| TWI743018B (zh) | 半導體裝置及其製造方法 | |
| JP5982303B2 (ja) | 半導体装置用パッケージ、およびその製造方法、並びに半導体装置 | |
| JP6717519B2 (ja) | 半導体装置の製造方法 | |
| JP6801841B2 (ja) | パッケージおよび半導体装置 | |
| KR20240017361A (ko) | 집적 수동 디바이스(ipd) 컴포넌트 및 이를 구현하기 위한 패키지 및 프로세스 | |
| CN117223093A (zh) | 半导体模块及半导体模块的制造方法 | |
| TW457655B (en) | Method of packaging an integrated circuit device | |
| JP2013207226A (ja) | 半導体チップ実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20200121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200923 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210204 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6835646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |