TWI743018B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI743018B
TWI743018B TW110123076A TW110123076A TWI743018B TW I743018 B TWI743018 B TW I743018B TW 110123076 A TW110123076 A TW 110123076A TW 110123076 A TW110123076 A TW 110123076A TW I743018 B TWI743018 B TW I743018B
Authority
TW
Taiwan
Prior art keywords
solder
package
semiconductor device
main surface
cover
Prior art date
Application number
TW110123076A
Other languages
English (en)
Other versions
TW202139372A (zh
Inventor
小田裕和
Original Assignee
日商三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱電機股份有限公司 filed Critical 日商三菱電機股份有限公司
Application granted granted Critical
Publication of TWI743018B publication Critical patent/TWI743018B/zh
Publication of TW202139372A publication Critical patent/TW202139372A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

封裝體（1）具有基底板（2）和接合至基底板（2）的主面的外周部的框架（4）。具有半導體晶片（7）的電子元件（5）藉由第1焊料（6）安裝於基底板（2）的主面。將熔點低於第1焊料（6）的第2焊料（12）塗佈於基底板（2）的主面的沒有安裝電子元件（5）的區域。藉由第3焊料（14）將蓋13接合至框架（4）以密封電子元件（5）

Description

半導體裝置及其製造方法
本發明是有關於半導體裝置及其製造方法。
在要求高輸出的高頻FET中，為了確保電晶體的可靠度，有必要確保高散熱性。為此，作為高頻FET用封裝體，選擇銅或銅的金屬化合物作為金屬基底的金屬封裝體。為了在這種封裝體安裝半導體晶片及構成匹配電路的基板，例如，使用具有高熱傳導性的金錫焊料。此外，在要求高可靠度的情況下，要求密封後的封裝體內的氣密性，使用例如金錫焊料來密封。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開昭62-194651號公報
[發明所要解決的課題]
安裝或密封的焊接時會產生焊料屑，有時會在密封後的封裝體內移動。此焊料屑作為導電性異物會使高頻電路的配線間短路，使製品特性劣化，造成半導體晶片燒毀等不良的原因。
另外，為了黏著封裝體內浮游的塵埃等異物，已提出在封裝體內部的上表面形成聚醯亞胺系的樹脂層（例如，參照專利文獻1）。但是，比類似焊料屑的塵埃還重的異物會落下至封裝體內部的底面而無法黏著。因此，無法抑制不良的產生。
本發明為了解決上述問題，其目的為提供可以抑制不良的產生的半導體裝置及其製造方法。 [用以解決課題的手段]
關於本發明的半導體裝置，其特徵為包括：基底板；封裝體，其具有接合至上述基底板的主面的外周部的框架；電子元件，其藉由第1焊料安裝於上述基底板的上述主面，且具有半導體晶片；第2焊料，其塗佈於上述基底板的上述主面的沒有安裝上述電子元件的區域，且熔點低於上述第1焊料；以及蓋，其藉由第3焊料接合至上述框架且密封上述電子元件。 [發明的效果]
在本發明中，將熔點低的第2焊料塗佈於沒有安裝基底板的主面的電子元件的區域。藉由此第2焊料可以使封裝體內部的焊料屑固定而無法移動。因此，可以防止高頻電路的配線間的短路，抑制不良的發生。
[用以實施發明之形態]
參照根據實施形態的半導體裝置及其製造方法的圖示以做說明。相同或對應的元件以相同的符號標示，且重複的說明可能會省略。
實施形態1 第1圖所示為關於實施形態1的半導體裝置的製造步驟的剖面圖。第2圖所示為關於實施形態1的半導體裝置的內部的平面圖。關於本實施形態的半導體裝置為高頻FET用封裝體。
封裝體1具有基底板2、接合至基底板2的主面的外周部的陶瓷端子3及框架4。將電子元件5藉由焊料6安裝於基底板2的主面。電子元件5具有增幅信號的高頻增幅器等的半導體晶片7和印刷高頻增幅器的匹配電路的基板8。半導體晶片7和基板8藉由導線9連接。基板8藉由導線11連接至陶瓷端子3的引線（lead）10。
焊料12塗佈於基底板2的主面的沒有安裝電子元件5的區域，且露出於封裝體1的內部。蓋13的背面藉由焊料14接合至框架4的上表面以密封電子元件5。焊料12的熔點比焊料6、14更低。例如，焊料6、14為金錫焊料，焊料12為錫銀銅焊料。
在密封步驟中，以封裝體1在蓋13下方的狀態將封裝體1承載於加熱站15且加熱。藉此，在不使焊料6熔融的情況下使焊料12熔融。將蓋13接合至框架4時，為了與焊料14調和，在框架4的上表面切割蓋13。此時，從焊料14產生的焊料屑16在封裝體1的內部落下至基底板2的主面，成為具有影響製品特性和可靠度的可能性的導電性異物。但是熔融的焊料12卻可以固定焊料屑16，使焊料屑16無法移動。因此，可以防止因高頻電路的配線間的短路發生所造成的製品特性劣化或半導體晶片的燒毀以抑制不良的發生。此外，在實施使半導體裝置在高加速度環境中震動且檢測封裝體內部的導電性異物的PIND試驗的情況中也可以抑制不良的發生。
另外，儘管在密封後，也可以在不使焊料6熔融但使焊料12熔融的溫度下將封裝體1升溫，藉此可以將密封時無法完全捕捉而殘存的焊料屑16固定。藉此，儘管是在利用PIND試驗檢測出異物的情況下也可以使檢測出的導電性異物無法移動。
實施形態2 第3圖所示為關於實施形態2的半導體裝置的製造步驟的剖面圖。第4圖所示為關於實施形態2的蓋的背面的平面圖。在本實施形態中，在蓋13的背面全面塗佈焊料14。焊料14為例如金錫焊料。
在密封步驟中，以背面在上方的狀態下將蓋13承載於加熱站15且加熱並使焊料14熔融，在蓋13的背面藉由焊料14接合框架4以密封電子元件5。焊料14露出於封裝體1內部，固定安裝電子元件5時從焊料6產生的焊料屑16和密封時從焊料14產生的焊料屑17。藉此，可以使焊料屑16、17無法移動，與實施形態1相比更能抑制不良的發生。其他的構成及效果和實施形態1相同。
實施形態3 第5圖所示為關於實施形態3的半導體裝置的製造步驟的剖面圖。第6圖所示為關於實施形態3的蓋的背面的平面圖。在本實施形態中，在蓋13的背面的外周部塗佈焊料14，在蓋13的背面的中央塗佈熔點低於焊料14的焊料18。例如，焊料14為金錫焊料，焊料18為錫銀銅焊料。
和實施形態2相同，在密封步驟中可藉由熔融的焊料14、18將焊料屑16、17固定。接著，在密封步驟後也可以在蓋13位於封裝體1下方的狀態下將蓋13承載於加熱站15且加熱，並在不熔融焊料6和焊料14的情況下將焊料18熔融。藉此，可以在密封後將密封時無法完全捕捉而殘存的焊料屑16、17固定。因此，比實施形態2更能抑制不良的發生。其他的構成及效果和實施形態2相同。
實施形態4 第7圖及第8圖所示為關於實施形態4的半導體裝置的製造步驟的剖面圖。藉由焊料20將半導體晶片7及基板8安裝於板19。板19為例如和基底板2相同的材料。如第7圖所示，藉由焊料6將此板19接合至基底板2的主面。接著，如第8圖所示，利用蓋13密封。藉由使用板19，使利用半導體晶片7及基板8構成的高頻電路高於基底板2的主面。
可以在封裝體外進行半導體晶片7及基板8於板19的焊接。因此，焊接時產生的焊料屑可以在封裝體外除去。此外，因為板19的尺寸比半導體晶片7及基板8還大，將板19安裝至基底板2是容易的。
此外，在將板19安裝於基底板2之前可以確認高頻電路的特性。因此，假設發生半導體晶片7的能力不足時，可以在板19的狀態下丟棄。和丟棄已組裝為高價的高頻FET用封裝體的製品相比，可以抑制因丟棄所造成的損失。
另外，雖然板19也可以是和基底板2相異的材質，選擇線膨脹係數相近的材質較佳。藉此，因為焊接時溫度上升而產生的基底板2和板19間的線膨脹係數差消失，可以迴避焊料6的破壞。其他的構成及效果和實施形態1相同。此外，實施形態4的構成也可以和實施形態2或3結合。
1:封裝體 2:基底板 3:陶瓷端子 4:框架 5:電子元件 6,12,14,18,20:焊料 7:半導體晶片 8:基板 9,11:導線 10:引線 13:蓋 15:加熱站 16,17:焊料屑 19:板
第1圖所示為關於實施形態1的半導體裝置的製造步驟的剖面圖。 第2圖所示為關於實施形態1的半導體裝置的內部的平面圖。 第3圖所示為關於實施形態2的半導體裝置的製造步驟的剖面圖。 第4圖所示為關於實施形態2的蓋的背面的平面圖。 第5圖所示為關於實施形態3的半導體裝置的製造步驟的剖面圖。 第6圖所示為關於實施形態3的蓋的背面的平面圖。 第7圖所示為關於實施形態4的半導體裝置的製造步驟的剖面圖。 第8圖所示為關於實施形態4的半導體裝置的製造步驟的剖面圖。
1:封裝體
2:基底板
3:陶瓷端子
4:框架
5:電子元件
6,12,14:焊料
7:半導體晶片
8:基板
9,11:導線
10:引線
13:蓋
15:加熱站
16:焊料屑

Claims (4)

  1. 一種半導體裝置，其特徵為包括： 基底板； 封裝體，其具有接合至上述基底板的主面的外周部的框架； 電子元件，其藉由第1焊料安裝於上述基底板的上述主面，且具有半導體晶片； 蓋，其背面藉由第2焊料接合至上述框架且密封上述電子元件；以及 第3焊料，其塗佈於上述蓋的上述背面的沒有接合至上述框架的區域，且熔點低於上述第2焊料。
  2. 如請求項1之半導體裝置，其中上述第3焊料露出於上述封裝體內部，且將從上述第1焊料或上述第2焊料產生的焊料屑固定。
  3. 如請求項1或2之半導體裝置，其中上述電子元件具有安裝上述半導體晶片的板，且上述板藉由上述第1焊料接合至上述基底板的上述主面。
  4. 一種半導體裝置的製造方法，其特徵為包括： 將框架接合至基底板的主面的外周部以形成封裝體的步驟； 藉由第1焊料將具有半導體晶片的電子元件安裝於上述基底板的上述主面的步驟； 將第2焊料塗佈於蓋的背面的外周部，在上述背面的中央塗佈熔點低於上述第2焊料的第3焊料的步驟； 藉由上述第2焊料將上述蓋的上述背面接合至上述框架以密封上述電子元件的密封步驟；以及 在上述密封步驟後，以上述蓋在上述封裝體下方的狀態將上述蓋承載於加熱站且加熱，不使上述第1焊料和上述第2焊料熔融，而使上述第3焊料熔融的步驟。
TW110123076A 2019-05-07 2020-04-27 半導體裝置及其製造方法 TWI743018B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2019/018263 2019-05-07
PCT/JP2019/018263 WO2020225852A1 (ja) 2019-05-07 2019-05-07 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TWI743018B true TWI743018B (zh) 2021-10-11
TW202139372A TW202139372A (zh) 2021-10-16

Family

ID=73050749

Family Applications (3)

Application Number Title Priority Date Filing Date
TW109114014A TWI740470B (zh) 2019-05-07 2020-04-27 半導體裝置及其製造方法
TW110123076A TWI743018B (zh) 2019-05-07 2020-04-27 半導體裝置及其製造方法
TW110123075A TWI741965B (zh) 2019-05-07 2020-04-27 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109114014A TWI740470B (zh) 2019-05-07 2020-04-27 半導體裝置及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110123075A TWI741965B (zh) 2019-05-07 2020-04-27 半導體裝置及其製造方法

Country Status (3)

Country Link
JP (1) JP6984787B2 (zh)
TW (3) TWI740470B (zh)
WO (1) WO2020225852A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275553A (ja) * 1992-05-18 1993-10-22 Hitachi Ltd 電子回路装置
JP2011009542A (ja) * 2009-06-26 2011-01-13 Senju Metal Ind Co Ltd はんだコートリッド
JP5275553B2 (ja) 2006-06-27 2013-08-28 スリーエム イノベイティブ プロパティズ カンパニー 分割チップの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194651A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 電子装置
JPH06188288A (ja) * 1992-12-18 1994-07-08 Hitachi Ltd 半導体集積回路装置
JP4114488B2 (ja) * 2003-01-16 2008-07-09 日産自動車株式会社 半導体パッケージの実装構造
JP2007227510A (ja) * 2006-02-22 2007-09-06 Mitsubishi Electric Corp 半導体装置
JP6379494B2 (ja) * 2014-01-23 2018-08-29 日産自動車株式会社 パワーモジュール
JPWO2016207985A1 (ja) * 2015-06-23 2018-04-12 オリンパス株式会社 実装構造体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275553A (ja) * 1992-05-18 1993-10-22 Hitachi Ltd 電子回路装置
JP5275553B2 (ja) 2006-06-27 2013-08-28 スリーエム イノベイティブ プロパティズ カンパニー 分割チップの製造方法
JP2011009542A (ja) * 2009-06-26 2011-01-13 Senju Metal Ind Co Ltd はんだコートリッド

Also Published As

Publication number Publication date
TWI740470B (zh) 2021-09-21
JPWO2020225852A1 (ja) 2021-10-21
TW202109774A (zh) 2021-03-01
WO2020225852A1 (ja) 2020-11-12
TW202139371A (zh) 2021-10-16
TWI741965B (zh) 2021-10-01
JP6984787B2 (ja) 2021-12-22
TW202139372A (zh) 2021-10-16

Similar Documents

Publication Publication Date Title
CN101335263B (zh) 半导体模块和半导体模块的制造方法
JP3303791B2 (ja) 電子部品の製造方法
US8253233B2 (en) Module including a sintered joint bonding a semiconductor chip to a copper surface
JP3222525B2 (ja) マイクロエレクトロニック周波数選択部品のパッケージ方法
JP5853525B2 (ja) 半導体チップの位置決め治具及び半導体装置の製造方法
JPH04137551A (ja) 半導体装置
JP6771308B2 (ja) 回路基板および半導体集積回路の実装構造
US5869903A (en) Sealed semiconductor device including opposed substrates and metal wall
TWI743018B (zh) 半導體裝置及其製造方法
JP2014175567A (ja) セラミックパッケージ
WO2008072491A1 (ja) Ｉｃチップ実装パッケージ及びその製造方法
JP2002110862A (ja) 半導体装置とその製造方法
JP4305424B2 (ja) 半導体装置及びその製造方法
JP4430062B2 (ja) Ｉｃチップ実装パッケージの製造方法
TW202147558A (zh) 利用含有靜電放電保護柵格的互連基體陣列之微電子封裝製造技術
JP6835646B2 (ja) 電子装置およびその製造方法
JP2005191367A (ja) 半導体装置およびその製造方法
JP2021141251A (ja) 電子部品の切削方法、部品の除去方法及び電子機器の製造方法
JP2008153491A (ja) 半導体装置の製造方法
KR101891594B1 (ko) 솔더일체형금속레이어, 이를 포함하는 솔더일체형pcb 및 솔더접합방법
JP7267869B2 (ja) パワーモジュール及びその製造方法
KR101261926B1 (ko) 볼 그리드 어레이 반도체패키지의 솔더링 방법
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
JPH05226575A (ja) 半導体装置
JP2000124401A (ja) 半導体装置