JP2005191367A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005191367A
JP2005191367A JP2003432469A JP2003432469A JP2005191367A JP 2005191367 A JP2005191367 A JP 2005191367A JP 2003432469 A JP2003432469 A JP 2003432469A JP 2003432469 A JP2003432469 A JP 2003432469A JP 2005191367 A JP2005191367 A JP 2005191367A
Authority
JP
Japan
Prior art keywords
semiconductor device
opening
conductor portion
heat sink
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003432469A
Other languages
English (en)
Inventor
Mamoru Ito
護 伊藤
Tomio Yamada
富男 山田
Akira Muto
晃 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003432469A priority Critical patent/JP2005191367A/ja
Publication of JP2005191367A publication Critical patent/JP2005191367A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • H01L2924/30111Impedance matching

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 半導体装置の製造コストを低減し、信頼性を向上させる。
【解決手段】 ネジ留め実装型の半導体装置1aは、ヒートシンク2と、ヒートシンク2上に搭載された半導体チップ、コンデンサおよび伝送線路基板と、これらを封止する封止樹脂6と、封止樹脂6の外部に露出した入力用のリード7aおよび出力用のリード7bとを備えている。半導体チップ、コンデンサおよび伝送線路基板およびリード7a,7b間はワイヤによって電気的に接続されている。ヒートシンク2の封止樹脂6から外方に突出した領域には、ネジ留め用の開口部12が設けられ、ネジ留め用の開口部12と封止樹脂6との間に開口部13が設けられている。半田実装型の半導体装置を製造する際には、切断線15が開口部13を横切るようにヒートシンク2を切断する。
【選択図】 図1


Description

本発明は、半導体装置およびその製造技術に関し、特に、基地局用の電力増幅器およびその製造方法に適用して有効な技術に関する。
携帯電話などの移動体通信機器の基地局に用いる高出力電力増幅装置は、音声、文字、静止画のデータだけでなく動画などのような大容量の情報を高速で送受信することを目的とし、大量のデータを高速処理する必要があることから、高出力電力増幅器の性能の向上が進められている。
特開平9−129805号公報には、ガルウィングリードの先端部に半田めっきを形成し、プリント基板に実装した際に半田フィレットを確実に形成させ、外観検査を容易にし接続信頼性を高めるために、リードフレームにおいて、半導体装置の第1の外部リードの先端となる部分より外側に向けて第2の外部リードを斜め方向に伸びるように形成し、外装めっき後は第2の外部リードを斜め方向の切断線にて第2の外部リードを切断分離し、第1の外部リードの先端の一部に半田めっきを形成するする技術が記載されている(特許文献1参照)。
特開昭63−208256号公報には、表面実装型パッケージを備えている電子装置において、各リードをそのアウタリードの外枠との接続部における切断痕面積がアウタリードの断面積よりも小さくなるようにする技術が記載されている(特許文献2参照)。
特開平9−129805号公報 特開昭63−208256号公報
本発明者の検討によれば、次のことが分かった。
基地局用電力増幅装置で用いられる電力増幅器のような半導体装置には、実装基板などにネジ留めして使用されるネジ留め実装型と実装基板などに半田付けして使用される半田実装型がある。少量、多品種の場合、電力増幅器の品種毎に製造用の部品や製造ラインを変更すると、製造コストの増大を招いてしまう。
また、半田実装型の電力増幅器を実装基板などに半田付けした際、半田接続の状態が悪いと、電気的特性や放熱特性などを低下させ、電力増幅器の信頼性を低下させる可能性がある。
本発明の目的は、半導体装置の製造コストを低減できる技術を提供することにある。
本発明の他の目的は、半導体装置の信頼性を向上できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の半導体装置は、能動素子からなり第1主面に電極を有する半導体チップと、半導体チップの第1主面とは逆側の第2主面に接続された第1導体部と、半導体チップの第1主面の電極に電気的に接続された第2導体部と、半導体チップを覆う封止樹脂部と、第1導体部に形成されたネジ留め用の第1開口部と、第1開口部と封止樹脂部との間に形成された第2開口部とを有するものである。
また、本発明の半導体装置は、能動素子からなり第1主面に電極を有する半導体チップと、半導体チップの第1主面とは逆側の第2主面に接続された第1導体部と、半導体チップの第1主面の電極に電気的に接続された第2導体部と、半導体チップを覆う封止樹脂部とを有し、第1導体部の封止樹脂部から露出する側面が、めっき層が形成されていない平坦部とめっき層が形成された凹部とからなるものである。
また、本発明の半導体装置の製造方法は、第1および第2開口部を有する第1導体部に半導体チップを搭載し、半導体チップの第1導体部に搭載した側の主面とは逆側の主面に形成された電極に第2導体部を電気的に接続し、半導体チップを覆うように封止樹脂部を形成し、第1開口部よりも封止樹脂部側にある第2開口部を残すように第1導体部の一部を切断するものである。
また、本発明の半導体装置の製造方法は、第1および第2開口部を有する第1導体部に半導体チップを搭載し、半導体チップの第1導体部に搭載した側の主面とは逆側の主面に形成された電極に第2導体部を電気的に接続し、半導体チップを覆うように封止樹脂部を形成し、第1開口部よりも封止樹脂部側にある第2開口部を横切るように第1導体部の一部を切断するものである。
また、本発明の半導体装置の製造方法は、第1および第2開口部を有する第1導体部に半導体チップを搭載し、半導体チップの第1導体部に搭載する側の主面とは逆側の主面に形成された電極に第2導体部を電気的に接続し、半導体チップを覆うように封止樹脂部を形成した後に、ネジ留め型の半導体装置を製造する場合は、第1開口部よりも封止樹脂部側にある第2開口部を残すように第1導体部の一部を切断し、半田接続型の半導体装置を製造する場合は、第1開口部よりも封止樹脂部側にある第2開口部を横切るように第1導体部の一部を切断するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体装置の製造コストを低減できる。また、半導体装置の信頼性を向上できる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションに分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
(実施の形態1)
本実施の形態の半導体装置について図面を参照して説明する。図1は、本実施の形態のネジ留め実装型(ネジ留め型)の半導体装置1aの平面(上面)図、図2は、このネジ留め実装型の半導体装置1aの内部構造を示す平面透視図、図3は、半導体装置1aの底面(裏面、下面)図、図4および図5は、半導体装置1aの断面図である。図2は、封止樹脂6を透視したときの平面(上面)図に対応する。図4は、図2のA−A線に沿った断面図に対応し、図5は、図2のB−B線に沿った断面図に対応する。図6は、本実施の形態の半田実装型(半田接続型)の半導体装置1bの平面(上面)図、図7は、この半田実装型の半導体装置1bの内部構造を示す平面透視図、図8は、半導体装置1bの底面(裏面、下面)図、図9および図10は、半導体装置1bの要部断面図(部分拡大断面図)である。図7は、封止樹脂6を透視したときの平面(上面)図に対応する。図9は、図6のC−C線に沿った断面図に対応し、図10は、図6のD−D線に沿った断面図に対応する。図11は、半導体装置1a,1bの等価回路である。
本実施の形態の半導体装置1aおよび半導体装置1bは、動作周波数が高く、かつ高出力の半導体チップを有した樹脂封止型の半導体パッケージであり、例えば携帯端末の基地局用電力増幅装置に用いられる増幅器(高周波電力増幅器、基地局用の増幅器)である。例えば、半導体装置1aおよび半導体装置1bは、出力信号の基本周波数が800MHz以上(例えば2.14GHz)の高周波特性と、30W以上(例えば250W程度)の高出力とを得ることが可能となっている。
半導体装置1aは、ネジ留め実装型(ネジ留め型)の半導体装置であり、例えば携帯端末の基地局用電力増幅装置にネジ留めする構造になっている。半導体装置1bは、半田実装型(リフロー実装型、半田接続型)の半導体装置であり、例えば携帯端末の基地局用電力増幅装置に半田を介して接続(接合、実装)する構造になっている。
図1〜図5に示されるネジ留め実装型の半導体装置1aは、放熱用のヒートシンク(導体部)2と、ヒートシンク2の上面に搭載された能動素子からなる半導体チップ3と、ヒートシンク2の上面に搭載されたコンデンサ(容量素子用の半導体チップ、容量チップ)4と、ヒートシンク2の上面に搭載された伝送線路基板5と、これら半導体チップ3、コンデンサ4および伝送線路基板5を一体に封止する封止樹脂(モールド樹脂、封止樹脂部)6と、この封止樹脂6の外部に露出した一対のリード(導体部、リード部)、すなわち入力用のリード(導体部、リード部)7aおよび出力用のリード(導体部、リード部)7bとを備えた樹脂封止型パッケージ構造を有している。ヒートシンク2の上面に搭載される半導体チップ3、コンデンサ4および伝送線路基板5の数は必要に応じて種々選択できるが、例えば図2に示されるように3個の半導体チップ3、3個のコンデンサ4および3個の伝送線路基板5をヒートシンク2の上面に搭載することができる。
半導体チップ3は、高周波用電力増幅素子チップ、増幅用トランジスタまたは半導体増幅装置であり、例えば長方形のシリコン(Si)チップの表層部分または内部に、例えばLDMOSFET(Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor)のようなMISFET(Metal Insulator Semiconductor Field Effect Transistor)、またはヘテロ接合バイポーラトランジスタ(HBT)などの増幅用トランジスタまたは半導体増幅素子(半導体素子)が形成されている。
半導体チップ3のヒートシンク2に搭載した側とは逆側の主面である上面(表面)3aには、複数の入力用電極(入力用ボンディングパッド)3bと、複数の出力用電極(出力用ボンディングパッド)3cが形成されている。入力用電極3bおよび出力用電極3cは、半導体チップ3に形成された半導体増幅素子に電気的に接続されており、例えば、入力用電極3bがゲート電極(ゲート電極用パッド)に対応し、出力用電極3cがドレイン電極(ドレイン電極用パッド)に対応する。半導体チップ3は、例えば、単結晶シリコンなどからなる半導体基板(半導体ウエハ)に上記のような半導体増幅素子を形成した後、ダイシングなどにより半導体基板(半導体ウエハ)を各半導体チップ3に分離したものである。また、半導体チップ3の裏面(上面3aとは逆側の面)には、半導体チップ3の半導体増幅素子に電気的に接続された裏面電極3d(例えばソース電極に対応)が形成されている。半導体チップ3の裏面が導電性の接合材(例えばAu−Si共晶合金)を介してヒートシンク2の上面に接合されているので、半導体チップ3の裏面電極3dはヒートシンク2に電気的に接続される。
コンデンサ4は、例えば長方形のSiチップに単数または複数のMOS(Metal Oxide Semiconductor)キャパシタを形成したものである。伝送線路基板5は、小型低損失を実現するために、例えば比誘電率が大きいセラミック(誘電体)をベース(ベース基板)とした配線基板で構成されている。
半導体チップ3およびコンデンサ4は、例えばAu−Si共晶合金などからなる接合材(図示せず)を介してヒートシンク2の上面に接合(接着)され、伝送線路基板5は、例えばAu−Sn共晶合金などからなる接合材(図示せず)を介してヒートシンク2の上面に接合(接着)されている。
パッケージの長辺、すなわち封止樹脂6の長辺に沿った2側面から外方に突出する一対のリード7a,7bのうち、一方は入力用のリード7a(ここではゲートリード)であり、他方は出力用のリード7b(ここではドレインリード)である。リード7a,7bは一部が封止樹脂6内に封止されている。リード7a,7bは、封止樹脂6に埋め込まれたインナリードと、封止樹脂6の外部に露出するアウタリードとの両者の機能を兼ねている。リード7a,7bは、半導体装置1aの外部端子(外部入力端子および外部出力端子)として機能することができ、例えば42アロイのような鉄(Fe)−ニッケル(Ni)合金からなる厚さ0.125mm程度の薄板により形成されている。
封止樹脂6の内部には、入力用のリード7aから出力用のリード7bに向かって、コンデンサ4、半導体チップ3および伝送線路基板5が配置されている。半導体チップ3、コンデンサ4、伝送線路基板5およびリード7a,7bは、例えばアルミニウム(Al)などからなるワイヤ(ボンディングワイヤ)10を介して互いに電気的に接続されている。ここでは、入力用のリード7aはワイヤ10を介してコンデンサ4と電気的に接続され、コンデンサ4はワイヤ10を介して半導体チップ3の入力用電極3b(例えばゲート電極)と電気的に接続され、半導体チップ3の出力用電極3c(例えばドレイン電極)はワイヤ10を介して伝送線路基板5の伝送線路と電気的に接続され、さらに伝送線路基板5の伝送線路はワイヤ10を介して出力用のリード7bと電気的に接続されている。このため、入力用のリード7aに入力された高周波信号は、ワイヤ10を通じてコンデンサ4に伝送され、コンデンサ4からワイヤ10を通じて半導体チップ3の入力用電極(ゲートパッド)3bに入力され、半導体チップ3に形成された半導体増幅素子(例えばMISFETまたはHBT)によって増幅され、半導体チップ3の出力用電極(ドレインパッド)3cからワイヤ10を通じて伝送線路基板5に伝送され、伝送線路基板5を介してワイヤ10を通じて出力用のリード7bに伝送され出力されるような構成になっている。コンデンサ4、伝送線路基板5およびワイヤ10は、外部回路とのインピーダンス整合をとるための内部整合回路として機能することができる。
封止樹脂6は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止樹脂6を形成することができる。封止樹脂6により、半導体チップ3、コンデンサ4、伝送線路基板5、ワイヤ10およびリード7a,7bの一部が封止され、保護される。封止樹脂6の裏面ではヒートシンク2が露出している。
ヒートシンク2は、ヒートシンク2上に搭載された半導体チップ3の熱を外部に放散するように機能することができる。このため、ヒートシンク2は熱伝導性の高い導電体材料により形成することが好ましく、ヒートシンク2(を構成する材料)の熱伝導率がリード7a,7b(を構成する材料)の熱伝導率よりも高ければ(大きければ)更に好ましい。ヒートシンク2は、例えば銅(Cu)−モリブデン(Mo)合金または銅(Cu)−タングステン(W)合金などの銅(Cu)合金、あるいは銅(Cu)などの導電体材料により形成することができる。また、ヒートシンク2は、半導体装置1aの実装ベースとしても機能することができる。
ヒートシンク2は、その一部が、パッケージの短辺、すなわち封止樹脂6の短辺に沿った2側面から外方に突出している。ヒートシンク2の封止樹脂6から外方に突出した領域には、ネジ留め用の開口部(第1開口部)12が設けられ、ネジ留め用の開口部12と封止樹脂6との間に開口部(第2開口部)13が設けられている。すなわち、開口部13はネジ留め用の開口部12よりも封止樹脂6側に設けられている。ネジ留め用の開口部12と開口部13とは、互いに独立して設けられていても、連続(連結)して設けられていてもよい。例えば、図1〜図5に示される半導体装置1aのヒートシンク2では、ネジ留め用の開口部12と開口部13とは連続して形成されており、ネジ留め用の開口部12はU字形の溝(切り込み部)であり、開口部13は、ネジ留め用の開口部12(例えばU字状の溝)の内側にネジ留め用の開口部12に連続して形成された切り欠き部(例えばU字状の切り込み部)である。このネジ留め用の開口部12(ここではU字状の溝)は、半導体装置1aを携帯端末の基地局用電力増幅装置などにネジ留めするために用いられ、ヒートシンク2のネジ留め用の開口部12を貫通するネジ(図示せず)により、半導体装置1aを基地局用電力増幅装置などにネジ留めして実装することができる。
また、ヒートシンク2のネジ留め用の開口部12と開口部13の側壁(内壁)上を含むヒートシンク2およびリード7a,7bの封止樹脂6から露出する部分(露出面)上には、めっき層(図9および図10に示されるめっき層18に対応)が形成されている。例えば電解めっき法により形成された金めっき層(電解金(Au)めっき層)がヒートシンク2およびリード7a,7bの露出面上に形成されている。このめっき層は、半田濡れ性の良いめっき層であれば好ましい。めっき層の膜厚は、例えば1μm以下とすることができる。
図6〜図10に示される半田実装型の半導体装置1bは、図1〜図5のネジ留め実装型の半導体装置1aのヒートシンク2を、図1において点線で示される切断線15で切断したものに対応する。ネジ留め実装型の半導体装置1aのヒートシンク2の一部を切断、除去することにより、半田実装型の半導体装置1bを製造することができる。従って、半田実装型の半導体装置1bの構造は、ヒートシンク2以外については上記ネジ留め実装型の半導体装置1aの構造と同様である。このため、半田実装型の半導体装置1bについては、ヒートシンク2以外の構成については説明を省略し、ここでは半田実装型の半導体装置1bのヒートシンク2の構造について説明する。
上記のように、ネジ留め実装型の半導体装置1aのヒートシンク2の不要な部分(封止樹脂6から外方に突出する部分)を切断し除去することにより、半田実装型の半導体装置1bを得ることができる。ネジ留め実装の半導体装置1aのヒートシンク2のうちネジ留めに必要な部分(封止樹脂6から外方に突出する部分)は、半田実装型の半導体装置1bでは不要なので、このヒートシンク2の切断工程でヒートシンク2の不要な部分(封止樹脂6から外方に突出する部分)を除去することで、半田実装型の半導体装置1bを小型化することができる。
ヒートシンク2の切断の際には、図1の点線で示される切断線15で、ヒートシンク2を切断するが、切断線15が開口部13を横切るようにヒートシンク2を切断する。例えばプレス金型方式などを用いてヒートシンク2を切断することができる。このようにして、図6〜図10に示されるような半導体装置1bが得られる。
ヒートシンク2の切断により形成された半導体装置1bのヒートシンク2の切断面(側面)16は、ヒートシンク2の破断面に対応する平坦面16aと、開口部13を横切るようにヒートシンク2を切断したことにより生じた開口部13の残存部分に対応する凹部(窪み部、切り欠き部)16bとからなる。平坦面16aは、ヒートシンク2の切断により生じた(露出した)面なので、図9に示されるように、平坦面16aの表面にはめっき層は形成されておらず、ヒートシンク2を構成する導体材料、ここでは銅または銅合金が露出している。凹部16bは、開口部13の側壁の一部に対応しており、上記のように開口部13の側壁上にはめっき層(金めっき層)が形成されていたので、図10に示されるように、凹部16bには、めっき層(金めっき層)18が形成されている。従って、半導体装置1aでは、ヒートシンク2のネジ留め用の開口部12の側壁上、開口部13の側壁上、封止樹脂6から露出する上面および下面(底面)上にめっき層18が形成されているので、半導体装置1bでは、ヒートシンク2の切断面16の凹部16b上、封止樹脂6から露出する上面および下面(底面)上にめっき層18が形成されていることになる。
次に本実施の形態の半導体装置1a,1bの製造工程について図面を参照して説明する。図12〜図20は、本発明の一実施の形態である半導体装置の製造工程を示す平面図である。図12〜図20のうち、図13および図17以外は上面図に対応し、図13は図12の工程における裏面図(底面図、下面図)に対応し、図17は図16の工程における裏面図(底面図、下面図)に対応する。
まず、リードフレーム21とヒートシンク22とを準備し、図12(上面図)および図13(裏面図)に示されるように、リードフレーム21とヒートシンク22とを接合することによりステム23を準備する。リードフレーム21とヒートシンク22との接合は、例えばリードフレーム21とヒートシンク22とをそれらの間にスペーサを介在させて溶接することなどにより行うことができる。
リードフレーム21は、リード7a、リード7bおよびこれらを連結する枠部(フレーム枠)24を有している。リードフレーム21は、例えば42アロイのような鉄(Fe)−ニッケル(Ni)合金などの導電体材料からなり、例えば厚さ0.125mm程度の薄板をプレスまたはエッチングなどにより加工することにより形成することができる。
ヒートシンク22は、上記ヒートシンク2に対応するものである。後述する切断工程でヒートシンク22の不要な端部が除去されて、ヒートシンク2となる。ヒートシンク22は、後で封止樹脂6で封止される領域の外方の領域に、ネジ留め用の開口部12が設けられ、ネジ留め用の開口部12の内側に開口部13が設けられている。ヒートシンク22は、例えば銅(Cu)−モリブデン(Mo)合金または銅(Cu)−タングステン(W)合金などの銅(Cu)合金、あるいは銅(Cu)などの導電体材料からなり、リードフレーム21よりも厚い導体板をプレスまたはエッチングなどにより加工することにより形成することができる。
上記のようにヒートシンク22とリードフレーム21とを接合してステム23を形成した後、図14(上面図)に示されるように、ステム23のヒートシンク22上に、半導体チップ3とコンデンサ4とを搭載する。半導体チップ3およびコンデンサ4は、例えばAu−Si共晶合金などからなる接着層を介してヒートシンク22の上面に接合することができる。それから、ヒートシンク22上に伝送線路基板5を搭載する。伝送線路基板5は、例えばAu−Sn共晶合金などからなる接着層を介してヒートシンク22の上面に接合することができる。半導体チップ3の搭載工程では、半導体チップ3の裏面側(裏面電極3d側)がAu−Sn共晶合金などの接着層を介してヒートシンク22に対向し接続するように、半導体チップ3をヒートシンク22上に搭載する。
半導体チップ3、コンデンサ4および伝送線路基板5は、ヒートシンク22とリードフレーム21とを接合する前にヒートシンク22に搭載してもよい。すなわち、まず半導体チップ3、コンデンサ4および伝送線路基板5をヒートシンク22に搭載し、次に上記した方法でヒートシンク22とリードフレーム21を接合することもできる。
次に、図15(上面図)に示されるように、ワイヤボンディング工程を行って、リードフレーム21のリード7a,7b、コンデンサ4、半導体チップ3および伝送線路基板5の間をアルミニウム(Al)などからなるワイヤ(ボンディングワイヤ)10で結線する。
このワイヤボンディング工程によって、リードフレーム21の入力用のリード7aはワイヤ10を介してコンデンサ4と電気的に接続され、コンデンサ4はワイヤ10を介して半導体チップ3の入力用電極3b(例えばゲート電極)と電気的に接続され、半導体チップ3の出力用電極3c(例えばドレイン電極)はワイヤ10を介して伝送線路基板5の伝送線路と電気的に接続され、さらに伝送線路基板5の伝送線路はワイヤ10を介してリードフレーム21の出力用のリード7bと電気的に接続される。このように、半導体チップ3、コンデンサ4および伝送線路基板5およびリード7a,7bは、ワイヤ10を介して互いに電気的に接続される。
次に、樹脂封止工程(モールド工程)を行って、図16(上面図)および図17(裏面図)に示されるように、半導体チップ3、コンデンサ4、伝送線路基板5、ワイヤ10およびリード7a,7bの一部を封止樹脂(モールド樹脂)6で封止する。例えばトランスファモールド工程によって、封止樹脂6を形成することができる。
樹脂封止工程(封止樹脂6の形成工程)では、ヒートシンク22において、封止樹脂6は、ネジ留め用の開口部12と開口部13とを覆わないように形成される。このため、ヒートシンク22では、封止樹脂6の側面から外方に突出した領域に、ネジ留め用の開口部12が設けられ、ネジ留め用の開口部12と封止樹脂6との間に開口部13が設けられていることになる。
樹脂封止後の状態では、封止樹脂6にバリ25が発生している。例えば、図16および図17に示されるように、ヒートシンク22表面のバリ25a、ヒートシンク22側面のバリ25b、ヒートシンク22裏面のバリ25c、リードフレーム21表面または裏面のバリ25dなどが発生する。このため、樹脂封止工程後、封止樹脂6のバリ取り作業を行って、上記のようなバリ25(25a〜25d)を除去する。これにより、図18(上面図)および図19(裏面図)に示されるように、バリ25が取り除かれた封止樹脂6を得ることができる。その後、図示はしないけれども、レーザーマーカーなどを使った封止樹脂6表面への製品名などのマーキング作業を行う。
それから、めっき処理(めっき工程)を行う。このめっき処理により、ヒートシンク22のネジ留め用の開口部12と開口部13の側壁(内壁)上を含むヒートシンク22およびリードフレーム21の露出面(封止樹脂6で覆われずに露出している部分)上にめっき層(めっき層18に対応)を形成する。例えば電解めっき法により、ヒートシンク22およびリードフレーム21の露出面(封止樹脂6で覆われずに露出している部分)に例えば金めっき層(電解金(Au)めっき層)を形成する。形成されるめっき層は、半田濡れ性の良いめっき層であれば好ましい。上記のように封止樹脂6のバリ取り作業を行ってからめっき処理を行っているので、ヒートシンク22およびリードフレーム21のうちのバリ25を取り除くことによって露出した部分上にも、めっき層が形成される。これにより、ヒートシンク22では、ネジ留め用の開口部12の側壁上、開口部13の側壁上、封止樹脂6から露出する上面および下面(底面)上にめっき層が形成されることになる。
次に、封止樹脂6の外部に露出したリードフレーム21とヒートシンク22の不要箇所を切断、除去する。この際、図18の点線で示される切断線26で、リードフレーム21およびヒートシンク22が切断される。例えばプレス金型方式などを用いて、リードフレーム21およびヒートシンク22を切断することができる。これにより、図20(上面図)に示されるような個片化された半導体装置1aが得られる。ヒートシンク22の残存部分により、半導体装置1aのヒートシンク2が形成される。半導体装置1aを製造するためのヒートシンク22の切断工程では、図18〜図20からも分かるるように、開口部13を残すようにヒートシンク22を切断する。このため、半導体装置1aのヒートシンク2では、ネジ留め用の開口部12と開口部13とが残存している。
次に、選別試験を行い、半導体装置1aのうちの不良品を選別し、除去する。選別試験としては、例えばAC・DC特性選別試験のような電気的試験などを行うことができる。
ここまでの工程により、ネジ留め実装型の半導体装置1a(すなわち図1〜図5の半導体装置1a)を製造することができる。
半田実装型の半導体装置1bを製造する場合は、更に次のような工程を行う。すなわち、半導体装置1aにおいて、ヒートシンク2のうち、封止樹脂6から外方に突出する部分を切断し、除去する。ヒートシンク2のうちネジ留めに必要な部分は、半田接続型の半導体装置1bでは不要なので、このヒートシンク2の切断工程でヒートシンク2の不要な部分を除去することで、半導体装置1bを小型化することができる。このヒートシンク2の切断工程では、図20の点線で示される切断線15で、ヒートシンク2を切断するが、切断線15が開口部13を横切るようにヒートシンク2を切断する。例えばプレス金型方式などを用いてヒートシンク2を切断することができる。このようにして、図6〜図10に示されるような半田実装型の半導体装置1bが製造される。
製造された半導体装置1bにおけるヒートシンク2の切断面(側面)16は、ヒートシンク2の破断面に対応する平坦面16aと、開口部13を横切るようにヒートシンク2を切断したことにより生じた開口部13の残存部分に対応する凹部16bとからなる。平坦面16aは、ヒートシンク2の切断により生じた面なので、その表面には図9に示されるようにめっき層18は形成されておらず、ヒートシンク2を構成する導体材料、ここでは銅または銅合金が露出している。凹部16bは、開口部13の側壁の一部に対応しており、上記のように樹脂封止後のめっき工程により開口部13の側壁上にはめっき層(金めっき層)が形成されていたので、凹部16bには、上記図10に示されるように、めっき層(金めっき層)18が形成されている。
このように、共通(共用)のヒートシンク22およびリードフレーム21(すなわち共通のステム23)を用い、最後のヒートシンク2の切断工程以外は同様の製造工程を行って、ネジ留め実装型の半導体装置1aおよび半田実装型の半導体装置1b(すなわち2種類の半導体装置)を製造することができる。このため、ヒートシンク2(ヒートシンク22)の切断工程(切断位置)を変更またはヒートシンク2の切断工程を行うか行わないかを選択することで、半導体装置1aと半導体装置1bとを作り分けることができる。従って、半導体装置(半導体装置1aおよび半導体装置1b)の製造コストを低減することができる。
また、多連構造のステムを用いて半導体装置1a,1bを製造することもできる。図21は、多連構造のステムを示す平面図である。上記リードフレーム21が複数並んで連結された多連構造のリードフレーム21aの各単位リードフレーム領域21b(上記リードフレーム21に対応する領域)にヒートシンク22を接合することで、図21に示される多連構造のステム23aを形成することができる。その後、多連構造のステム23aの各各単位リードフレーム領域21bおよびヒートシンク22に対して、上記図14〜図20と同様の工程を施すことで、半導体装置1a,1bを製造することが可能である。これにより、半導体装置の生産性をより向上することができる。
図22は、ネジ留め実装型の半導体装置1aをプリント配線基板などの実装基板30に実装した状態を示す断面図である。図23は、図22の模式的な斜視図に対応するが、理解を簡単にするために、図23では半導体装置1aおよびネジ31以外の構成要素については図示を省略している。なお、図23のE−E線の断面が図22にほぼ対応する。
半導体装置1aを携帯端末の基地局用電力増幅装置に実装する場合、図22および図23に示されるように、半導体装置1aのヒートシンク2が基地局用電力増幅装置のラジエータ(放熱用導体部)32に、ネジ留め用の開口部12を貫通するネジ31によってネジ留めされ、固定される。そして、半導体装置1aの入力用のリード7aおよび出力用のリード7bのそれぞれが、ラジエータ32上に配置された実装基板30の銅箔などからなる配線30aに、半田33によって接続される。ラジエータ32は、基地局用電力増幅装置において放熱用の導体部として機能することができる。このため、半導体装置1aは、放熱用の導体部としてのラジエータ32に、ヒートシンク2のネジ留め用の開口部12を介してネジ留めされることになる。半導体装置1aの半導体チップ3で生じた熱は、ヒートシンク2を経てラジエータ32に伝導され、ラジエータ32から外部に放出される。また、半導体チップ3の裏面には裏面電極3d(例えばソース電極に対応)が形成されており、半導体チップ3の裏面電極3dはヒートシンク2を介して、ヒートシンク2がネジ留めされたラジエータ32に電気的に接続される。このため、半導体チップ3の裏面電極3dに接地電位を供給することもできる。
図24は、半田実装型の半導体装置1bをプリント配線基板などの実装基板30に実装した状態を示す断面図であり、図22に対応する。
半導体装置1bを携帯端末の基地局用電力増幅装置に実装する場合、図24に示されるように、半導体装置1bのヒートシンク2が基地局用電力増幅装置のラジエータ(放熱用導体部)32に、半田35を介して接続(接合)され、固定される。そして、半導体装置1bの入力用のリード7aおよび出力用のリード7bのそれぞれが、ラジエータ32上に配置された実装基板30の銅箔などからなる配線30aに、半田33によって接続される。ラジエータ32は、基地局用電力増幅装置において放熱用の導体部として機能することができる。このため、半導体チップ3で生じた熱は、ヒートシンク2を経てラジエータ32に伝導され、ラジエータ32から外部に放出される。また、半導体チップ3の裏面には裏面電極3d(例えばソース電極に対応)が形成されており、半導体チップ3の裏面電極3dはヒートシンク2および半田35を介してラジエータ32に電気的に接続される。このため、半導体チップ3の裏面電極3dに接地電位を供給することもできる。
このように、半導体装置1bのヒートシンク2の封止樹脂6から露出する底面が、半田35を介してラジエータ32に接続(接合)される。半導体装置1bを実装する際には、例えば、ラジエータ32上に半田35を供給し、その上に半導体装置1bのヒートシンク2の底面がラジエータ32に半田35を介して対向するように半導体装置1bを配置または搭載してから、ハンダリフロー(熱処理)により半田35を溶融することで、その後固化した半田35によって、図24に示されるように、半導体装置1bが基地局用電力増幅装置に実装される。ヒートシンク2の底面には、めっき層(上記めっき層18に対応)が形成されているので、半導体装置1bのヒートシンク2とラジエータ32との半田35による接続(接合)の信頼性を向上することができる。
図25は、半田リフローにより、半導体装置1bのヒートシンク2をラジエータ32に半田35で接続した状態を模式的に示す斜視図である。理解を簡単にするために、図25では半導体装置1bおよび半田35以外の構成要素については図示を省略している。また、図26は、半田リフローにより、半導体装置1bのヒートシンク2をラジエータ32に半田35で接続した状態を模式的に示す要部断面図であり、図10に対応する断面が示されている。
上記のように半導体装置1bのヒートシンク2の切断面(側面)16の凹部16bにはめっき層18が形成されているので、図25および図26に示されるように、半田リフローで溶融された半田35はヒートシンク2の切断面16の凹部16bを吸い上がりやすい。このため、凹部16bを吸い上がった半田35が、半田リフロー後に凹部16bに残存して固化し、ヒートシンク2の切断面16の凹部16bに半田フィレットを形成する。
それに対して、半導体装置1bのヒートシンク2の切断面16の平坦面16aには、めっき層が存在せずにヒートシンク2を構成する導体材料(ここでは銅または銅合金)が露出しているので、半田リフローで溶融した半田35が吸い上がりにくい。このため、半田リフロー後にヒートシンク2の切断面16の平坦面16aには、半田フィレットがほとんど形成されない(半田35が付着していない)。また、半導体装置1bでは、切断面16(平坦面16aおよび凹部16b)以外のヒートシンク2の封止樹脂6から露出する側面37は、封止樹脂6と近接して接触(連続)した側面であり、樹脂封止工程(封止樹脂6形成工程)でバリ25bによって覆われていた領域である。このため、樹脂封止工程の後で(ヒートシンク22の露出面上にめっき層を形成する工程の前に)封止樹脂6のバリ取り作業を行ったとしても、この側面37からはバリ25bを除去しづらく、側面37には封止樹脂6のバリが残りやすい。従って、封止樹脂6のバリがほとんど残らず的確にめっき層が形成される切断面16の凹部16bに比較して、封止樹脂6のバリが残りやすい側面37では半田が吸い上がりにくい。
このため、半導体装置1bのヒートシンク2をラジエータ32に半田35で接続すると、半田35はヒートシンク2の切断面16の凹部16bを吸い上がって半田フィレットを形成し、切断面16の凹部16b以外のヒートシンク2の露出する側面(平坦面16aおよび側面37)では、半田35は吸い上がりにくく、半田フィレットはほとんど形成されない。
半導体装置1bのヒートシンク2とラジエータ32との半田付け(半田接続)状態は、半導体装置1bが高周波電力増幅器などの場合、接地抵抗に影響し、半導体装置1b(または半導体装置1bを実装した基地局用電力増幅装置)の安定性や出力特性に影響する。このため、半導体装置1bのヒートシンク2とラジエータ32との間の半田付け(半田接続)状態が悪いと、半導体装置1b(または半導体装置1bを実装した基地局用電力増幅装置)の安定性や出力特性が低下する可能性がある。また、半導体装置1bのヒートシンク2とラジエータ32との半田付け(半田接続)状態は、半導体装置1b(または半導体装置1bを実装した基地局用電力増幅装置)の放熱特性にも影響する。このため、半導体装置1bのヒートシンク2とラジエータ32との間の半田付け(半田接続)状態が悪いと、半導体装置1b(または半導体装置1bを実装した基地局用電力増幅装置)の高周波電力増幅利得が低下したり、あるいは部分的な温度上昇により半導体チップ3の信頼性や半田付け部分(例えば半田35による接合部分)の接合の信頼性が低下する可能性があり、半導体装置1bまたはそれを用いた基地局用電力増幅装置の信頼性を低下させてしまう可能性がある。このため、半導体装置1bのヒートシンク2とラジエータ32との間の半田35による半田付け(半田接続)が正常に行われたか、検査することが望ましい。
半田付け状態の検査は、半田の外観を見て良否の判断を行う外観検査である。しかしながら、ヒートシンク2の裏面を直接観察することは困難である。また、図24からも分かるように、実装基板30によって遮られることにより、半導体装置1bのヒートシンク2とラジエータ32との間の半田付け(半田接続)の状態を横方向から直接観察することも難しい。このため、半田35のリフロー工程後、ヒートシンク2とラジエータ32との間の半田付け(半田接続)の状態を確認することは容易ではない。
しかしながら、本実施の形態では、上記のように、半導体装置1bのヒートシンク2をラジエータ32に半田付け(半田35を介して接続)すると、半導体装置1bのヒートシンク2の切断面16の凹部16bに半田35が吸い上がって半田フィレットが形成される。この半導体装置1bのヒートシンク2の切断面16の凹部16bに形成される半田フィレットは、半導体装置1bのヒートシンク2の裏面とラジエータ32の間の半田付け(半田接続)状態が良好な場合に生じ、ヒートシンク2の裏面とラジエータ32の間の半田付け(半田接続)状態が不十分である場合は、ヒートシンク2の切断面16の凹部16bを半田35が吸い上がらず、半田フィレットが生じにくい。このため、半田35のリフロー工程後、半導体装置1bを上方から観察し、半導体装置1bのヒートシンク2の切断面16の凹部16bに半田35が吸い上がっているか、半田フィレットの形状を観察し判別することで、半導体装置1bのヒートシンク2とラジエータ32との間の半田付け(半田接続)の状態(の良否)を推定し判別することができる。半導体装置1bのヒートシンク2の切断面16の凹部16bに半田フィレットが生じていない場合は、例えば、半田接続不良として選別されて除去され、再度半田接続工程をやり直すことができる。
図27は、比較例の半導体装置41のヒートシンク42をラジエータに半田35で接続した状態を模式的に示す斜視図である。図27は、図25に対応する斜視図であり、図25と同様に、半導体装置41および半田35以外の構成要素については図示を省略している。
比較例の半導体装置41では、ヒートシンク42(本実施の形態の半導体装置1bのヒートシンク2に対応)の切断面42aが、めっき層が形成されていない平坦な切断面(破断面)だけからなる。すなわち、本実施の形態とは異なり、比較例の半導体装置41のヒートシンク42の切断面42aには、めっき層が形成された凹部16bが形成されていない。ヒートシンク42の切断面42aにめっき層が形成された部分がなく、ヒートシンク42を構成する半田濡れ性に劣る銅または銅合金が切断面42aの全面で露出しているので、半田35は切断面42aを吸い上がりにくい。このため、半導体装置41のヒートシンク42をラジエータ32に半田35で接続した場合、図27に示されるように、半田リフローで溶融した半田35は切断面42aを吸い上がらず、半田リフロー後、切断面42aには半田フィレット(半田35)が存在(付着)していない。このため、外観検査により、半導体装置41のヒートシンク42とラジエータ32との間の半田付け(半田接続)の状態(良否)を判定することはできない。
本実施の形態では、半導体装置1bのヒートシンク2の切断面16の凹部16bに、めっき層18が形成されているので、ヒートシンク2の切断面16の凹部16bを半田35が吸い上がり、外観検査により、半導体装置1bのヒートシンク2とラジエータ32との間の半田付け(半田接続)の状態(の良否)を判定することができる。このため、半導体装置1bの半田実装の信頼性を向上することができる。従って、半導体装置の信頼性を向上することができる。
また、本実施の形態では、ネジ留め実装型の半導体装置1aおよび半田実装型の半導体装置1bの2品種の半導体装置を製造する際に、双方に共用(共通)のステム23(すなわち共用のリードフレーム21および共用のヒートシンク22)を用い、ヒートシンクの切断工程以外は同様の製造工程を行い、ヒートシンクの切断面の位置を変えることでネジ留め実装型の半導体装置1aと半田実装型の半導体装置1bとを作り分けることができる。ステム、ヒートシンクまたはリードフレームは、数量が多い程効率的な生産ができるため、ネジ留め実装型の半導体装置1aと半田実装型の半導体装置1bのステム、ヒートシンクまたはリードフレームを共用化することで、ネジ留め実装型と半田実装型とで別々にステム、ヒートシンクまたはリードフレームを準備する場合よりも、数量増大によるステム、ヒートシンクまたはリードフレームの製造コストの低減効果を得ることができる。このため、半導体装置1a,1bの製造コストを低減できる。また、本実施の形態では、ネジ留め実装型の半導体装置1aおよび半田実装型の半導体装置1bの2品種の半導体装置の製造(組立)設備を共用化できるので、製造設備の費用を抑制または低減でき、半導体装置の製造に要する固定費を低減できる。このため、半導体装置1a,1bの製造コストを低減できる。また、仕様の異なるステムあるいはリードフレームを同じ製造設備(の製造ライン)で流そうとすると、切替え作業のコストが嵩むが、共用のステム23を使用できる本実施の形態では、そのような問題を回避できる。従って、本実施の形態は、少量・多品種の半導体装置を製造する場合に特に製造コストの低減効果が大きい。
また、上記半導体装置1aでは、ヒートシンク2にネジ留め用の開口部12をU字形の溝(切り込み部)状に形成し、このネジ留め用の開口部12に連続して開口部13を切り欠き部(例えばU字形の切り込み部)として形成しているが、開口部12および開口部13の形状はこれに限定されるものではなく、種々変更可能である。図28〜図30は、他の実施の形態のネジ留め実装型の半導体装置1c〜1eを示す平面図(上面図)である。
図28に示されるネジ留め実装型の半導体装置1cでは、ヒートシンク2にネジ留め用の開口部12c(半導体装置1aでは開口部12に対応)を円形状の穴として形成し、開口部13c(半導体装置1aでは開口部13に対応)を、このネジ留め用の開口部12cに連続して形成された切り欠き部(例えばU字形の切り込み部)として形成している。
また、図29に示されるネジ留め実装型の半導体装置1dでは、ヒートシンク2にネジ留め用の開口部12d(半導体装置1aでは開口部12に対応)を円形状の穴として形成し、開口部13d(半導体装置1aでは開口部13に対応)を、このネジ留め用の開口部12dとは独立に離間して形成された穴(例えば円、楕円または四角形などの穴)として形成している。半導体装置1cおよび半導体装置1dでは、ネジ留め用の開口部12c,12dを円形状の穴として形成しているので、半導体装置1c,1dをラジエータ32にネジ留めする際に、ネジ留め用の開口部12c,12dにネジを入れやすく、ネジがネジ留め用の開口部から逃げるのを防止することができる。
また、図30に示されるネジ留め実装型の半導体装置1eでは、ヒートシンク2にネジ留め用の開口部12e(半導体装置1aでは開口部12に対応)をU字形の溝(切り込み部)状に形成し、開口部13e(半導体装置1aでは開口部13に対応)を、このネジ留め用の開口部12eとは独立に(離間して)形成された穴(例えば円、楕円または四角形などの穴)として形成している。半導体装置1aおよび半導体装置1eでは、ネジ留め用の開口部12,12eをU字形の溝状に形成しているので、半導体装置1a,1eをラジエータ32にネジ留めする際に、位置決め性がよくネジ留めが容易である。
図28〜図30に示される半導体装置1c〜1eは、ヒートシンク2に形成された開口部12c〜12e,13c〜13e以外については半導体装置1aとほぼ同様の構成を有し、半導体装置1aとほぼ同様にして製造されるので、ヒートシンク2の開口部12,13以外についてはここでは説明を省略する。
図28〜図30に示される半導体装置1c〜1eにおいても、半田実装型の半導体装置(上記半導体装置1bに対応)を製造する場合には、半導体装置1aのヒートシンク2を切断線15で切断して半導体装置1bを製造したことと同様に、半導体装置1c〜1eのヒートシンク2を切断線15d〜15eで切断して封止樹脂6から突出するヒートシンク2の不要な部分を除去する。この半導体装置1c〜1eのヒートシンク2の切断の際には、図28〜図30の点線で示される切断線15d〜15eでヒートシンク2を切断するが、切断線15d〜15eが開口部13d〜13eを横切るようにヒートシンク2を切断する。ヒートシンク2の切断線15d〜15eでの切断により、上記半導体装置1bとほぼ同様の構成を有する半田実装型の半導体装置を形成することができる。
(実施の形態2)
図31は、本発明の他の実施の形態のネジ留め実装型の半導体装置51aの平面(上面)図、図32は、このネジ留め実装型(ネジ留め型)の半導体装置51aの内部構造を示す平面透視図である。図32は、封止樹脂56を透視したときの平面(上面)図に対応する。図33は、本発明の他の実施の形態の半田実装型(半田接続型)の半導体装置51bの平面(上面)図である。
図31および図32に示されるネジ留め実装型の半導体装置51aは、放熱用のヒートシンク(導体部)52と、ヒートシンク52の上面に搭載された能動素子からなる半導体チップ53と、半導体チップ3を封止する封止樹脂(モールド樹脂、封止樹脂部)56と、この封止樹脂56の外部に露出したリード77a,57b,57cとを備えた樹脂封止型パッケージ構造を有している。
半導体チップ53は、上記半導体チップ3と同様の半導体チップであり、例えば電力増幅素子チップである。半導体チップ53には、例えばLDMOSFETのようなMISFET、またはヘテロ接合バイポーラトランジスタ(HBT)などの増幅用トランジスタまたは半導体増幅素子(半導体素子)が形成されている。
半導体チップ53のヒートシンク52に搭載した側とは逆側の主面には、入力用電極(入力用ボンディングパッド)53bと、出力用電極(出力用ボンディングパッド)53cが形成されている。入力用電極53bおよび出力用電極53cは、半導体チップ53に形成された半導体増幅素子に電気的に接続されており、例えば、入力用電極53bがゲート電極(ゲート電極用パッド)に対応し、出力用電極53cがドレイン電極(ドレイン電極用パッド)に対応する。また、半導体チップ53の裏面(ヒートシンク52に搭載した側の主面)には、半導体チップ53の半導体増幅素子に電気的に接続された裏面電極(例えばソース電極に対応、図示せず)が形成されている。半導体チップ53は、導電性の接合材(図示せず)を介してヒートシンク52の上面に接合されているので、半導体チップ53の裏面電極はヒートシンク52に電気的に接続される。ヒートシンク53はリード57cに接続しており、リード57cは封止樹脂56から外部に露出または突出している。
半導体チップ53およびリード57a,57bは、例えばアルミニウム(Al)などからなるワイヤ(ボンディングワイヤ)60を介して互いに電気的に接続されている。ワイヤ60は、半導体チップ53とともに封止樹脂56により封止されて保護される。リード57aは、ワイヤ10を介して半導体チップ53の入力用電極(ゲート電極)53bと電気的に接続され、封止樹脂56から外部に露出または突出してゲートリードとなる。リード57bは、ワイヤ10を介して半導体チップ53の出力用電極(ドレイン電極)53cと電気的に接続され、封止樹脂56から外部に露出または突出してドレインリードとなる。また、リード57cは封止樹脂56内でヒートシンク53に接続されており、ソースリードとなる。リード7a,7b,7cは半導体装置1aの外部端子として機能することができる。
ヒートシンク52は、ヒートシンク2と同様の材料からなる。図示はしないけれども封止樹脂56の裏面ではヒートシンク52が露出している。また、ヒートシンク52は、その一部が、封止樹脂56の一側面から外方に突出し、そこにネジ留め用の開口部62が設けられ、ネジ留め用の開口部62と封止樹脂56との間に開口部63が設けられている。すなわち、ネジ留め用の開口部62よりも封止樹脂56側に開口部63が設けられている。このネジ留め用の開口部62は、上記実施の形態1のネジ留め用の開口部12に対応するものであり、開口部63は上記実施の形態1の開口部13に対応するものである。ネジ留め用の開口部62は、半導体装置51aを種々の電子装置の実装基板などにネジ留めするために用いられ、ネジ留め用の開口部62を貫通するネジ(図示せず)により、半導体装置51aを電子装置の実装基板または導体部などにネジ留めして実装することができる。また、ヒートシンク52のネジ留め用の開口部62と開口部13の側壁(内壁)上を含むヒートシンク52およびリード57a,57b,57cの封止樹脂56から露出する部分(露出面)上には、半田濡れ性の良いめっき層が形成されている。
このようなネジ留め実装型の半導体装置51aのヒートシンク52を、図31において点線で示される切断線65で切断し、ヒートシンク52の不要な部分を除去することにより、図33に示される半田実装型の半導体装置51bを形成することができる。本実施の形態においても、上記実施の形態1と同様に、半導体装置51aのヒートシンク52を切断する際には、切断線65が開口部63を横切るようにヒートシンク52を切断する。半田実装型の半導体装置51bの構造は、ヒートシンク52以外については上記ネジ留め実装型の半導体装置51aの構造と同様である。半田実装型の半導体装置51bは、半田を介して種々の電子装置の実装基板などに実装することができる。半導体装置51bを実装する際には、封止樹脂56の裏面から露出するヒートシンク52の底面(図示せず)が実装基板または導体部に半田を介して接続され、固定される。
ネジ留め実装の半導体装置51aのヒートシンク2のうちネジ留めに必要な部分は、半田実装型の半導体装置51bでは不要なので、このヒートシンク52の切断工程でヒートシンク52の不要な部分を除去することで、半田実装型の半導体装置51bを小型化することができる。
ヒートシンク52の切断により形成された半導体装置51bのヒートシンク52の切断面(側面)66は、ヒートシンク52の破断面に対応する平坦面66aと、開口部63を横切るようにヒートシンク52を切断したことにより生じた開口部63の残存部分に対応する凹部66bとからなる。この凹部66bは上記実施の形態1の半導体装置1bの凹部16bに対応するものである。平坦面66aは、ヒートシンク52の切断により生じた(露出した)面なので、平坦面66aの表面にはめっき層は形成されておらず、ヒートシンク52を構成する導体材料、例えば銅または銅合金が露出している。凹部66bは、開口部63の側壁の一部に対応しており、上記のように開口部63の側壁上にはめっき層(金めっき層)が形成されていたので、凹部66bには、めっき層(金めっき層)が形成されている。
本実施の形態においても、上記実施の形態1と同様に、ヒートシンク52の切断位置を変えることでネジ留め実装型の半導体装置51aおよび半田実装型の半導体装置51bの2品種の半導体装置を作り分けることができる。このため、ネジ留め実装型の半導体装置51aおよび半田実装型の半導体装置51bの製造に使用するステム(ヒートシンクおよびリードフレーム)を共用(共通)化して製造コストを低減できるので、半導体装置51a,51bの製造コストを低減できる。また、上記実施の形態1と同様に、半導体装置51bのヒートシンク52の切断面66の凹部66bに、めっき層が形成されているので、半導体装置51bを実装基板などに半田で実装した際に、ヒートシンク52の切断面66の凹部66bを半田が吸い上がり、外観検査により、半導体装置51bのヒートシンク52と実装基板との間の半田付け(半田接続)の状態(良否)を判定することができる。このため、半導体装置51bの半田実装の信頼性を向上することができる。従って、半導体装置の信頼性を向上することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明の半導体装置および半導体装置の製造方法は、例えば基地局用の電力増幅器およびその製造方法に適用できる。
本発明の一実施の形態であるネジ留め実装型の半導体装置の平面図である。 図1の半導体装置の平面透視図である。 図1の半導体装置の底面図である。 図1の半導体装置の断面図である。 図1の半導体装置の断面図である。 本発明の一実施の形態である半田実装型の半導体装置の平面図である。 図6の半導体装置の平面透視図である。 図6の半導体装置の底面図である。 図6の半導体装置の要部断面図である。 図6の半導体装置の要部断面図である。 図1または図6の半導体装置の等価回路である。 本発明の一実施の形態である半導体装置の製造工程を示す平面図である。 図12の工程における裏面図である。 図12に続く半導体装置の製造工程中における平面図である。 図14に続く半導体装置の製造工程中における平面図である。 図15に続く半導体装置の製造工程中における平面図である。 図16の工程における裏面図である。 図16に続く半導体装置の製造工程中における平面図である。 図18の工程における裏面図である。 図18に続く半導体装置の製造工程中における平面図である。 多連構造のステムを示す平面図である。 ネジ留め実装型の半導体装置を実装基板に実装した状態を示す断面図である。 図22の模式的な斜視図である。 半田実装型の半導体装置を実装基板に実装した状態を示す断面図である。 半導体装置のヒートシンクをラジエータに半田で接続した状態を模式的に示す斜視図である。 半導体装置のヒートシンクをラジエータに半田で接続した状態を模式的に示す要部断面図である。 比較例の半導体装置のヒートシンクをラジエータに半田で接続した状態を模式的に示す斜視図である。 本発明の他の実施の形態のネジ留め実装型の半導体装置を示す平面図である。 本発明の他の実施の形態のネジ留め実装型の半導体装置を示す平面図である。 本発明の他の実施の形態のネジ留め実装型の半導体装置を示す平面図である。 本発明の他の実施の形態のネジ留め実装型の半導体装置を示す平面図である。 図31の半導体装置の平面透視図である。 本発明の他の実施の形態の半田実装型の半導体装置を示す平面図である。
符号の説明
1a 半導体装置
1b 半導体装置
1c 半導体装置
1d 半導体装置
1e 半導体装置
2 ヒートシンク
3 半導体チップ
3a 上面
3b 入力用電極
3c 出力用電極
3d 裏面電極
4 コンデンサ
5 伝送線路基板
6 封止樹脂
7a リード
7b リード
10 ワイヤ
12 開口部
12c 開口部
12d 開口部
12e 開口部
13 開口部
13c 開口部
13d 開口部
13e 開口部
15 切断線
15c 切断線
15d 切断線
15e 切断線
16 切断面
16a 平坦面
16b 凹部
18 めっき層
21 リードフレーム
21a リードフレーム
21b 単位リードフレーム領域
22 ヒートシンク
23 ステム
23a ステム
24 枠部
25 バリ
25a バリ
25b バリ
25c バリ
25d バリ
26 切断線
30 実装基板
30a 配線
31 ネジ
32 ラジエータ
33 半田
35 半田
37 側面
41 半導体装置
42 ヒートシンク
42a 切断面
51a 半導体装置
51b 半導体装置
52 ヒートシンク
53 半導体チップ
53b 入力用電極
53c 出力用電極
56 封止樹脂
57a リード
57b リード
57c リード
60 ワイヤ
62 開口部
63 開口部
66 切断面
66a 平坦面
66b 凹部

Claims (20)

  1. 能動素子からなり、第1主面に電極を有する半導体チップと、
    前記半導体チップの前記第1主面とは逆側の第2主面に接続された第1導体部と、
    前記半導体チップの前記第1主面の前記電極に電気的に接続された第2導体部と、
    前記半導体チップを覆う封止樹脂部と、
    前記第1導体部に形成されたネジ留め用の第1開口部と、
    前記第1開口部と前記封止樹脂部との間に形成された第2開口部と、
    を有することを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、
    前記第1導体部の前記半導体チップ搭載面とは逆側の面が前記封止樹脂部から露出していることを特徴とする半導体装置。
  3. 請求項1記載の半導体装置において、
    前記第1導体部はヒートシンクであり、前記第2導体部はリード部であることを特徴とする半導体装置。
  4. 請求項1記載の半導体装置において、
    前記第1導体部の熱伝導率は、前記第2導体部の熱伝導率よりも高いことを特徴とする半導体装置。
  5. 請求項1記載の半導体装置において、
    前記半導体チップは、前記第2主面に裏面電極を有し、前記裏面電極が前記第1導体部に電気的に接続していることを特徴とする半導体装置。
  6. 請求項1記載の半導体装置において、
    前記半導体装置は、放熱用導体部に前記ネジ留め用の第1開口部を介してネジ留めされることを特徴とする半導体装置。
  7. 能動素子からなり、第1主面に電極を有する半導体チップと、
    前記半導体チップの前記第1主面とは逆側の第2主面に接続された第1導体部と、
    前記半導体チップの前記第1主面の前記電極に電気的に接続された第2導体部と、
    前記半導体チップを覆う封止樹脂部と、
    を有し、
    前記第1導体部の前記封止樹脂部から露出する側面は、めっき層が形成されていない平坦部とめっき層が形成された凹部とからなることを特徴とする半導体装置。
  8. 請求項7記載の半導体装置において、
    前記第1導体部の前記半導体チップ搭載面とは逆側の面が前記封止樹脂部から露出していることを特徴とする半導体装置。
  9. 請求項7記載の半導体装置において、
    前記第1導体部はヒートシンクであり、前記第2導体部はリード部であることを特徴とする半導体装置。
  10. 請求項7記載の半導体装置において、
    前記第1導体部の熱伝導率は、前記第2導体部の熱伝導率よりも高いことを特徴とする半導体装置。
  11. 請求項7記載の半導体装置において、
    前記半導体チップは、前記第2主面に裏面電極を有し、前記裏面電極が前記第1導体部に電気的に接続していることを特徴とする半導体装置。
  12. 請求項7記載の半導体装置において、
    前記半導体装置の前記第1導体部が放熱用導体部に半田を介して接続されることを特徴とする半導体装置。
  13. (a)第1および第2開口部を有する第1導体部に半導体チップを搭載する工程、
    (b)前記半導体チップの前記第1導体部に搭載した側の主面とは逆側の主面に形成された電極に第2導体部を電気的に接続する工程、
    (c)前記半導体チップを覆うように封止樹脂部を形成する工程、
    (d)前記第1導体部の一部を切断する工程、
    を有し、
    前記第2開口部は前記第1開口部よりも前記封止樹脂部側にあり、
    前記(d)工程では、前記第2開口部を残すように前記第1導体部の一部を切断することを特徴とする半導体装置の製造方法。
  14. 請求項13記載の半導体装置の製造方法において、
    前記第1開口部は、放熱用導体部にネジ留めするためのネジ留め用開口部であることを特徴とする半導体装置の製造方法。
  15. (a)第1および第2開口部を有する第1導体部に半導体チップを搭載する工程、
    (b)前記半導体チップの前記第1導体部に搭載した側の主面とは逆側の主面に形成された電極に第2導体部を電気的に接続する工程、
    (c)前記半導体チップを覆うように封止樹脂部を形成する工程、
    (d)前記第1導体部の一部を切断する工程、
    を有し、
    前記第2開口部は前記第1開口部よりも前記封止樹脂部側にあり、
    前記(d)工程では、前記第2開口部を横切るように前記第1導体部の一部を切断することを特徴とする半導体装置の製造方法。
  16. 請求項15記載の半導体装置の製造方法において、
    前記(d)工程後に、前記半導体装置の前記第1導体部を放熱用導体部に半田を介して接続する工程を更に有することを特徴とする半導体装置の製造方法。
  17. 請求項15記載の半導体装置の製造方法において、
    前記(d)工程前に、前記第2開口部の側壁を含む前記第1導体部の表面にめっき層を形成する工程を更に有することを特徴とする半導体装置の製造方法。
  18. 放熱用の導体部にネジを介して接続するネジ留め型および放熱用の導体部に半田を介して接続する半田接続型の半導体装置の製造方法であって、
    (a)第1および第2開口部を有する第1導体部に半導体チップを搭載する工程、
    (b)前記半導体チップの前記第1導体部に搭載した側の主面とは逆側の主面に形成された電極に第2導体部を電気的に接続する工程、
    (c)前記半導体チップを覆うように封止樹脂部を形成する工程、
    を有し、
    前記第2開口部は前記第1開口部よりも前記封止樹脂部側にあり、
    前記ネジ留め型の半導体装置を製造する場合は、前記(c)工程後に、
    (d1)前記第2開口部を残すように前記第1導体部の一部を切断する工程、
    を更に有し、
    前記半田接続型の半導体装置を製造する場合は、前記(c)工程後に、
    (d2)前記第2開口部を横切るように前記第1導体部の一部を切断する工程、
    を更に有することを特徴とする半導体装置の製造方法。
  19. 請求項18記載の半導体装置の製造方法において、
    前記第1開口部は、前記ネジ留め型の半導体装置を前記放熱用導体部にネジ留するためのネジ留め用開口部であることを特徴とする半導体装置の製造方法。
  20. 請求項18記載の半導体装置の製造方法において、
    前記半田接続型の半導体装置を製造する場合は、前記(d2)工程前に、前記第2開口部の側壁を含む前記第1導体部の表面にめっき層を形成する工程を更に有することを特徴とする半導体装置の製造方法。

JP2003432469A 2003-12-26 2003-12-26 半導体装置およびその製造方法 Pending JP2005191367A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003432469A JP2005191367A (ja) 2003-12-26 2003-12-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003432469A JP2005191367A (ja) 2003-12-26 2003-12-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005191367A true JP2005191367A (ja) 2005-07-14

Family

ID=34790165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003432469A Pending JP2005191367A (ja) 2003-12-26 2003-12-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005191367A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206269A (ja) * 2008-02-27 2009-09-10 Mitsubishi Electric Corp 半導体装置とその製造方法
CN102280420A (zh) * 2010-06-08 2011-12-14 三次电子有限公司 半导体模块以及半导体装置
JP2013157626A (ja) * 2013-04-11 2013-08-15 Renesas Electronics Corp 半導体装置の製造方法
JP2014143240A (ja) * 2013-01-22 2014-08-07 Shindengen Electric Mfg Co Ltd モールド金型、該モールド金型を用いた樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
JP2015149363A (ja) * 2014-02-05 2015-08-20 株式会社デンソー 半導体モジュール
JP2015228531A (ja) * 2015-09-18 2015-12-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9287142B2 (en) 2009-09-18 2016-03-15 Renesas Electronics Corporation Method of manufacturing a semiconductor device using markings on both lead frame and sealing body
CN112992815A (zh) * 2019-12-02 2021-06-18 英飞凌科技奥地利有限公司 带有扩展散热器的半导体封装

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206269A (ja) * 2008-02-27 2009-09-10 Mitsubishi Electric Corp 半導体装置とその製造方法
US9287142B2 (en) 2009-09-18 2016-03-15 Renesas Electronics Corporation Method of manufacturing a semiconductor device using markings on both lead frame and sealing body
CN102280420A (zh) * 2010-06-08 2011-12-14 三次电子有限公司 半导体模块以及半导体装置
JP2011258701A (ja) * 2010-06-08 2011-12-22 Miyoshi Electronics Corp 半導体モジュールおよび半導体装置
JP2014143240A (ja) * 2013-01-22 2014-08-07 Shindengen Electric Mfg Co Ltd モールド金型、該モールド金型を用いた樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
JP2013157626A (ja) * 2013-04-11 2013-08-15 Renesas Electronics Corp 半導体装置の製造方法
JP2015149363A (ja) * 2014-02-05 2015-08-20 株式会社デンソー 半導体モジュール
JP2015228531A (ja) * 2015-09-18 2015-12-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN112992815A (zh) * 2019-12-02 2021-06-18 英飞凌科技奥地利有限公司 带有扩展散热器的半导体封装

Similar Documents

Publication Publication Date Title
US8513059B2 (en) Pre-molded clip structure
KR100215517B1 (ko) 전자장치모듈
US5075759A (en) Surface mounting semiconductor device and method
US7777315B2 (en) Dual side cooling integrated power device module and methods of manufacture
JP2004266096A (ja) 半導体装置及びその製造方法、並びに電子装置
US11562949B2 (en) Semiconductor package including undermounted die with exposed backside metal
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
US6989587B2 (en) Semiconductor device and manufacturing the same
EP2398302B1 (en) Semiconductor device
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
CN115132588A (zh) 将电源端子连接到半导体封装内的衬底的方法
JP2005191367A (ja) 半導体装置およびその製造方法
US10879155B2 (en) Electronic device with double-sided cooling
US9743557B2 (en) Amplifier module with enhanced heat dissipating function and semiconductor device
EP0408904A2 (en) Surface mounting semiconductor device and method
JP2007115793A (ja) 高放熱型電子部品収納用パッケージ
JP2006049602A (ja) 半導体装置およびその製造方法
JP5119092B2 (ja) 半導体装置の製造方法
US20230027138A1 (en) Power module
JP2002184890A (ja) 表面実装型半導体装置
JP2004349563A (ja) 半導体装置およびその製造方法ならびに基地局用電力増幅装置
JP2005229010A (ja) 半導体装置及びその製造方法
JP2006196930A (ja) 半導体装置及びその製造方法
JP2003273283A (ja) 半導体装置とその製造方法