JP2001284800A - はんだによるスルーコンタクトを有する出力半導体モジュールのための基板及び該基板の製作法 - Google Patents

はんだによるスルーコンタクトを有する出力半導体モジュールのための基板及び該基板の製作法

Info

Publication number
JP2001284800A
JP2001284800A JP2001038608A JP2001038608A JP2001284800A JP 2001284800 A JP2001284800 A JP 2001284800A JP 2001038608 A JP2001038608 A JP 2001038608A JP 2001038608 A JP2001038608 A JP 2001038608A JP 2001284800 A JP2001284800 A JP 2001284800A
Authority
JP
Japan
Prior art keywords
substrate
hole
holes
plate
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001038608A
Other languages
English (en)
Inventor
Thilo Stolze
シュトルツェ ティロ
Manfred Loddenkoetter
ロッデンケッター マンフレート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EUPEC GmbH
Original Assignee
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUPEC GmbH filed Critical EUPEC GmbH
Publication of JP2001284800A publication Critical patent/JP2001284800A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 簡単且つ廉価に製作できるスルーコンタクト
を有する出力半導体モジュール用の基板を提供する。 【解決手段】 スルーホール（４）を一方の金属プレー
ト（３ｏ）に、セラミックプレート（２）のスルーホー
ル（２ａ）と整合するように穿設し、はんだペースト
（９）を基板（１）の片側に付与し、炉走行を実施して
前記はんだペースト（９）を前記スルーホール（２ａ，
４）に流入させ、更に、両金属プレート（３ｏ，３ｕ）
をはんだ（９）によって永続的に互いにコンタクトさせ
るようにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、２枚の金属プレー
トと、これらの金属プレート間に層を成して収容され
た、スルーホールを有する１枚のセラミックプレートと
を備えた出力半導体モジュールのための基板のスルーコ
ンタクト法に関する。更に本発明は、２枚の金属プレー
トと、これらの金属プレート間に層を成して収容された
１枚のセラミックプレートとを有する出力半導体モジュ
ールのための基板であって、一方の金属プレートとセラ
ミックプレートとが、それぞれ互いに整合されたスルー
ホールを有しており、両金属プレートをコンタクトさせ
るはんだが設けられている形式のものに関する。
【０００２】
【従来の技術】出力半導体は近年、自動車用電子機器、
エネルギマネジメント及び産業的な駆動・自動化技術で
も益々幅広く使用されている。一般にこれらの出力半導
体は、顧客固有の要求に合わせられたモジュールに組み
立てられている。
【０００３】このような出力半導体モジュールの場合、
個々の電気的な構成素子は概して１つの基板に取り付け
られている。このような基板は、一般にサンドイッチの
形で形成されており、しかも１枚のセラミックプレート
が２枚の外側の金属プレート間に層を成すように収容さ
れている。これらの金属プレートは一般に銅製である。
なぜならば、この材料は導電性及び熱伝導率に関して非
常に良好な特性を示すからである。銅−セラミック−銅
のサンドイッチから成っているような基板を、以下「Ｄ
ＣＢ基板」と呼ぶ。
【０００４】これらのＤＣＢ基板を製作するためには、
銅プレートを著しく酸化させてセラミックプレートに載
置する。これにより形成された銅−セラミック−銅のサ
ンドイッチは、次いで炉走行中に約１０００℃に加熱さ
れ、この際に生ぜしめられる酸化銅−酸化アルミニウム
の共融混合物が、個々の層を分離不能に互いに結合（ボ
ンディング）する。電気的な構成素子をはんだ付けする
ためには、典型的に一方の銅プレートに構造体をエッチ
ングし、他方の銅プレートを、より良好に熱導出するた
めにボトムプレート（ヒートシンク）にはんだ付けす
る。
【０００５】このような出力半導体モジュールの別のバ
リエーションでは、公知のＤＣＢ基板からの電位の両面
導出が不可欠な可能性もある。この場合は、２枚の外側
の銅プレート間の導電接続が必要とされ、この導電接続
はスルーコンタクトによって得られる。
【０００６】このようなスルーコンタクトは、公知のＤ
ＣＢ基板では、セラミックプレートにスルーホールが穿
設されることによって実現される。更に、このスルーホ
ールにはサンドイッチのボンディング前に別個の素子が
手で挿入される。このためには、有利は銅製のボールが
使用される。しかしこの銅ボールの位置決めは、一方で
はセラミックに設けられたスルーホールが前記銅ボール
を正確に収容するために高精度を有していなければなら
ないという欠点を有しており、このことは、例えば手間
のかかるレーザ分離法によって得られる。更に、前記銅
ボールを別個に挿入することは、付加的な作業ステップ
と材料の超過支出の両方を生ぜしめる。
【０００７】別個の素子の挿入に関する変化形では、銅
プレートをセラミックプレートのスルーホールに押し込
むことが択一的に可能である。両プレートの永続的なコ
ンタクトは、引き続くスポット溶接によって保証され
る。但しこの手段は、溶接装置に基づく機械的な手間を
増大させるという欠点を生ぜしめ且つ溶接過程に基づく
エネルギ収支において非常に不都合である。更に、前記
の２つの方法は非常に時間がかかり且つ出費がかさむ。
【０００８】
【発明が解決しようとする課題】本発明の課題は、簡単
且つ廉価に製作できるスルーコンタクトを有する出力半
導体モジュール用の基板を提供することである。更に、
前記のようなスルーコンタクトを得るための方法を提供
するものである。
【０００９】
【課題を解決するための手段】この課題を解決するため
に本発明では、スルーホールを一方の金属プレートに、
セラミックプレートのスルーホールと整合するように穿
設し、はんだペーストを基板の片側に付与し、炉走行を
実施して前記はんだペーストを前記スルーホールに流入
させ、更に、両金属プレートをはんだによって永続的に
互いにコンタクトさせるようにした。
【００１０】
【発明の効果】この本発明の思想の有利な改良は、従属
請求項に記載されている。
【００１１】本発明による方法は、有利には冒頭で述べ
たＤＣＢ基板に使用される。このような基板の表面には
構造体がエッチングされ、この構造体に、次のステップ
において別の電気的な構成素子がはんだ付けされる。こ
の場合、前記のエッチング過程の間に、スルーホールを
一方の銅プレートに、前記構造体のエッチングと同時に
製作することが有利である。このようにして、２つの方
法ステップを１ステップにまとめることにより、経済的
な製作が得られる。
【００１２】電気的な構成素子をはんだ付けする前に、
はんだペーストが基板に付与される。この場合、はんだ
ペーストは銅プレートのスルーホールが形成されている
箇所にも到達する。これにより、はんだペーストが、同
時に電気的な構成部材が基板にはんだ付けされる炉走行
中に、銅プレートのスルーホールを通ってセラミックプ
レートのスルーホールに流入し、その結果、他方の銅プ
レートの面に到達し延いては２枚の銅プレートを互いに
コンタクトさせることが可能である。
【００１３】例えば截頭円錐形のポンチがエッチング後
に基板上へ降下することにより、上側の銅プレートに形
成されたスルーホールの内縁がセラミックプレートのス
ルーホールに突入して変形される。これにより、有利に
は他方の銅プレートの方向での、はんだペーストのセラ
ミックプレートのスルーホールへのより良好な流入が保
証される。
【００１４】上で述べたエッチング法に関する変化形で
は、上側の銅プレートのスルーホールは、有利にはポン
チの降下によって直接形成されてもよい。この場合、こ
のポンチの基板に面した側は、例えばとがった円錐形を
有している。銅プレートは比較的小さな厚さしか有して
いないので、前記ポンチの先端は銅プレートを簡単に貫
通し、これによりスルーホールを形成することができ
る。
【００１５】本発明の別の有利な構成では、銅プレート
のスルーホールはセラミックプレートのスルーホールよ
りも小さな直径を有している。この場合、はんだの溶融
に関連して、セラミックプレートのスルーホールに関す
る正確な製作誤差寸法は重要ではない。従って、セラミ
ックプレートを酸化された銅プレートに、サンドイッチ
基板を形成するようにボンディングする前に、所望のス
ルーホールを打抜き加工によってセラミックプレートに
穿設することが可能である。
【００１６】２枚の金属プレートと、これらの金属プレ
ート間に層を成すように収容された、スルーホールを有
する１枚のセラミックプレートとを備えた出力半導体モ
ジュール用の基板は、本発明では、２枚の金属プレート
の内の一方が、セラミックプレートのスルーホールと整
合されたスルーホールを有しており、更に、両金属プレ
ートがはんだによって互いにコンタクトされているとい
う特徴を有している。
【００１７】本発明の別の有利な構成は、従属請求項に
おいて規定されている。
【００１８】
【発明の実施の形態】以下に、本発明の実施の形態を図
面につき詳しく説明する。
【００１９】図１には、一般に基板用に使用されるセラ
ミックプレート２の斜視図が示されている。図示のこの
実施例では、セラミックプレート２は、例えばこのセラ
ミックプレート２の縁部に沿って位置調整された複数の
スルーホール２ａを有している。この図面に示した多数
のスルーホール２ａは、例えば極めて経済的に打抜き過
程によって、セラミックプレート２に焼成前に設けるこ
とができる。
【００２０】図２には、基板１の横断面を横から見た図
が示されている。この場合、セラミックプレート２は２
枚の金属プレート３ｏ，３ｕ間に層を成して収容されて
いる。これらの金属プレート３ｏ，３ｕは一般に銅から
成っているので、前記基板のことは以下、ＤＣＢ基板と
呼ぶ。このＤＣＢ基板を製作するためには、銅プレート
を著しく酸化させてセラミックプレートに載置するの
で、酸化銅−酸化アルミニウムの共融混合物の形成に基
づき、銅−セラミック−銅の分離不能なサンドイッチが
得られる。セラミックプレート２へのスルーホール２ａ
の穿設は、その都度セラミックプレート２を銅プレート
３ｏ，３ｕにボンディングする前に行われる。
【００２１】図示の形の基板の個々の層は、それぞれ異
なる厚さを有している。真ん中のセラミックプレート２
は典型的に０．２５ｍｍ〜１ｍｍの厚さを有しており、
外側に位置する銅プレート３ｏ，３ｕはセラミックプレ
ート２に比べて小さな、約３００μｍの厚さを有してい
る。従って、セラミックプレート２が基板１の主要担体
層を形成している。但し、各プレートの厚さは前記の値
に規定されているのではなく、前記の値からある程度の
範囲で相違していてよい。
【００２２】図３には、別の方法ステップに基づく基板
１の横断面を横から見た図が示されている。この図面で
は、上側の銅プレート３ｏがスルーホール４を有してい
るということが認識される。このスルーホール４は、基
板１の本実施例では銅のエッチングにより形成される。
スルーホール２ａに関して、前記スルーホール４はより
小さな直径を有しており且つスルーホール２ａと中心が
整合されている。
【００２３】図４には、図３に示した基板１の実施例が
平面図で示されている。認識されるように、スルーホー
ル２ａの直径ｄ２は、スルーホール４の直径ｄ１よりも
大きい。例えば、直径ｄ１は０．８ｍｍであり、直径ｄ
２は２ｍｍである。両スルーホール２ａ，４は円形に形
成されているが、例えば楕円形又は方形等の、円形とは
異なる形が可能である。
【００２４】図５には、図３若しくは図４に示した基板
１の実施例が、基板１を更に加工するために使用される
ポンチ５と一緒に示されている。このポンチ５は基板に
面した側に、截頭円錐形の区分６を有している。スルー
ホール４をエッチングした後、次の加工ステップでポン
チ５が降下し、その結果、スルーホール４の内縁ｒがポ
ンチ５の区分６によってスルーホール２ａに突入するよ
うに変形される。スルーホール４の内縁ｒのエッジは、
ポンチ５による変形後、図示の実施例に対して択一的に
下側の銅プレート３ｕの面１０（図８）に載着されても
よい。
【００２５】図６には、基板１の別の実施例を横断して
横から見た図が示されている。図３に示した実施例とは
異なり、この場合スルーホール４はエッチングされるの
ではなく、ポンチ７が降下時に上側の銅プレート３ｏを
突き破る。この場合、約３００μｍの銅プレートの比較
的小さな厚さと並んで、ポンチ７の基板１に面した側の
とがった円錐形の区分８は、銅プレート３ｏをポンチ７
の降下時に簡単に貫通するということを保証する。
【００２６】スルーホール４が上側の銅プレート３ｏに
穿設された後で、基板１にははんだペースト９が印刷さ
れる。対応するパッドが切り欠かれたはんだ印刷用マス
ク（図示せず）を使用する場合、はんだペースト９は上
側の銅プレート３ｏでスルーホール４が形成されている
位置にも到達する。図７において認識されるように、印
刷されたはんだペーストは基板１に平らに載着されてい
るのではなく、スルーホール４の内縁ｒが押し下げられ
ることにより形成された輪郭に適合している。これによ
り、引き続く溶融に際して、はんだが完全にスルーホー
ル２ａに流入して下側の銅プレート３ｕの面１０に達す
るということが保証されている。
【００２７】図８には、炉走行後に生ぜしめられる状態
に関する基板１の横断面を横から見た図が示されてい
る。炉走行中にもたらされる熱に基づき、基板１に付与
されたはんだペースト９は完全に溶融されており、この
ことは図８で中実に描かれた面によって示されている。
はんだペースト９は、下側の銅プレート３ｕの面１０
と、上側の銅プレート３ｏに形成されたスルーホール４
の縁部ｒの両方を同様に濡らす。これにより、基板１の
永続的なスルーコンタクトが保証されている。
【００２８】従って、本発明に基づいてスルーホール４
を公知のＤＣＢ基板１の一方の銅プレートに設けること
により、ＤＣＢ基板１に付与されたはんだペースト９
の、当該ＤＣＢ基板１のセラミックプレート２に形成さ
れたスルーホール２ａに流入する溶融を、いずれにしろ
実施されるべき炉走行の間に設定することが可能であ
り、これにより、ＤＣＢ基板１のスルーコンタクトが簡
単且つ廉価に得られる。
【図面の簡単な説明】
【図１】スルーホールの設けられたセラミックプレート
の斜視図である。
【図２】図１に示したセラミックプレートと２枚の金属
プレートから成る基板の横断面図を側方から見た図であ
る。
【図３】一方の金属プレートがセラミックプレートのス
ルーホールと整合したスルーホールを有している基板の
横断面図を側方から見た図である。
【図４】基板の平面図である。
【図５】基板を横断してポンチと一緒に示した図であ
る。
【図６】基板の別の実施例の横断面を別のポンチと一緒
に示した図である。
【図７】はんだペーストの付与された基板を横断して側
面から見た図である。
【図８】溶融したはんだペーストを有する基板を横断し
て側面から見た図である。
【符号の説明】 １ 基板、 ２ セラミックプレート、 ２ａ スルー
ホール、 ３ｏ，３ｕ金属プレート、 ４ スルーホー
ル、 ｄ１，ｄ２ 直径、 ｒ 内縁、 ５，７ ポン
チ、 ６ 截頭円錐形のポンチ区分、 ８ 先のとがっ
た円錐形のポンチ区分、 ９ はんだ、 １０ 金属プ
レート面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｂ２３Ｋ 101:42 Ｈ０１Ｌ 23/12 Ｄ (71)出願人 399007752 Ｍａｘ−Ｐｌａｎｃｋ−Ｓｔｒａｓｓｅ ５、Ｄ−59581 Ｗａｒｓｔｅｉｎ、Ｂ. Ｒ．Ｄｅｕｔｓｃｈｌａｎｄ (72)発明者 マンフレート ロッデンケッター ドイツ連邦共和国 イッベンビューレン アン デア ツェッヒェンバーン 10ベー

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 ２枚の金属プレート（３ｏ，３ｕ）と、
    これらの金属プレート間に層を成して収容された、スル
    ーホール（２ａ）を有する１枚のセラミックプレート
    （２）とを備えた出力半導体モジュールのための基板
    （１）のスルーコンタクト法であって、イ）スルーホー
    ル（４）を一方の金属プレート（３ｏ）に、セラミック
    プレート（２）のスルーホール（２ａ）と整合するよう
    に穿設し、ロ）はんだペースト（９）を基板（１）の片
    側に付与し、ハ）炉走行を実施して前記はんだペースト
    （９）を前記スルーホール（２ａ，４）に流入させ、更
    に、両金属プレート（３ｏ，３ｕ）をはんだ（９）によ
    って永続的に互いにコンタクトさせることを特徴とす
    る、出力半導体モジュールのための基板の製作法。
  2. 【請求項２】 スルーホール（４）を金属プレート（３
    ｏ）のエッチングにより形成する、請求項１記載の方
    法。
  3. 【請求項３】 はんだペースト（９）を付与する前に、
    金属プレート（３ｏ）のスルーホール（４）の内縁
    （ｒ）をポンチ（５）によってスルーホール（２ａ）に
    突入させて変形させる、請求項２記載の方法。
  4. 【請求項４】 ポンチ（７）で金属プレート（３ｏ）を
    突き破ることによりスルーホール（４）を形成する、請
    求項１記載の方法。
  5. 【請求項５】 炉走行中に、別の電気的な構成素子を基
    板（１）に結合させる、請求項１から４までのいずれか
    １項記載の方法。
  6. 【請求項６】 ２枚の金属プレート（３ｏ，３ｕ）と、
    これらの金属プレート間に層を成して収容された１枚の
    セラミックプレート（２）とを有する出力半導体モジュ
    ールのための基板であって、一方の金属プレート（３
    ｏ）とセラミックプレート（２）とが、それぞれ互いに
    整合されたスルーホール（４，２ａ）を有しており、両
    金属プレート（３ｏ，３ｕ）をコンタクトさせるはんだ
    （９）が設けられている形式のものにおいて、他方の金
    属プレート（３ｕ）が連続して、つまり、整合されるス
    ルーホール無しで形成されており、これにより、一方の
    金属プレート（３ｏ）とセラミックプレート（２）の整
    合されたスルーホール（４，２ａ）によって、はんだ
    （９）のための片側の閉鎖された収容域が形成されるよ
    うになっていることを特徴とする、出力半導体モジュー
    ルのための基板。
  7. 【請求項７】 前記金属が銅から成っている、請求項６
    記載の基板。
  8. 【請求項８】 スルーホール（４）の直径（ｄ１）がス
    ルーホール（２ａ）の直径（ｄ２）よりも小さい、請求
    項７記載の基板。
  9. 【請求項９】 スルーホール（４）の内縁（ｒ）がスル
    ーホール（２ａ）に突入するように変形されている、請
    求項８記載の基板。
  10. 【請求項１０】 スルーホール（４）が円形を有してい
    る、請求項７から９までのいずれか１項記載の基板。
JP2001038608A 2000-02-18 2001-02-15 はんだによるスルーコンタクトを有する出力半導体モジュールのための基板及び該基板の製作法 Pending JP2001284800A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10007414.6 2000-02-18
DE10007414A DE10007414B4 (de) 2000-02-18 2000-02-18 Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat

Publications (1)

Publication Number Publication Date
JP2001284800A true JP2001284800A (ja) 2001-10-12

Family

ID=7631418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001038608A Pending JP2001284800A (ja) 2000-02-18 2001-02-15 はんだによるスルーコンタクトを有する出力半導体モジュールのための基板及び該基板の製作法

Country Status (3)

Country Link
US (1) US6715203B2 (ja)
JP (1) JP2001284800A (ja)
DE (1) DE10007414B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031778A (ja) * 2002-06-27 2004-01-29 Denso Corp プリント基板およびプリント基板の製造方法
WO2012161218A1 (ja) * 2011-05-26 2012-11-29 株式会社 豊田自動織機 配線板および配線板の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004027866A2 (fr) * 2002-09-23 2004-04-01 Johnson Controls Technology Company Procede d'etablissement d'une liaison dans un substrat metallique integre
US9397053B2 (en) 2014-10-15 2016-07-19 Hong Kong Applied Science and Technology Research Institute Company Limited Molded device with anti-delamination structure providing multi-layered compression forces
DE102019113308A1 (de) * 2019-05-20 2020-11-26 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik- Substrat, hergestellt mit einem solchen Verfahren

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0003801B1 (en) * 1978-02-17 1982-06-09 E.I. Du Pont De Nemours And Company Use of photosensitive stratum to create through-hole connections in circuit boards
JPS5731198A (en) 1981-04-27 1982-02-19 Yazaki Corp Copper-coated laminated board and method of producing same
CH650373A5 (fr) * 1982-07-16 1985-07-15 Jean Paul Strobel Circuit imprime et procede de fabrication du circuit.
JPS6071579A (ja) * 1983-09-28 1985-04-23 株式会社日立製作所 アルミナと金属との接合方法
JPS61193496A (ja) 1985-02-21 1986-08-27 シャープ株式会社 フレキシブル基板の製造方法
JPS61197476A (ja) * 1985-02-26 1986-09-01 株式会社東芝 複合体およびその製造方法
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
DE3630429C2 (de) * 1986-09-06 1994-07-21 Metallgesellschaft Ag Wandelement für Sicherheitsaufbauten
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
JPS63181400A (ja) * 1987-01-22 1988-07-26 松下電器産業株式会社 セラミツク多層基板
US5241216A (en) * 1989-12-21 1993-08-31 General Electric Company Ceramic-to-conducting-lead hermetic seal
JP2827472B2 (ja) 1990-08-02 1998-11-25 松下電器産業株式会社 スルーホールプリント配線基板の製造方法
DE4103294C2 (de) * 1991-02-04 2000-12-28 Altan Akyuerek Verfahren zum Herstellen von keramischen Leiterplatten mit Durchkontaktierungen
US5401911A (en) * 1992-04-03 1995-03-28 International Business Machines Corporation Via and pad structure for thermoplastic substrates and method and apparatus for forming the same
DE4318061C2 (de) * 1993-06-01 1998-06-10 Schulz Harder Juergen Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE4338706A1 (de) * 1993-08-24 1995-05-04 Schulz Harder Juergen Mehrschicht-Substrat
US5769989A (en) * 1995-09-19 1998-06-23 International Business Machines Corporation Method and system for reworkable direct chip attach (DCA) structure with thermal enhancement
US5747358A (en) * 1996-05-29 1998-05-05 W. L. Gore & Associates, Inc. Method of forming raised metallic contacts on electrical circuits
JPH09326144A (ja) 1996-06-04 1997-12-16 Matsushita Electric Ind Co Ltd 磁気記録再生装置および磁気記録再生装置のシフト用オフセット測定装置
US5785800A (en) * 1996-06-21 1998-07-28 International Business Machines Corporation Apparatus for forming cavity structures using thermally decomposable surface layer
TW398165B (en) * 1997-03-03 2000-07-11 Hitachi Chemical Co Ltd Circuit boards using heat resistant resin for adhesive layers
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
JP4334054B2 (ja) * 1999-03-26 2009-09-16 株式会社東芝 セラミックス回路基板
US6239382B1 (en) * 1999-09-01 2001-05-29 Agere Systems Guardian Corp. Device and method of controlling the bowing of a soldered or adhesively bonded assembly
DE19945794C2 (de) * 1999-09-15 2002-12-19 Curamik Electronics Gmbh Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen
US6562709B1 (en) * 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6562657B1 (en) * 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6587008B2 (en) * 2000-09-22 2003-07-01 Kyocera Corporation Piezoelectric oscillator and a method for manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031778A (ja) * 2002-06-27 2004-01-29 Denso Corp プリント基板およびプリント基板の製造方法
WO2012161218A1 (ja) * 2011-05-26 2012-11-29 株式会社 豊田自動織機 配線板および配線板の製造方法
EP2717658A1 (en) * 2011-05-26 2014-04-09 Kabushiki Kaisha Toyota Jidoshokki Wiring board and method for manufacturing wiring board
TWI451817B (zh) * 2011-05-26 2014-09-01 豐田自動織機股份有限公司 配線板及配線板的製造方法
JP5742936B2 (ja) * 2011-05-26 2015-07-01 株式会社豊田自動織機 配線板および配線板の製造方法
EP2717658A4 (en) * 2011-05-26 2015-08-12 Toyota Jidoshokki Kk CONDUCTOR PLATE AND METHOD FOR MANUFACTURING THE PCB
US9332638B2 (en) 2011-05-26 2016-05-03 Kabushiki Kaisha Toyota Jidoshokki Wiring board and method for manufacturing wiring board

Also Published As

Publication number Publication date
DE10007414A1 (de) 2001-09-06
US20010022236A1 (en) 2001-09-20
US6715203B2 (en) 2004-04-06
DE10007414B4 (de) 2006-07-06

Similar Documents

Publication Publication Date Title
US20110260200A1 (en) Method of fabricating non-metal led substrate and non-metal led substrate and method of fabricating led device using the non-metal led substrate and led device with the non-metal led substrate
US20060125076A1 (en) Circuit boards, electronic devices, and methods of manufacturing thereof
JPH02155242A (ja) 半田を除去するための方法及び装置
JP2000114681A (ja) プリント配線板及びその製造方法
JP2001284800A (ja) はんだによるスルーコンタクトを有する出力半導体モジュールのための基板及び該基板の製作法
KR100346899B1 (ko) 반도체장치 및 그 제조방법
JP2003110091A (ja) 半導体装置及び半導体装置の製造方法
JP4380334B2 (ja) 電子装置の製造方法
JP5292827B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2002026069A (ja) 半導体素子の実装方法
JPH07114216B2 (ja) フィルムキャリヤ型半導体装置の実装方法
JP2020136293A (ja) 半導体装置及びその製造方法
JP2001053191A (ja) 電極突起を導出した基板及びその製造方法
JP2005072098A (ja) 半導体装置
JP2001210676A (ja) 半導体装置およびその製造方法
JPS6364079B2 (ja)
JP5067107B2 (ja) 回路基板および半導体装置
JP4062432B2 (ja) 回路基板とその製造方法
JP2006186094A (ja) 高信頼性プラスチック基板とその製造方法
JP2000012772A (ja) 集積化半導体装置の製造方法
JPH0438159B2 (ja)
JP2753713B2 (ja) リードフレーム集合シート
JPH06334059A (ja) 半導体搭載用基板及びその製造方法
JPH0936532A (ja) 電子部品の接合方法
JP2001223306A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040213