JP2005347401A - 光素子チップ部品 - Google Patents

光素子チップ部品 Download PDF

Info

Publication number
JP2005347401A
JP2005347401A JP2004163376A JP2004163376A JP2005347401A JP 2005347401 A JP2005347401 A JP 2005347401A JP 2004163376 A JP2004163376 A JP 2004163376A JP 2004163376 A JP2004163376 A JP 2004163376A JP 2005347401 A JP2005347401 A JP 2005347401A
Authority
JP
Japan
Prior art keywords
led
optical element
chip
pad portion
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004163376A
Other languages
English (en)
Inventor
Masaru Nagai
勝 長井
Koji Shinpo
浩二 新保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Priority to JP2004163376A priority Critical patent/JP2005347401A/ja
Publication of JP2005347401A publication Critical patent/JP2005347401A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 従来になく小型化した光素子チップ部品を提供する。
【解決手段】 上面10aと下面10bとの間を貫通する少なくとも2個のレーザビア11A,11Bを有する絶縁基材10と、レーザビアの中に導電性材料を電気めっき法で充填して形成された少なくとも2個の柱状導体12A,12Bと、柱状導体12A,12Bの上端面と下端面にそれぞれ接触して配置されるパッド部13A1,13A2,13B1,13B2と、一方の柱状導体12Aの直上に位置するパッド部13A1の上に搭載される光素子(LED)14と、他方の柱状導体12Bの直上に位置するパッド部13B1と光素子14との間を電気的に接続する接続手段(Au線)15と、少なくとも光素子14と接続手段15とパッド部13A1,13B1を封止する樹脂封止部16とを備えている光素子チップ部品。
【選択図】 図2

Description

本発明は光素子が実装されたチップ部品に関し、更に詳しくは、従来のチップ部品に比べて、機能低下を招くことなく形状の小型化が実現されている新規構造の光素子チップ部品に関する。
発光素子であるLED(Light Emitting Diode)が光素子として実装されている表面実装型のチップLEDは、形状が小型・薄形であり、また低消費電力であるため、例えば、携帯電話、液晶パネル、車載機器類のメータなどのバックライトとしてその需要が伸びている。
このようなチップLEDとしては、次のような構造のものが知られている(非特許文献1を参照)。その構造を模式的に図18に示す。
図18は単色発光するチップLEDを例示する。図18において、絶縁基材1の上面1aには、2個のパッド部2A,2Bが形成されている。絶縁基材1は、通常、平面視形状が長方形であり、その横寸法や縦寸法は表面実装するLEDの大きさなどにより適宜な寸法に設計される。
そして、絶縁基材1の例えば横方向における両側には、LED駆動用の電極端子3A,3Bが形成されている。
この駆動用電極端子3A,3Bは、いずれも、絶縁基材1の両側面1c,1dを被覆し、かつ絶縁基材1の上面1aと下面1bにその一部がまわり込むように形成されている。
そして、電極端子3Aは絶縁基材1の上面1aにまわり込んだ部分が一方のパッド部2Aと電気的に接続し、電極端子3Bは同じく絶縁基材1の上面1aにまわり込んだ部分が他方のパッド部2Bと電気的に接続している。
一方のパッド部2Aの上には単色発光のLED4が搭載され、このLED4と他方のパッド部2Bの間は、Au線5をワイヤボンディングすることにより電気的に接続されている。
そして、LED4,パッド部2A,2B、Au線5は、例えば透明樹脂で樹脂封止されることにより、絶縁基材1の上面には全体として樹脂封止部6が形成されている。
このチップLEDの機器類への装着に際しては、機器に内蔵する駆動用の回路基板の所定端子と、チップLEDの電極端子3A,3Bにおける下面側の部分3a,3bとを接続して、いわば回路基板にチップLEDを貼りつける。
このように、従来のチップLEDは、一般に、絶縁基材の両側面をまわり込むようにして駆動用電極端子が形成されている。
このチップLEDは次のようにして製造されている。
まず、絶縁基材の両面に銅箔が貼着されていて、その大きさは製造目的のチップLEDを多数個製造することができる平面形状の両面銅張り板を用意する。
この両面銅張り板に、図19で示したように、互いに所定の間隔を置いて配列する複数本のスリット状の長穴を形成する。形成されたスリット穴の側面には、上・下の銅箔2
でサンドウィッチされて絶縁基材1が表出している。したがって、上面の銅箔と下面の銅箔は電気的に接続していない状態にある。
ついで、表出している絶縁基材に対して、無電解のめっきと電気めっき(サイドめっき)を順次行って、絶縁基材の表出面と上・下の銅箔の端部をめっき銅で被覆することにより、上面の銅箔と下面の銅箔の間を電気的に接続可能な状態にする。
ついで、各スリット穴の間に位置する箇所の銅箔に対し、フォトリソグラフィー技術とエッチング処理を施すことにより、2個を1組とするパッド部を設計基準に基づいて複数組スリット穴の長手方向に形成する。1組のパッド部のうち、1つはLED搭載用のパッド部(以後、パッド部Aということもある)であり、他の1つはAu線をボンディングするパッド部(以後、パッド部Bということもある)である。
ついで、スリット穴の長手方向に配列している各組のパッド部Bに対してのみ選択的なNi−Auめっきを施し、パッド部AにLEDを例えばはんだ付けして搭載し、LEDとパッド部Bの間をAu線をワイヤボンディングして、各組のパッド部にLEDを実装する。その場合、まずAu線の一端をLEDの頂部端子とボンディングし、ついでAu線を湾曲させてその他端をパッド部Bとボンディングしている。
ついで、スリット穴の長手方向に配列しているLEDの実装部を例えば金型で被包したのち、金型内に樹脂を注入し、それぞれのLED実装部に樹脂封止部を形成してチップLEDの前駆体とする。
このようにして、図20で示すように、スリット穴で挟まれた絶縁基材の箇所には、スリット穴の長手方向に沿ってチップLEDの前駆体が互いに所定の間隔を置いて1列に配列している基板が得られる。
そして最後に、この基板に切断作業を行って前駆体の個々のチップLEDに切り離す。
したがって、得られたチップLEDは、その両側にサイドめっきされためっき銅を含む前記した電極端子3A,3Bが形成されることになる。
なお、図18で示したチップLEDは単色発光する1個のLEDが表面実装された事例であるが、白色発光のチップLEDの場合は、赤色LED、緑色LED、青色LEDの3個のLEDが1枚の絶縁基材に実装されることになる。
したがって、白色チップLEDの場合は、絶縁基材の一方の表面に、赤色LED用のパッド部Aとパッド部B、緑色LED用のパッド部Aとパッド部B,および青色LED用のパッド部Aとパッド部B、計6個のパッド部を形成することが必要となる。
ところで、最近の動向として、チップLEDの平面形状は急速に小型化しており、その外形寸法に関しては例えば白色チップLEDの場合、横1.0mm、縦0.5mmの平面形状のものが開発研究されはじめている。
なお、チップ部品の形状に関しては、例えば上記した形状の場合、当業者間では1005サイズと呼ばれ、また例えば横0.6mm、縦0.3mmの場合は0603サイズ、横0.4mm、縦0.2mmの場合は0402サイズと呼ばれている。以後、チップ部品の形状表示に関しては、当業者間で慣用されている上記呼称を採用することがある。
電子材料、1997年10月号、59〜63頁
ところで、形状が小型化したチップLEDを高効率で製造することを考えた場合、図18で示した構造のチップLEDの場合には次のような問題がある。
第1は、チップLEDの製造に際しては、両面銅張り板に所定幅のスリット穴を形成することが必要であるということである。スリット穴の形成時に、その部分の材料は加工くずとなる。
すなわち、両面銅張り板には、不可避的にスリット穴の分だけ材料に無駄が生じてしまうので、1枚の両面銅張り板の利用効率はあまり高くないという問題がある。
第2は、搭載するLEDと電極端子が平面的に離隔していることである。
そのため、ある外形寸法の絶縁基材において、実装部には、搭載されるLEDが直接的に必要とする表面積の外に、それと電気的に接続する電極端子の導体経路に相当する面積が必要になる。
したがって、チップLEDの小型化の実現に際し、仮にLEDそれ自体の小型化を達成しても他方ではLEDそれ自体の小型化とは無関係にLEDと平面的に離隔した状態で電極端子を形成しなければならないので、チップ部品全体の小型化の実現には限界がある。
第3は、樹脂封止部の形成に際して、配置する金型の両側にはスリット穴が存在していることに基因する問題である。
仮に金型がスリット穴の一部を被包するような状態で配置されて樹脂注入が行われると、注入樹脂は、当然のことながらスリット穴から流出してしまうので設計基準に基づく寸法形状の樹脂封止部は形成されないことになる。
このような問題の発生を確実に防止するためには、スリット穴近傍の箇所を金型で被包することのないようにして樹脂注入を行えばよい。しかしながら、そのような処置は、製造されたチップLEDの実装部における全体の表面積に対して、樹脂封止部の表面積の割合が少なくなるということである。これは、チップLEDの実装部における全体の表面積が樹脂封止部として有効に利用されていないことを意味する。
とくに、チップLEDの形状が小型化すればするほど、図18で示した構造のチップLEDでは、実装部における無駄な表面積の割合が増加してくる。
そして、チップLEDの外形寸法は絶縁基材の外形寸法と略等値となるため、例えば1005サイズのチップLEDの場合、その絶縁基材が小さすぎて3個のLEDを実装することは事実上不可能である。そのため、このサイズでは単色発光のLEDを実装するものがほとんどであった。このようなことから、3色のLEDを実装する白色発光のチップLEDのサイズは、通常、1608サイズ以上のものであった。
本発明は、従来のチップLEDにおける上記した問題を解決し、1005サイズであっても3個のLEDを搭載することができる新規構造のチップ部品であり、また材料に無駄を生じることなく製造することができる光素子チップ部品の提供を目的とする。
上記した問題を解決するために、本発明においては、
上面と下面との間を貫通する少なくとも2個のレーザビアを有する絶縁基材と、前記レーザビアの中に導電性材料を電気めっき法で充填して形成した少なくとも2個の柱状導体と、前記柱状導体の上端面と下端面にそれぞれ接触して配置されるパッド部と、一方の前記柱状導体の直上に位置するパッド部の上に搭載される光素子と、他方の前記柱状導体の直上に位置するパッド部と前記光素子との間を電気的に接続する接続手段と、少なくとも前記光素子と前記接続手段と前記パッド部を封止する樹脂封止部とを備えていることを特徴とする光素子チップ部品が提供される。
とくに、本発明においては、
平面視形状が横1.0mm、縦0.5mmの長方形であり、かつ光素子として赤色LED、緑色LED、および青色LEDの3個のLEDがチップ横方向にジグザク配列で表面実装されているか、または、互いに高さが異なる前記3個のLEDがチップ横方向に直列に表面実装されていて、白色発光する1005サイズのチップLEDや、
平面視形状が、横0.6mm、縦0.3mmの長方形、または横0.4mm、縦0.2mmの長方形であり、かつ、光素子として赤色LED、緑色LED、または青色LEDの1個のLEDが表面実装されていて、単色発光する0603サイズまたは0402サイズのチップLEDが提供される。
本発明のチップ部品は絶縁基材を上下に貫通して柱状導体が形成され、かつその柱状導体の直上に光素子がパッド部を介して搭載されており、従来構造の場合のように、搭載する光素子と導通経路とが平面的に離隔していないので、チップ全体の外形寸法を大幅に小型化することができる。
また、本発明のチップ部品の場合、従来のように両面銅張り板にスリット穴を形成して製造されるのではないので、材料は有効に利用され、また樹脂封止部の形成も容易になる。
最初に、本発明のチップ部品の基本構造を図面に基づいて説明する。
図1は単色発光する本発明のチップLEDの1例Aを示す平面図であり、図2は図1のII−II線に沿う断面図である。
このチップLEDの外形寸法は、図1において、1005サイズの場合はa1=1.0mm、a2=0.5mm、0603サイズの場合はa1=0.6mm、a2=0.3mm、0402サイズの場合はa1=0.4mm、a2=0.2mmになっている。
図1と図2において、絶縁基材10にはその上面10aと下面10bの間を貫通して2個のレーザビア11A,11Bが穿設されている。そして、これらレーザビア11A,11Bの中には、電気めっき法で例えばCuのような導電性材料を充填することにより、柱状導体12A,12Bが形成されている。
そして、それぞれの柱状導体の上端面と下端面には、当該柱状導体と接触または一体化した状態で例えばCuから成るパッド部13A1,13A2,13B1,13B2が形成されている。
柱状導体12Aの直上に位置するパッド部13A1には単色発光するLED14が搭載され、そのLED14の頂部端子と柱状導体12Bの直上に位置するパッド部13B1の間は電気的な接続手段である例えばAu線15をワイヤボンディングして電気的に接続されている。
そして、LED14,パッド部13A1,13B1,Au線15は樹脂で封止され、絶縁基材1の上面をほぼ全面に亘って被覆して樹脂封止部16が形成されている。
このように、チップLED Aは、その横方向の両側に上面から下面にまわり込む電極端子をもたず、LED14への電力供給は絶縁基材1を貫通して形成された柱状導体12A,12Bによって実現されるという点に最大の特徴を有している。
このような構造になっているので、本発明のチップLEDは、図18で示した従来構造のチップLEDと対比して次のような効果を奏する。
(1)絶縁基材の外形寸法が同じであった場合、本発明のチップLEDは従来構造の場合のようにその横方向の両側に上面から下面にかけてまわり込む電極端子を形成することが不要になるので、実質的な実装面積は広くなる。
逆にいえば、実装するLEDの大きさが同じである場合は、絶縁基材の外形寸法を従来構造の場合に比べて小さくできるということである。すなわち、チップLEDのより一層の小型化が可能になるということである。
また、後述するように、製造時に両面銅張り板にスリット穴を形成することが不要になるので、両面銅張り板の利用効率は高くなるとともに、樹脂封止部の形成作業を余裕をもって行うことができる。
(2)LEDからの発熱は、LEDの直下に位置するパッド部13A1→柱状導体12A→パッド部13A2の経路を通って放熱される構造になっているので、例えば、柱状導体の断面積の大小を調整することにより、放熱効果を高めることもできる。
このチップLEDは次のようにして製造することができる。
工程1
まず、市販されているチップLED用の両面銅張り板を出発素材として用意する。例えば図3で示したように、厚みが40μm程度の樹脂箔を絶縁基材10とし、その両面に厚み10μm程度の銅箔13,13’が貼着されている両面銅張り板A0を用意する。
工程2
ついで、図4で示したように、この両面銅張り板A0の所定端面を基準にした所定箇所にNCドリルで大径の貫通孔20を複数個穿設して中間材A1とする。
この貫通孔20は、後続するレーザビアの形成、パッド部の形成などの加工を行う際の位置決め基準として形成され、その大きさは後述するレーザビアの口径よりも大径とする。
この貫通孔20をその後の加工工程における位置決め基準とすることにより、加工の進展に伴う累積誤差の発生が抑制される。例えば、後述するレーザビアの形成時にあって、当該レーザビアの設計目標の口径を75μmとした場合、絶縁基材10の上面と下面における軸心の位置ずれを±15μmの範囲内におさめることができる。
また、貫通孔20を設計目標のレーザビアの口径よりも大きくするのは、後述するレーザビアへのめっき銅の充填時に、その後のパッド部形成時における位置決め基準である当該貫通孔20が同じくめっき銅で充填されて位置決め基準として認識できなくなることを防止するためである。レーザビアの目標口径が75μmであれば、この貫通孔20の径は100μm程度であればよい。
工程3
工程2で形成した貫通孔20を位置決め基準にして、中間材A1の一方の銅箔13に対し、レーザビアを形成すべき位置にあり、かつ当該レーザビアの設計目標の口径よりも若干大きい領域を除いた他の部分にレジスト印刷を行ったのち、レジスト印刷がされていない銅箔部分をエッチング除去する。
その結果、図5で示したように、レーザビアを形成すべき箇所には、絶縁基材10の表面10a,10bが裸出している中間材A2が得られる。
なお、上記したレーザビアを形成すべき箇所は、搭載する光素子1個当たり2箇所を1組として形成される。1箇所は光素子を搭載するパッド部13A1を形成するための領域であり、他の1箇所は光素子とAu線をボンディングするためのパッド部13B1を形成するための領域である。この表面10aと10bを1組とする絶縁基材の裸出箇所は、工程3の終了時点で、中間材A1の表面に、設計基準に基づいて複数個が配列して形成される。
図5は、これら配列のうち、2個だけを示している。
工程4
貫通孔20を位置決め基準にして、中間材A2の裸出表面10a,10bにレーザ加工を行って、絶縁基材10の上面10aから下面10bを貫通して他方の銅箔13’との界面にまで至るレーザビア11A,11Bを形成して、図6で示した中間材A3を得る。
工程5
中間材A3に無電解Cuめっきを行ってレーザビア11A,11Bや貫通孔20に表出している絶縁基材10の表面に導電性を付与し、ついで、他方の銅箔13’を陰極にして電気Cuめっきを行う。
その結果、レーザビアの中にめっき銅が堆積していき当該レーザビア内はめっき銅で充填され、図7で示したように、レーザビア11Aには柱状導体12A,レーザビア11Bには柱状導体12Bが形成されている中間材A4が得られる。そしてこの中間材A4では同時に、銅箔13と銅箔13’の表面にもめっき銅13''が堆積している。
なお、貫通孔20の壁面にもめっき銅が堆積するが、貫通孔20の口径はレーザビア11A,11Bに比べて大径になっているので、レーザビアがめっき銅で充填された時点では、貫通孔20がめっき銅で埋められてしまうということは起こらない。
したがって、工程5が終了した時点以降においても、この貫通孔20の認識は可能であるため、その後の加工工程で位置決め基準として使用することができる。
工程6
ついで、中間材A4にパット部が形成される。具体的には、中間材A4の表面のうちパッド部を形成すべき箇所にのみレジストを印刷し、ついでCuエッチャントを用いてレジスト印刷されていない部分をエッチング除去したのちレジストを除去する。
その結果、図8で示したように、絶縁基材10には、その上面10aから下面10bを貫通するレーザビア11A,11Bの中に充填された柱状導体12A,12Bと、その上端面および下端面に配置される所定広さのパッド部13A1,13B1,13A2,13B2,とを備える中間材A5が得られる。
なお、上記した中間材A5において、パッド部13A1には光素子を搭載し、パッド部13B1にはAu線をボンディングすることが想定されている。
しかしながら、実際問題としては、図7の中間材A4で示したように、レーザビアにめっき銅を充填すると、その頂部は完全なフラット状態にならずに、中心部がやや凹んだ状態になる。そのため、ここに光素子を搭載すると、光素子とパッド部13A1間の相互の接続状態に一抹の不安が残る。
一方、中間材A4の他方の銅箔13’側は、本来的にフラットであり、そしてそこにめっき銅13''が堆積した状態になっているので全体としてフラットな面になっている。
このようなことを考えると、工程5で得られた中間材A4を図9で示したように上下反転し、本来的なフラットなめっき銅層13”に対して、工程6を適用することが好ましい。形成されたパッド部13A1(13B1)は、その表面がフラットであり、そのため光素子の搭載時における接続状態を向上させることができ、チップ部品としての信頼性、動作安定性を確保することができるからである。
工程7
ついで、Au線をボンディングするパッド部13B1の表面にのみ、選択的にNi−Auめっきを施す。
具体的には貫通孔20を位置決め基準にしてパッド部13B1の表面以外はレジストを印刷してマスキングし、当該パッド部13B1にNi−Auめっきを行ったのち、レジストを除去する。
この工程7が終了した時点で、得られた中間材A6(図示しない)におけるパッド部13B1はAu線のワイヤボンディングが可能な状態になっている。
工程8
上記した中間材A6のパッド部13A1にLED14を搭載したのち、このLEDとパッド部13B1の間をAu線15でワイヤボンディングする。その結果、図10で示したような中間材A7が得られる。
ところで、上記したワイヤボンディングはボンディング装置で行われているが、その場合、通常、最初にAu線の一端をLED14の頂部端子に接合し、ついでAu線を湾曲させて他端をパッド部13B1に接合させている。
しかしながら、チップLEDが小型化すると、パッド部13A1とパッド部13B1の間隔は狭くなり、またLEDはチップ全体の表面積に対してかなり高いので、LEDの頂部端子に接合したAu線を、その他端がパッド部13B1と接合できるように湾曲させることは非常に困難である。
そのため、本発明においては、この工程8のワイヤボンディングを、図11で示したように、最初にAu線15の一端を低位置にあるパッド部13B1と接合し、ついで他端をLED14の頂部端子に接合するという低背接続法を採用することが好ましい。
この低背接続法を採用することにより、本発明においては、後述する1005サイズの白色発光チップLEDの製造も可能となり、また0603サイズや0402サイズの単色発光するチップLEDの製造も可能となる。
工程9
中間材A7の上面10a側を樹脂封止して樹脂封止部16を形成する。具体的には、絶縁基材10の上面10aに規則的に配列しているLED14、Au線15、パッド部13A1,13B1を1組とする箇所を被包して金型を配置し、当該金型内に樹脂を注入する。この作業を順次反復することにより、図12で示したように、絶縁基材の上面に組立てられたチップLEDが配列している中間材A8が得られる。
注入する樹脂としては、通常、透明樹脂が用いられる。なお、白色発光のチップLEDの場合は、例えば炭酸カルシウム粉、シリカ粉、酸化チタン粉のような拡散剤を適量混合すると、3原色LEDからの発光が拡散剤で乱反射して拡散され、均一な混色と化し、確実に白色光を発光させることができるので好適である。
また、中間材A7の場合は、図18で示した従来構造の場合と異なってパッド部の両側近傍にスリット穴は形成されていない。したがって、樹脂封止時にあっては、注入樹脂が漏洩する虞れは皆無であるため、それぞれの樹脂封止部間の間隔を、各チップLEDを切り離すことができる最小の間隔にまで狭くすることができる。
すなわち、1枚の両面銅張り板に高密度の配列でチップLEDを組立てることができ、生産性の向上が保障される。
なお、樹脂封止に関しては、上記した態様に限定されるものではなく、例えば、中間材A7の全面を被包して大きな金型を配置し、そこに樹脂を注入することにより、配列している実装部品を一括して樹脂封止してもよい。
工程10
中間材A8の貫通孔20を位置決め基準にして、絶縁基材の上面に組立てられているチップLEDを切り離す。このようにして、図1と図2で示したチップLEDAが得られる。
なお、工程3以後の加工工程は、全て工程2で穿設した貫通孔20を位置決め基準にして行われているので、各工程における累積誤差は小さくなっている。したがって、例えば中間材A8の切り離した作業時に、カッタがパッド部13A1,13B1やパッド部13A2,13B2などにぶつかることはない。
ところで、上記した全工程において、工程3では中間材A1のレジスト印刷、工程6では中間材A4へのレジスト印刷、そして工程7では中間材A5へのレジスト印刷が行われる。
その場合、印刷対象の各中間材は非常に薄いので、この中間材を吸引孔が形成されているシート治具の上に配置し、吸引設備で当該中間材を吸引してシート治具の上に固定する。そして、中間材の上に所定パターンの開口を有するスクリーン印刷板を配置してそこにレジストインキを塗布する。
しかしながら、本発明における中間材は、所定の箇所に、大径の位置決め基準用の貫通孔20が複数個形成されている。
そのため、この貫通孔20と前記したシート治具の吸引孔とスクリーン印刷板開口とが部分的にせよ重なると、スクリーン印刷板に塗布したレジストインキは、貫通孔20を介して吸引孔に吸引され、吸引孔の目詰りを起こすことがある。
このような事態が発生すると、レジスト印刷後、スクリーン印刷板に中間材が張りついてしまい、印刷ムラが起こると同時に、作業性が極度に悪くなってしまう。
このようなことから、本発明では、レジスト印刷を行う工程で次のような処置が採られる。
すなわち、図13で示したように、中間材と吸引用シート治具の間に、中間材の貫通孔20とシート治具の吸引孔との連通関係を遮断し、かつシート治具の吸引孔との連通関係を維持している治具を介装する。
この処置を施すことにより、中間材は吸引力により治具の上に固定されるので作業性は確保され、また塗布され、吸引されたレジストインキは治具で遮断されてシート治具の吸引孔に到達しないので吸引孔の目詰りは防止される。
次に、本発明構造のチップLEDの別の例B1を図14に示す。
このチップLEDは、1005サイズの白色発光チップLEDである。このチップLEDには、赤色LED14A、緑色LED14B、青色LED14Cがチップ横方向にジグザグ配列状態で実装され、全体が樹脂封止されている。
各LED直下には、パッド部、柱状導体、裏面のパッド部から成る構造が形成されており、チップ縦方向には各LEDに対応するパッド部、柱状導体、裏面パッド部から成る構造が形成され、各LEDとそれに対応するパッド部の間はAu線15を低背接続して電気的に接続されている。
本発明の別の構造のチップLEDB2を図15と図16に示す。図15は平面図、図16は側面図である。
このチップLEDも同じく1005サイズの白色発光チップLEDである。このチップLEDの場合、高さの低い赤色LED14Aを真中にして、緑色LED14Bと赤色LED14Aと青色LED14Cの3個のLEDがチップ横方向に横一列に配列して実装され、全体は樹脂封止されている。
これらのチップLED B1、B2は、各発光色の混合を均一にするために、3原色発光のLEDがジグザグに配列されていたり、または高さが異なるLEDを横1列に配置した構造になっているので、良質な白色光を提供することができる。
本発明の更に別の構造のチップLEDの例Cを図17に示す。
このチップLED Cは、下端面に2個の接続端子を有するLEDを用いて組立てられている。すなわち、パッド部13A1とパッド部13B1に、直接、LED14のそれぞれの接続端子を接合した構造になっている。
このチップLED Cは、Au線のワイヤボンディングは不要となるので、外形形状をより一層小型化することができる。
なお、以上の説明は、光素子としてLEDを対象にして行ったが、本発明の光素子はこれに限定されるものではなく、例えばフォトトランジスタのような受光素子であってもよい。
本発明の光素子チップ部品は、1005サイズであっても良質な白色光を発光し、また0603サイズや0402サイズであっても単色発光する小型のチップ部品である。
このチップ部品は、ますます小型化していく電子機器類のバックライトとしてその工業的価値は大であると考えられる。
本発明のチップLEDの例Aを示す平面図である。 図1のII−II線に沿う断面図である。 チップLED Aの製造時の出発素材A0を示す断面図である。 中間材A1を示す断面図である。 中間材A2を示す断面図である。 中間材A3を示す断面図である。 中間材A4を示す断面図である。 中間材A5を示す断面図である。 中間材A5を上下反転させた状態を示す部分断面図である。 中間材A7を示す断面図である。 Au線の低背接続を示す断面図である。 中間材A8を示す断面図である。 本発明におけるレジスト印刷法を示す部分断面図である。 本発明構造のチップLEDの別の例B1を示す平面図である。 本発明構造のチップLEDの更に別の例B2を示す平面図である。 本発明構造のチップLEDの更に別の例B2を示す側面図である。 本発明構造のチップLEDの更に別の例Cを示す断面図である。 従来構造のチップLEDを示す断面図である。 従来のチップLEDを製造する際に、両面銅張り板にスリット穴を形成した状態を示す斜視図である。 組立てられてチップLEDの配列を示す部分斜視図である。
符号の説明
10 絶縁基材
10a 絶縁基材10の上面
10b 絶縁基材10の下面
11A,11B レーザビア
12A,12B 柱状導体
13A1,13A2,13B1,13B2 パッド部
14 LED(光素子)
15 Au線(接続手段)
16 樹脂封止部
20 位置決め基準用の貫通孔

Claims (6)

  1. 上面と下面との間を貫通する少なくとも2個のレーザビアを有する絶縁基材と、前記レーザビアの中に導電性材料を電気めっき法で充填して形成した少なくとも2個の柱状導体と、前記柱状導体の上端面と下端面にそれぞれ接触して配置されるパッド部と、一方の前記柱状導体の直上に位置するパッド部の上に搭載される光素子と、他方の前記柱状導体の直上に位置するパッド部と前記光素子との間を電気的に接続する接続手段と、少なくとも前記光素子と前記接続手段と前記パッド部を封止する樹脂封止部とを備えていることを特徴とする光素子チップ部品。
  2. 前記光素子が、発光素子または受光素子である請求項1の光素子チップ部品。
  3. 前記発光素子が、赤色LED、緑色LED、または青色LEDである請求項1または2の光素子チップ部品。
  4. 前記接続手段が、前記光素子と前記パッド間に低背接続されたAu線である請求項1〜3のいずれかの光素子チップ部品。
  5. 平面視形状が横1.0mm、縦0.5mmの長方形であり、かつ、光素子として赤色LED、緑色LED、および青色LEDの3個のLEDがチップ横方向にジグザク配列で表面実装されているか、または、互いに高さが異なる前記3個のLEDがチップ横方向に直列に表面実装されていて、白色発光する請求項1〜4のいずれかの光素子チップ部品。
  6. 平面視形状が、横0.6mm、縦0.3mmの長方形、または横0.4mm、縦0.2mmの長方形であり、かつ、光素子として赤色LED、緑色LED、または青色LEDのいずれか1個のLEDが表面実装されていて、単色発光する請求項1〜4のいずれかの光素子チップ部品。
JP2004163376A 2004-06-01 2004-06-01 光素子チップ部品 Pending JP2005347401A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004163376A JP2005347401A (ja) 2004-06-01 2004-06-01 光素子チップ部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004163376A JP2005347401A (ja) 2004-06-01 2004-06-01 光素子チップ部品

Publications (1)

Publication Number Publication Date
JP2005347401A true JP2005347401A (ja) 2005-12-15

Family

ID=35499513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004163376A Pending JP2005347401A (ja) 2004-06-01 2004-06-01 光素子チップ部品

Country Status (1)

Country Link
JP (1) JP2005347401A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288194A (ja) * 2006-04-14 2007-11-01 Samsung Electro-Mechanics Co Ltd 発光ダイオードを用いる液晶表示装置のバックライト
JP2009044082A (ja) * 2007-08-10 2009-02-26 Stanley Electric Co Ltd 表面実装型発光装置
JP2011176234A (ja) * 2010-02-25 2011-09-08 Citizen Electronics Co Ltd 半導体発光装置
JP2012084900A (ja) * 2007-10-31 2012-04-26 Cree Inc 発光ダイオードパッケージ及びその製造方法
CN102544310A (zh) * 2010-12-30 2012-07-04 株式会社元素电子 安装基板及其制造方法
WO2013141322A1 (ja) * 2012-03-23 2013-09-26 旭硝子株式会社 発光素子用基板の製造方法、発光素子用基板、および発光装置
JP2013235897A (ja) * 2012-05-07 2013-11-21 Shin Etsu Chem Co Ltd 光学半導体装置用基板の製造方法、光学半導体装置用基板、及び光学半導体装置
US8669572B2 (en) 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
US8735920B2 (en) 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US8748915B2 (en) 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
US8791471B2 (en) 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
US8866169B2 (en) 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
US9035439B2 (en) 2006-03-28 2015-05-19 Cree Huizhou Solid State Lighting Company Limited Apparatus, system and method for use in mounting electronic elements
JP2015146457A (ja) * 2015-04-15 2015-08-13 信越化学工業株式会社 光学半導体装置用基板及び光学半導体装置
CN106298749A (zh) * 2015-05-18 2017-01-04 深圳市龙岗区横岗光台电子厂 发光二极管、电子器件及其制作方法
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
US9722158B2 (en) 2009-01-14 2017-08-01 Cree Huizhou Solid State Lighting Company Limited Aligned multiple emitter package
JP2018120999A (ja) * 2017-01-27 2018-08-02 日本特殊陶業株式会社 配線基板
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
CN110112126A (zh) * 2019-05-16 2019-08-09 深圳市兆驰节能照明股份有限公司 显示器件和显示模组及其制造方法
JP2020502780A (ja) * 2017-03-28 2020-01-23 山東晶泰星光電科技有限公司Shandong Prosperous Star Optoelectronics Co.,Ltd. 表面実装型rgb−ledパッケージモジュール及びその製造方法
JP2020021856A (ja) * 2018-08-02 2020-02-06 日亜化学工業株式会社 発光装置の製造方法及び発光装置
CN114824040A (zh) * 2022-07-01 2022-07-29 广东中科半导体微纳制造技术研究院 半导体封装器件
JP7445342B1 (ja) 2022-08-31 2024-03-07 晶呈科技股▲分▼有限公司 垂直型ledダイのパッケージング方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183191A (ja) * 1991-12-30 1993-07-23 Kyocera Corp Ledプリントヘッド
JPH11121797A (ja) * 1997-10-16 1999-04-30 Matsushita Electron Corp チップ型半導体発光装置
JP2000323754A (ja) * 1999-05-12 2000-11-24 Rohm Co Ltd チップ型発光素子
JP2001308388A (ja) * 2000-04-27 2001-11-02 Rohm Co Ltd チップ型発光素子
JP2002111065A (ja) * 2000-09-26 2002-04-12 Rohm Co Ltd 半導体発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183191A (ja) * 1991-12-30 1993-07-23 Kyocera Corp Ledプリントヘッド
JPH11121797A (ja) * 1997-10-16 1999-04-30 Matsushita Electron Corp チップ型半導体発光装置
JP2000323754A (ja) * 1999-05-12 2000-11-24 Rohm Co Ltd チップ型発光素子
JP2001308388A (ja) * 2000-04-27 2001-11-02 Rohm Co Ltd チップ型発光素子
JP2002111065A (ja) * 2000-09-26 2002-04-12 Rohm Co Ltd 半導体発光装置

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8669572B2 (en) 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
US9035439B2 (en) 2006-03-28 2015-05-19 Cree Huizhou Solid State Lighting Company Limited Apparatus, system and method for use in mounting electronic elements
JP2007288194A (ja) * 2006-04-14 2007-11-01 Samsung Electro-Mechanics Co Ltd 発光ダイオードを用いる液晶表示装置のバックライト
US8748915B2 (en) 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
US8735920B2 (en) 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
JP2009044082A (ja) * 2007-08-10 2009-02-26 Stanley Electric Co Ltd 表面実装型発光装置
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
JP2012084900A (ja) * 2007-10-31 2012-04-26 Cree Inc 発光ダイオードパッケージ及びその製造方法
US11791442B2 (en) 2007-10-31 2023-10-17 Creeled, Inc. Light emitting diode package and method for fabricating same
US10892383B2 (en) 2007-10-31 2021-01-12 Cree, Inc. Light emitting diode package and method for fabricating same
US8866169B2 (en) 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US8791471B2 (en) 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
US9722158B2 (en) 2009-01-14 2017-08-01 Cree Huizhou Solid State Lighting Company Limited Aligned multiple emitter package
JP2011176234A (ja) * 2010-02-25 2011-09-08 Citizen Electronics Co Ltd 半導体発光装置
CN102544310B (zh) * 2010-12-30 2015-03-18 株式会社元素电子 安装基板及其制造方法
CN102544310A (zh) * 2010-12-30 2012-07-04 株式会社元素电子 安装基板及其制造方法
JP2012142459A (ja) * 2010-12-30 2012-07-26 Element Denshi:Kk 実装基板およびその製造方法
WO2013141322A1 (ja) * 2012-03-23 2013-09-26 旭硝子株式会社 発光素子用基板の製造方法、発光素子用基板、および発光装置
JP2013235897A (ja) * 2012-05-07 2013-11-21 Shin Etsu Chem Co Ltd 光学半導体装置用基板の製造方法、光学半導体装置用基板、及び光学半導体装置
JP2015146457A (ja) * 2015-04-15 2015-08-13 信越化学工業株式会社 光学半導体装置用基板及び光学半導体装置
CN106298749B (zh) * 2015-05-18 2020-11-13 深圳光台实业有限公司 发光二极管、电子器件及其制作方法
CN106298749A (zh) * 2015-05-18 2017-01-04 深圳市龙岗区横岗光台电子厂 发光二极管、电子器件及其制作方法
JP2018120999A (ja) * 2017-01-27 2018-08-02 日本特殊陶業株式会社 配線基板
JP2020502780A (ja) * 2017-03-28 2020-01-23 山東晶泰星光電科技有限公司Shandong Prosperous Star Optoelectronics Co.,Ltd. 表面実装型rgb−ledパッケージモジュール及びその製造方法
EP3582261B1 (en) * 2017-03-28 2023-11-15 Shandong Prosperous Star Optoelectronics Co., Ltd Method for preparing a surface-mounted rgb-led packaging module
JP2020021856A (ja) * 2018-08-02 2020-02-06 日亜化学工業株式会社 発光装置の製造方法及び発光装置
CN110112126A (zh) * 2019-05-16 2019-08-09 深圳市兆驰节能照明股份有限公司 显示器件和显示模组及其制造方法
CN114824040A (zh) * 2022-07-01 2022-07-29 广东中科半导体微纳制造技术研究院 半导体封装器件
JP7445342B1 (ja) 2022-08-31 2024-03-07 晶呈科技股▲分▼有限公司 垂直型ledダイのパッケージング方法

Similar Documents

Publication Publication Date Title
JP2005347401A (ja) 光素子チップ部品
US9101048B2 (en) Printed wiring board and method of manufacturing printed wiring board
JP4735941B2 (ja) 発光素子用の配線基板
JP2011243935A (ja) 発光装置及び照明装置
CN114204405A (zh) 光元件搭载用封装件、电子装置以及电子模块
JP5041593B2 (ja) チップ型半導体装置の製造方法
JP2007201361A (ja) 半導体装置及び半導体装置の製造方法
JP2015050342A (ja) 配線基板、発光装置及び配線基板の製造方法
JP2009044112A (ja) 素子搭載基板、電子部品、発光装置、液晶バックライト装置、電子部品の実装方法
JP2005057144A (ja) 発光装置
US20130087368A1 (en) Heating element mounting substrate, method of manufacturing the same and semiconductor package
KR20090082470A (ko) 발광 장치, 그 제조 방법 및 실장 기판
JP4841627B2 (ja) 電子部品及びその製造方法
JP2007073752A (ja) Ledディスプレー
JP5103805B2 (ja) 発光装置及びその製造方法
US9685391B2 (en) Wiring board and semiconductor package
US20180163954A1 (en) Light-emitting-element mounting substrate, light emitting device, and light emitting module
JP4854738B2 (ja) 電子部品
KR101106267B1 (ko) 방열 구조체, 그 제조 방법 및 이를 구비한 발광 소자 패키지
JP5232698B2 (ja) 多面付け基板および半導体発光装置の製造方法。
JP2009260395A (ja) 配線基板及びその製造方法
JP6254491B2 (ja) 発光素子搭載用基板
JP2001024235A (ja) 表示装置
JP2006073842A (ja) 配線基板
JP6254492B2 (ja) 発光素子搭載用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100707