JP2007311398A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2007311398A
JP2007311398A JP2006136319A JP2006136319A JP2007311398A JP 2007311398 A JP2007311398 A JP 2007311398A JP 2006136319 A JP2006136319 A JP 2006136319A JP 2006136319 A JP2006136319 A JP 2006136319A JP 2007311398 A JP2007311398 A JP 2007311398A
Authority
JP
Japan
Prior art keywords
light emitting
substrate
wiring
emitting elements
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006136319A
Other languages
English (en)
Other versions
JP4975370B2 (ja
Inventor
Hiroshi Kuami
寛 朽網
Tatsuo Suemasu
龍夫 末益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2006136319A priority Critical patent/JP4975370B2/ja
Publication of JP2007311398A publication Critical patent/JP2007311398A/ja
Application granted granted Critical
Publication of JP4975370B2 publication Critical patent/JP4975370B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】発光素子の向きを一定にしつつ、高密度実装が可能な発光装置を提供する。
【解決手段】放熱性に優れた基板11と、該基板11の表面11aに実装された複数の発光素子12と、基板11上のすべての発光素子12を直列接続する配線を具備する発光装置10において、複数の発光素子12は、基板11の表面11aに互いに平行な複数の列13をなし、かつ各発光素子12の正極と負極の向きを一定にして配置され、同じ列13に属する発光素子12は、基板11の表面11aに設けられた表面配線14を介して隣接する発光素子12,12間が接続されることにより直列接続され、列13,13の間は、基板11の裏面11bに設けられた裏面配線15および該裏面配線15の両端において貫通孔17を通して表面配線14に接続された貫通配線16を介して、低電位側の列の高電位側末端と高電位側の列の低電位側末端とが接続されるものとする。
【選択図】図1

Description

本発明は、基板の表面に複数の発光素子が実装されてなる発光装置に関する。
照明用途などへの応用が期待されるGaN系発光ダイオードを応用した素子では、輝度向上のために発光ダイオード(LED)の電流を増加することで発光素子ひとつあたりの輝度を高める検討がなされている。また、ひとつのパッケージ内に複数個のLEDを実装することで、発光装置ひとつあたりの輝度を高める検討がなされている。
特許文献1には、発光素子チップ配置用の複数の金属部を絶縁分離して金属基板が形成され、この金属基板の各金属部の配置面に発光素子チップが直接接続された光源装置が開示されている。
特許文献2には、多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含むコイルと、該コイルの内部に形成される導線とが、多層基板と一体的に形成されてなる多層基板内シールド線(図1(a)参照)が開示されている。
非特許文献1の図3(右)には、シリコン基板の上に絶縁樹脂層を介して2層の配線層を設けたウエハレベルパッケージにおいて、上側の配線層と下側の配線層を0.5巻きごとに交互に繰り返した構造としたソレノイドインダクタが開示されている。
特許文献3には、基層上にn型層、活性層、p型層が重ねて形成された基板を用いてモノリシックに形成されたLEDが、直列(図8B参照)または直並列(図9B参照)に表面配線で接続されたLEDアレイが開示されている。
特許文献4には、金属ベース基板の片面に複数のLEDが実装された照明光源が開示されており、LEDの接続例として、直並列接続(図6(a)参照)かラダー接続(図6(b)参照)を採用するとの記載がある。
特許文献5には、半導体多層膜の部分的除去によって基板上に複数のLEDを作製されたLEDアレイにおいて、すべてのLEDを直列接続した例(図3(b)参照)が開示されている。また、給電端子を基板の裏側に設け、スルーホールを含む貫通配線を介してLEDアレイの電極と接続することが記載されている。
特許文献6には、表面に導体配線を設けた支持基板の上に複数の半導体素子(発光素子)をフリップチップ実装した半導体装置が開示されている。また、発光素子がラダー接続された例(実施例2、図7参照)が記載されている。
特許文献7には、セラミック基板の上に複数の発光素子を搭載して直列または直並列に接続し(第5の実施の形態、図14参照)、スルーホールを通じて基板の裏面側から電力を供給できるようにした発光装置が開示されている。
特許文献8には、複数のLEDチップが基板の表面の配線によって直列接続された構造が開示されている。
特開2000−236116号公報 特開2005−347287号公報 「受動素子内蔵ウエハレベルパッケージ」、フジクラ技報、2005年4月、第108号、第52−55頁 特開2002−359402号公報 特開2003−124528号公報 特開2005−79202号公報 特開2005−109434号公報 特開2006−80312号公報 米国特許第6635902号明細書
特許文献1に記載された構造の場合、金属基板は、発光素子チップを絶縁分離するため複数の金属部が絶縁体で接合された状態になり、強度の信頼性に問題がある。
同一パッケージ内で複数の発光素子を直列接続する場合、図4,図5に示すように、基板51,61上で配線54,64を折り返して発光素子52,62を二次元的に配列した実装方法も考えられる。しかし、自動の実装機を使用して発光素子を実装するときには、実装途中で発光素子の正極と負極の向き(極性)を入れ替えることは難しいため、図4に示すように折り返しの部分にも発光素子52を実装するようにすると、基板を180°反転させて実装機にかけなおすといった手間がかかり、コストアップの要因となる。図5に示すように、折り返しの部分に発光素子62を搭載せず発光素子62の向きを一方向のみとすると、折り返しの部分の配線65のスペースによる実装密度の低下という問題が生じる。
本発明は、上記事情に鑑みてなされたものであり、発光素子の向きを一定にしつつ、高密度実装が可能な発光装置を提供することを課題とする。
前記課題を解決するため、本発明は、放熱性に優れた基板と、該基板の表面に実装された複数の発光素子と、基板上のすべての発光素子を直列接続する配線を具備し、前記複数の発光素子は、基板の表面に互いに平行な複数の列をなし、かつ各発光素子の正極と負極の向きを一定にして配置されており、同じ列に属する発光素子は、基板の表面に設けられた表面配線を介して隣接する発光素子間が接続されることにより直列接続されており、列の間は、基板の裏面に設けられた裏面配線および該裏面配線の両端において貫通孔を通して表面配線に接続された貫通配線を介して、低電位側の列の高電位側末端と高電位側の列の低電位側末端とが接続されていることを特徴とする発光装置を提供する。
表面配線と裏面配線とを接続する貫通配線は、1箇所あたり複数本の貫通孔を通して接続されていることが好ましい。
本発明の発光装置によれば、基板に表面実装された発光素子がすべて直列接続され、かつ折り返しの配線が基板の裏面に設けられていることにより、高密度実装が可能となる。また、発光素子の正極と負極の向きを一定にして基板上に搭載することができるので、発光素子の実装が容易になる。
以下、最良の形態に基づき、図面を参照して本発明を説明する。
図1は、本発明の発光装置の配線構造の一例を示す模式図であり、図1(a)は基板の表側の配線構造を示す平面図、図1(b)は基板の裏側の配線構造を示す底面図である。図2は、本発明の発光装置の第2の例を示す模式図であり、図2(a)は基板の表側の配線構造を示す平面図、図2(b)は基板の裏側の配線構造を示す底面図である。図3は、図1および図2に示す発光装置の接続図である。
なお、図1および図2において(a)、(b)のそれぞれの四隅に記したA,B,C,Dの符号は、基板の表側と裏側とで互いに対応する位置を示すため、図に添えたものである。すなわち、各図の(b)に示す裏側配線図は、各図の(a)に示す表側配線図の姿勢にある装置を上下に反転した状態を表している。
図3に示す接続図は、基板の表側を紙面手前に向けて表したものであり、図3中、破線で表した配線は、基板の裏面に設けられる配線であることを示す。
図1および図2に示すように、本発明の発光装置10は、放熱性に優れた基板11と、該基板11の表面11aに実装された複数の発光素子12,12,…と、基板11上のすべての発光素子12,12,…を直列接続する配線14,15,16を具備する。
本発明の発光装置10において、発光素子12,12,…は、図3に示すように、各発光素子12の正極と負極の向きを一定にして配置されている。このため、実装機を用いて基板11上に発光素子12を実装する工程が容易になり、コストの削減、生産性の向上を図ることができる。
複数の発光素子12,12,…は、図1(a)および図2(a)に示すように、基板11の表面11aに互いに平行な複数の列13,13,…をなして配列されている。同じ列13に属する発光素子12は、基板11の表面11aに設けられた表面配線14を介して隣接する発光素子12,12間が接続されることにより直列接続されている。列13と列13との間は、図3に示すように、高電位側の列13の低電位側末端と、低電位側の列13の高電位側末端とを接続することにより、各列13の発光素子12がすべて直列接続される。
さらに本発明では、互いに隣接する列13と列13との間を接続する折り返しの配線として、図1(b)および図2(b)に示すように、基板11の裏面11bに設けられた裏面配線15および該裏面配線15の両端において貫通孔17を通して表面配線14に接続された貫通配線16を設けることを特徴とする。これにより、折り返しのための配線を基板11の表面11a側に設ける(例えば図4,図5参照)ことが必要なくなり、基板表面11a側では列13同士の間隔をより狭くとることができる。よって、高密度実装が可能となる。
最も高電位の列の高電位側末端13aには、プラス端子18が接続されており、最も低電位の列の低電位側末端13bには、マイナス端子19が接続されている。発光装置10への給電は、プラス端子18およびマイナス端子19を通じて電力を供給することにより行われる。
本形態例の発光装置10の場合、プラス端子18およびマイナス端子19は基板11の裏面11b側に設けられ、これらの端子18,19は、貫通配線16を介して発光素子12と接続されている。これにより、基板表面11aに端子18,19のスペースを確保する必要がなく、基板11の小面積化を図ることができる。
本形態例の発光装置10に電力を供給すると、電流はプラス端子18からマイナス端子19へと流れる。すなわち電流は、基板11の表面11a側では同一方向(図1(a)および図2(a)で表面配線14に沿って設けた矢印で示すように、右から左への方向)に流れる。発光素子12の列13を一列分通電した後、電流は、貫通配線16を通じて裏側に流れ、基板11の裏面11b側では裏面配線15により逆方向(図1(b)および図2(b)で裏面配線15に沿って設けた矢印で示すように、左から右への方向)に流れ、貫通配線16を通じて表側に戻り、さらに次の列13へと、順に通電する。このようにして、すべての発光素子12が直列に接続されているので、1組の端子18,19に給電することによって、すべての発光素子12に給電して点灯させることができる。
1列につき複数個の発光素子12が直列接続されているため、列13と列13との間の電位差は、1つの発光素子12に掛かる電圧と、1列あたりの発光素子12の個数との積になる。例えば1つの発光素子12に掛かる電圧が3.3Vであり、1列に発光素子12が5個あるとすると、1列分の電位差は3.3V×5個=16.5Vとなる。例えば表面配線14の隣接する電極20,20間には、1列分の電位差(上記の例では16.5V)が掛かるので、絶縁をとるためにはその電位差に見合った配線間隔をとる必要がある。
図1〜3に示した例では、1つの列13につき5個の発光素子12を直列接続しており、1つの発光装置10は、列13を5列有している。すなわち25個の発光素子12が、5×5の配列とされている。しかし本発明はこの例に限られるものではなく、本発明によってm×nの素子配列を形成するとき、一列あたりの素子数mおよび列の数nは、ともに複数であれば何個でもよい。
次に、本形態例の発光装置10を製造する方法について説明する。基板11としては、発光素子12の発熱を放熱しやすいように、放熱性に優れた基板が用いられる。具体例としては、半導体基板、金属基板などが例示できる。本発明においては、発光素子12,12,…を直列接続する配線14,15,16は、詳しくは後述するが、基板11の表面11aに設けられた表面配線14、基板11の裏面11bに設けられた裏面配線15、基板11を貫通して表面配線14と裏面配線15とを接続する貫通配線16を有する三次元の配線とされる。このため、基板11としては、ウエハプロセスによって三次元の配線を容易に形成することが可能であるという観点から、シリコン単結晶基板を用いることが好ましい。
表面配線14は、アルミニウム(Al)、ニッケル(Ni)、銀(Ag)、錫(Sn)、白金(Pt)、パラジウム(Pd)等、可視光に対して高い反射率を有する金属により形成することが好ましい。表面配線14の反射率が高いと、発光素子12の裏側に漏れる光が表面配線14により反射され、発光装置の輝度を高めることができる。
これに対して裏面配線15および貫通配線16は、可視光に対する反射率が低い材質でも問題ない。裏面配線15および貫通配線16は、導電性に優れる点から、銅(Cu)などにより形成することが好ましい。
表面配線14および裏面配線15の端部には、貫通孔17による貫通配線16との接続を確実にするため、適当な面積を有する電極20,21を設けることが好ましい。貫通配線16は、表面配線14と裏面配線15とを導通する構造であれば、特に限定されない。貫通配線16を形成する方法としては、例えば貫通孔17の内面に導体金属をめっきする方法、貫通孔17の内部に導電性物質を充填する方法などが挙げられる。
発光素子12としては、例えばGaN系発光ダイオードなどの発光ダイオード(LED)が挙げられる。発光素子12の正極および負極と表面配線14との電気的接続は、はんだバンプを介したフリップチップ実装によることができる。フリップチップ実装の場合、発光素子12の各電極と表面配線14との間に複数のはんだバンプを用いて接続することが好ましい。この場合、いずれかのはんだバンプが導通していれば、発光素子12に電力を供給することができるため、発光装置10の故障確率を低減することができる。
なお、本発明において発光素子12を表面配線14上に実装する手法は、フリップチップ実装に限定されるものではない。例えば、ワイヤボンドやダイボンドなどによって配線上に発光素子12を実装することもできる。
基板11の表面11aにおいて、表面配線14のない部分には、発光素子12への給電に関係ないはんだバンプを形成することも可能である。この場合、そのようなはんだバンプは、発光素子12や表面配線14の短絡が生じないよう、絶縁に必要な間隔を確保できる位置に設けられる。このように、素子を実装するためのはんだバンプの個数を多くしておくと、発光装置10をプリント基板等の上に実装するときに基板11および発光素子12の熱膨張に起因して基板11に生じる応力が各はんだバンプに分散して負荷されるため、一つ一つのはんだバンプに加わる応力の大きさを低減することができる。これにより、はんだバンプの接続信頼性を向上することができる。
表面配線14と裏面配線15とを接続する貫通配線16は、1箇所あたり複数本の貫通孔17を通して接続されていることが好ましい。すなわち、複数の貫通孔17による貫通配線16が並列していることが好ましい。この場合、いずれかの貫通配線が導通していれば、表面配線14と裏面配線15との接続が保たれ、発光素子12に電力を供給することができる。よって、発光装置10の故障確率を低減することができる。
本形態例の発光装置10は、複数のLEDが搭載された基板であるため、これをLEDのサブマウントとして利用することができる。発光装置10をプリント基板やリードフレームなどに実装するとき、発光装置10の端子18,19と、プリント基板等の配線との電気的接続は、はんだバンプを介したフリップチップ実装によることができる。フリップチップ実装の場合、発光装置10の各端子18,19に複数のはんだバンプを形成することが好ましい。この場合、いずれかのはんだバンプが導通していれば、発光装置10に電力を供給することができるため、発光装置10の故障確率を低減することができる。
なお、本発明において発光装置10を外部と接続する手法は、フリップチップ実装に限定されるものではない。例えば、ワイヤボンドやダイボンドなどによって発光装置を実装することもできる。
以上説明したように、本形態例の発光装置10によれば、基板11の表面11aに実装された発光素子12,12,…がすべて直列接続され、かつ各列13の間に設けられる折り返しの配線15が基板11の裏面11bに設けられているので、基板11上に発光素子12,12,…をより高密度で実装することが可能となる。また、発光素子12の正極と負極の向きを一定にして基板11上に搭載することができるので、発光素子の実装が容易になる。
本発明の発光装置は、高輝度であるので照明用途に好適に用いることができる。LED表示装置や信号灯などの各種機器における光源としても、好適に用いることができる。
本発明の発光装置の第1の例を示す模式図であり、(a)は基板の表側の配線構造を示す平面図、(b)は基板の裏側の配線構造を示す底面図である。 本発明の発光装置の第2の例を示す模式図であり、(a)は基板の表側の配線構造を示す平面図、(b)は基板の裏側の配線構造を示す底面図である。 図1および図2に示す発光装置の接続図である。 表面配線により素子を直列接続した発光装置の配線構造の第1の例を示す平面図である。 表面配線により素子を直列接続した発光装置の配線構造の第2の例を示す平面図である。
符号の説明
10…発光装置、11…基板、11a…基板の表面、11b…基板の裏面、12…発光素子、13…発光素子の列、14…表面配線、15…裏面配線、16…貫通配線、17…貫通孔。

Claims (2)

  1. 放熱性に優れた基板と、該基板の表面に実装された複数の発光素子と、基板上のすべての発光素子を直列接続する配線を具備し、
    前記複数の発光素子は、基板の表面に互いに平行な複数の列をなし、かつ各発光素子の正極と負極の向きを一定にして配置されており、同じ列に属する発光素子は、基板の表面に設けられた表面配線を介して隣接する発光素子間が接続されることにより直列接続されており、列の間は、基板の裏面に設けられた裏面配線および該裏面配線の両端において貫通孔を通して表面配線に接続された貫通配線を介して、低電位側の列の高電位側末端と高電位側の列の低電位側末端とが接続されていることを特徴とする発光装置。
  2. 表面配線と裏面配線とを接続する貫通配線は、1箇所あたり複数本の貫通孔を通して接続されていることを特徴とする請求項1に記載の発光装置。
JP2006136319A 2006-05-16 2006-05-16 発光装置 Expired - Fee Related JP4975370B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006136319A JP4975370B2 (ja) 2006-05-16 2006-05-16 発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006136319A JP4975370B2 (ja) 2006-05-16 2006-05-16 発光装置

Publications (2)

Publication Number Publication Date
JP2007311398A true JP2007311398A (ja) 2007-11-29
JP4975370B2 JP4975370B2 (ja) 2012-07-11

Family

ID=38844018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006136319A Expired - Fee Related JP4975370B2 (ja) 2006-05-16 2006-05-16 発光装置

Country Status (1)

Country Link
JP (1) JP4975370B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218355A (ja) * 2008-03-10 2009-09-24 Citizen Electronics Co Ltd Ledランプ及びその実装構造
JP2012124248A (ja) * 2010-12-07 2012-06-28 Toppan Printing Co Ltd Ledチップ搭載用リードフレーム基板及びその製造方法並びにledパッケージ
JP2012253360A (ja) * 2012-07-10 2012-12-20 Citizen Electronics Co Ltd Ledランプ
JP2013065692A (ja) * 2011-09-16 2013-04-11 Fuji Xerox Co Ltd 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置
JP2013069824A (ja) * 2011-09-22 2013-04-18 Nichia Chem Ind Ltd 発光装置
JP2013232690A (ja) * 2013-08-08 2013-11-14 Sharp Corp Led電球
US8669568B2 (en) 2010-10-13 2014-03-11 Interlight Optotech Corporation Light emitting device usable for variable driving voltages
US8723195B2 (en) 2010-01-22 2014-05-13 Sharp Kabushiki Kaisha Light emitting device with plurality of LED chips and/or electrode wiring pattern
JP2014207381A (ja) * 2013-04-15 2014-10-30 株式会社ケーヒン 直列回路装置
JP2014225588A (ja) * 2013-05-17 2014-12-04 スタンレー電気株式会社 半導体発光素子アレイ
US9024334B2 (en) 2009-11-13 2015-05-05 Sharp Kabushiki Kaisha Light-emitting device having a plurality of concentric light transmitting areas

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6486573A (en) * 1987-07-17 1989-03-31 Oshima Denki Co Light emitting device
JPH06291426A (ja) * 1993-03-31 1994-10-18 Rohm Co Ltd プリント基板アッセンブリ及び該プリント基板アッセンブリを有する電子機器
JPH06342986A (ja) * 1993-06-02 1994-12-13 Mitsubishi Cable Ind Ltd 多層回路基板構造およびその多層回路基板を用いてなる多層金属ベース基板
JP2001024235A (ja) * 1999-07-08 2001-01-26 Sony Corp 表示装置
JP2004014899A (ja) * 2002-06-10 2004-01-15 Para Light Electronics Co Ltd 発光ダイオードチップの直列構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6486573A (en) * 1987-07-17 1989-03-31 Oshima Denki Co Light emitting device
JPH06291426A (ja) * 1993-03-31 1994-10-18 Rohm Co Ltd プリント基板アッセンブリ及び該プリント基板アッセンブリを有する電子機器
JPH06342986A (ja) * 1993-06-02 1994-12-13 Mitsubishi Cable Ind Ltd 多層回路基板構造およびその多層回路基板を用いてなる多層金属ベース基板
JP2001024235A (ja) * 1999-07-08 2001-01-26 Sony Corp 表示装置
JP2004014899A (ja) * 2002-06-10 2004-01-15 Para Light Electronics Co Ltd 発光ダイオードチップの直列構造

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218355A (ja) * 2008-03-10 2009-09-24 Citizen Electronics Co Ltd Ledランプ及びその実装構造
US9024334B2 (en) 2009-11-13 2015-05-05 Sharp Kabushiki Kaisha Light-emitting device having a plurality of concentric light transmitting areas
US9231023B2 (en) 2009-11-13 2016-01-05 Sharp Kabushiki Kaisha Light-emitting device having a plurality of concentric light transmitting areas
US9607970B2 (en) 2009-11-13 2017-03-28 Sharp Kabushiki Kaisha Light-emitting device having a plurality of concentric light transmitting areas
US9966367B2 (en) 2010-01-22 2018-05-08 Sharp Kabushiki Kaisha Light emitting device
US9093357B2 (en) 2010-01-22 2015-07-28 Sharp Kabushiki Kaisha Light emitting device
US9679942B2 (en) 2010-01-22 2017-06-13 Sharp Kabushiki Kaisha Light emitting device
US9312304B2 (en) 2010-01-22 2016-04-12 Sharp Kabushiki Kaisha LED illuminating device comprising light emitting device including LED chips on single substrate
US8723195B2 (en) 2010-01-22 2014-05-13 Sharp Kabushiki Kaisha Light emitting device with plurality of LED chips and/or electrode wiring pattern
US9425236B2 (en) 2010-01-22 2016-08-23 Sharp Kabushiki Kaisha Light emitting device
US8669568B2 (en) 2010-10-13 2014-03-11 Interlight Optotech Corporation Light emitting device usable for variable driving voltages
JP2012124248A (ja) * 2010-12-07 2012-06-28 Toppan Printing Co Ltd Ledチップ搭載用リードフレーム基板及びその製造方法並びにledパッケージ
JP2013065692A (ja) * 2011-09-16 2013-04-11 Fuji Xerox Co Ltd 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置
JP2013069824A (ja) * 2011-09-22 2013-04-18 Nichia Chem Ind Ltd 発光装置
JP2012253360A (ja) * 2012-07-10 2012-12-20 Citizen Electronics Co Ltd Ledランプ
JP2014207381A (ja) * 2013-04-15 2014-10-30 株式会社ケーヒン 直列回路装置
JP2014225588A (ja) * 2013-05-17 2014-12-04 スタンレー電気株式会社 半導体発光素子アレイ
JP2013232690A (ja) * 2013-08-08 2013-11-14 Sharp Corp Led電球

Also Published As

Publication number Publication date
JP4975370B2 (ja) 2012-07-11

Similar Documents

Publication Publication Date Title
JP4975370B2 (ja) 発光装置
TWI467737B (zh) 發光二極體封裝結構、照明裝置及發光二極體封裝用基板
JP4325412B2 (ja) 発光装置及び発光装置の製造方法
JP5329787B2 (ja) 実装基板およびledモジュール
JP2012060173A (ja) 半導体発光デバイス用の実装
US20070290307A1 (en) Light emitting diode module
KR20100106933A (ko) 발광다이오드 패키지
JPWO2012050110A1 (ja) Ledモジュール
WO2015093180A1 (ja) 発光装置
KR101158079B1 (ko) 다수의 셀이 결합된 발광소자
JP2011181576A (ja) 半導体発光素子及びそれを用いた半導体発光装置
JP2018022930A (ja) 発光デバイス及びその製造方法
JP2002237205A (ja) 多数の発光ダイオードを有する光源
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
US9743521B2 (en) Light-source module and light-emitting device
JP2011044612A (ja) 発光装置
JP2017174798A (ja) Led照明装置
JP5769129B2 (ja) 発光装置及び照明装置
JP5232698B2 (ja) 多面付け基板および半導体発光装置の製造方法。
KR101064013B1 (ko) 발광모듈
JP2012015226A (ja) 発光装置及び照明装置
KR101259876B1 (ko) 열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법
KR20170037907A (ko) 발광 장치
KR100979971B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
JP2017069475A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120411

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees