KR101259876B1 - 열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법 - Google Patents

열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101259876B1
KR101259876B1 KR1020110036437A KR20110036437A KR101259876B1 KR 101259876 B1 KR101259876 B1 KR 101259876B1 KR 1020110036437 A KR1020110036437 A KR 1020110036437A KR 20110036437 A KR20110036437 A KR 20110036437A KR 101259876 B1 KR101259876 B1 KR 101259876B1
Authority
KR
South Korea
Prior art keywords
insulating substrate
type electrode
type
bonding
thermoelectric
Prior art date
Application number
KR1020110036437A
Other languages
English (en)
Other versions
KR20120118823A (ko
Inventor
김규한
성정화
김주호
Original Assignee
남경 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 남경 주식회사 filed Critical 남경 주식회사
Priority to KR1020110036437A priority Critical patent/KR101259876B1/ko
Priority to PCT/KR2012/003000 priority patent/WO2012144819A2/ko
Publication of KR20120118823A publication Critical patent/KR20120118823A/ko
Application granted granted Critical
Publication of KR101259876B1 publication Critical patent/KR101259876B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/645—Heat extraction or cooling elements the elements being electrically controlled, e.g. Peltier elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

본 발명은 열전 소자를 갖는 엘이디 패키지를 제공한다. 상기 열전 소자를 갖는 엘이디 패키지는 회로 기판과 상기 회로 기판 상에 적층되어 상부의 열을 하부로 방출하는 열전 소자와 상기 열전 소자의 상단에 적층되는 엘이디 소자 및 상기 엘이디 소자와 상기 열전 소자의 서로 다른 타입의 전극을 독립적으로 상기 회로 기판에 통전시키는 접속 수단을 포함한다. 따라서, 본 발명은 금속 부재 또는 반사 부재 등의 구조적으로 복잡한 방열 구조를 개선하고, 엘이디 소자를 열전 소자와 직접적으로 접촉되도록 제조함으로써, 발광되는 엘이디 소자로부터 발생되는 열을 열전 소자를 사용하여 직접적으로 외부로 방열시킬 수 있다.

Description

열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법{LED PACKAGE HAVING A THERMOELECTRIC ELEMENT AND METHOD FOR MANUFACTURIN THEREOF}
본 발명은 엘이디 패키지에 관한 것으로서, 보다 상세하게는 엘이디 소자를 열전 소자와 직접적으로 접촉되도록 제조함으로써, 발광되는 엘이디 소자로터 발생되는 열을 열전 소자를 사용하여 직접적으로 외부로 방열시킬 수 있는 열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법에 관한 것이다.
일반적으로, 반도체 엘이디(이하, 엘이디 라고도 함)는 공해를 유발하지 않는 친환경성 광원으로 다양한 분야에서 주목받고 있다. 최근 들어, 엘이디의 사용범위가 실내외 조명, 자동차 헤드라이트, 디스플레이 장치의 백라이트 유닛(Back-Light Unit:BLU) 등 다양한 분야로 확대됨에 따라, 엘이디의 고효율 및 우수한 열 방출 특성이 필요하게 되었다. 고효율의 엘이디를 얻기 위해서는 일차적으로 엘이디의 재료 또는 구조를 개선하여야 되지만, 이외에도 엘이디 패키지의 구조 및 그에 사용되는 재료 등도 개선할 필요가 있다.
이와 같은 고효율의 엘이디에서는 고온의 열이 발생되며, 엘이디 패키지에서는 엘이디에서 발생되는 고온의 열을 효과적으로 방출하지 못하면, 엘이디의 온도가 높아져서 엘이디의 특성이 열화되고, 이에 따라, 엘이디의 수명이 줄어들게 된다. 따라서, 고효율 엘이디 패키지에 있어서, 엘이디로부터 발생되는 열을 효과적으로 방출시키고자 하는 노력이 진행되고 있다. 엘이디 패키지의 방열특성을 개선하기 위해, 일본재공표특허 WO2002/089219호는 절연체에 둘러싸인 전극을 갖는 관통공에 의해 분리된 금속 기판을 엘이디 패키지 기판으로 사용하는 기술을 개시하고 있다. 또한, 일본특허공개공보 제2005-210057호는, 절연수지 및 분리된 복수의 금속부재를 일체화하여 엘이디 패키지 기판으로 사용하는 기술을 개시하고 있다.
대한민국 특허 등록 번호 10-0703218의 도1에는 종래의 엘이디 패키지의 개략적인 구조를 보여주고 있다. 종래의 엘이디 패키지(10)는 복수의 금속부재(1b), 상기 금속부재(1b) 사이에 형성된 수지(1a) 및 상기 금속부재(1b)를 고정하는 수지(1c)로 일체화된 기판(1)을 포함한다. 상기 기판(1)의 상면에는 엘이디소자(5)가 실장되며, 상기 엘이디 소자(5)는 도전성 접합물(6,7)을 통해 상기 금속부재(1b)에 전기적으로 연결된다. 상기 기판(1)의 상면에는 반사면(2b)를 갖는 반사부재(2)가 형성된다. 상기 엘이디 패키지(10)는 상부에 투명부재(3)를 형성하여 상기 엘이디 소자(5)로부터의 광을 상향으로 집중하거나, 내부에 형광체를 포함하여 상기 엘이디(5)로부터의 광을 파장변환할 수 있다.
상기 엘이디 소자(5)는 광을 방출하는 동시에 열을 방출하게 되는데, 방출되는 열은 상기 기판(1)의 금속부재(1b)를 통하여 외부로 방출된다. 열을 방출하기 위해서는 열 전도도뿐만 아니라 그 크기도 중요하다. 하지만, 상기 기판(1)의 금속부재(1b)는 수지(1a, 1c)를 통하여 고정되기 때문에, 상기 수지(1a, 1c)가 형성된 부분만큼 열을 방출할 수 있는 면적이 희생된다. 또한, 복수의 금속부재(1b)는 수지(1a, 1c)를 통하여 기판(1)으로 일체화하며 기판(1) 상면에 반사부재(2)를 따로 형성하여야하기 때문에 엘이디 패키지의 제조가 어렵다는 문제점이 있다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 금속 부재 또는 반사 부재 등의 구조적으로 복잡한 방열 구조를 개선하고, 엘이디 소자를 열전 소자와 직접적으로 접촉되도록 제조함으로써, 발광되는 엘이디 소자로터 발생되는 열을 열전 소자를 사용하여 직접적으로 외부로 방열시킬 수 있는 열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법dmf 제공함에 있다.
일 양태 있어서, 본 발명은 열전 소자를 갖는 엘이디 패키지를 제공한다.
상기 열전 소자를 갖는 엘이디 패키지는 회로 기판과 상기 회로 기판 상에 적층되어 상부의 열을 하부로 방출하는 열전 소자와 상기 열전 소자의 상단에 적층되는 엘이디 소자 및 상기 엘이디 소자와 상기 열전 소자의 서로 다른 타입의 전극을 독립적으로 상기 회로 기판에 통전시키는 접속 수단을 포함한다.
여기서, 상기 열전 소자는, 상기 회로 기판 상에 적층되며, 상단에 다수의 P형 열전 반도체들이 실장되고, 상면에 상기 다수의 P형열전 반도체들을 전기적으로 연결하는 P형 금속 패드가 형성되는 고열 전도성 재질의 제 1절연 기판과, 상기 제 1절연 기판의 상부에 배치되며, 하단에 상기 다수의 P형 열전 반도체들의 사이에 위치되도록 다수의 N형 열전 반도체들이 실장되고, 하면에 상기 다수의 N형 열전 반도체들을 전기적으로 연결하는 N형 금속 패드가 형성되는 고열 전도성 재질의 제 2절연 기판을 구비한다.
또한, 상기 엘이디 소자는, 상기 제2절연 기판의 상단에 적층되는 N형 전극층과, 상기 N형 전극층의 상단에 적층되는 활성층과, 상기 활성층의 상단에 적층되는 P형 전극층을 구비한다.
여기서, 상기 제 1절연 기판과 상기 제 2절연 기판은 수평선상을 따라 서로 평행하게 배치되되, 수직선상을 따라 서로 어긋나게 배치되고, 상기 N형 전극층의 폭은 상기 P형 전극층의 폭 보다 일정 폭 넓게 형성될 수 있다.
이러한 경우, 상기 접속 수단은, 상기 회로 기판의 상면에 형성되는 제 1 P형 전극 패드와, 상기 제 1절연 기판 상면에 형성되어 상기 P형 열전 반도체들과 전기적으로 연결되는 제 2 P형 전극 패드와, 상기 P형전극층의 상면에 형성되는제 3 P형 전극 패드와, 상기 회로 기판의 상면에 형성되는 제 1 N형 전극 패드와, 상기 제 2절연 기판 상면에 형성되어 상기 N형 열전 반도체들과 전기적으로 연결되는 제 2 N형 전극 패드와, 상기 N형 전극층의 상면에 형성되는 제 3 N형 전극 패드와, 상기 제 1 P형 전극 패드와, 상기 제 2 P형 전극 패드 및 상기 제 3 P형 전극 패드를 전기적으로 연결하는 제 1본딩 와이어와, 상기 제 1 N형 전극 패드와, 상기 제 2 N형 전극 패드 및 상기 제 3 N형 전극 패드를 전기적으로 연결하는 제 2본딩 와이어를 구비하는 것이 바람직하다.
한편, 상기 제 1절연 기판과 상기 제 2절연 기판은 수평선상 및 수직선상을 따라 서로 평행하게 배치되고, 상기 N형 전극층의 폭은 상기 P형 전극층의 폭 보다 일정 폭 넓게 형성될 수도 있다.
이러한 경우, 상기 접속 수단은, 상기 제 1절연 기판의 하면에 형성되는 P형 전극 패드와, 상기 P형 전극층과 상기 P형 열전 반도체가 연결되도록 상기 엘이디 소자와 상기 열전 소자를 관통하는 제 1비아홀과, 상기 제 1비아홀을 통하여 상기 P형전극층과 상기 P형 열전 반도체 및 상기 P형 전극 패드를 전기적으로 연결하는 제 1도선과, 상기 제 1절연 기판의 하면에 형성되는 N형 전극 패드와, 상기 N형 전극층과 상기 N형 열전 반도체가 연결되도록 상기 엘이디 소자와 상기 열전 소자를 관통하는 제 2비아홀과, 상기 제 2비아홀을 통하여 상기 N형 전극층과 상기 N형열전 반도체 및 상기 N형 전극 패드를 전기적으로 연결하는 제 2도선을 구비하되,
상기 P형 전극 패드 및 상기 N형 전극 패드 각각은 상기 회로 기판 상의 서로 다른 접점에 솔더볼을 통하여 솔더링되는 것이 바람직하다.
다른 양태에 있어서, 본 발명은 엘이디 패키지 제조 방법을 제공한다.
상기 엘이디 패키지 제조 방법은 한 장의 제 1절연 기판에 P형 열전 반도체를 형성하고, 두 장의 제 2절연 기판에 N형 열전 반도체를 형성하고, 상기 두 장의 제 2절연 기판들 중 어느 한 장의 기판을 사용하여, N형 열전 반도체가 형성되는 면의 반대면에 엘이디 소자를 형성하고, 상기 두 장의 제 2절연 기판들을 서로 접합하고, 상기 제 1절연 기판과 상기 서로 접합되는 두 장의 제 2절연 기판을 접합하여 열전 소자를 형성한다.
또한, 제 1절연 기판에 P형 열전 반도체를 형성하고, 제 2절연 기판에 N형 열전 반도체를 형성하고, 상기 제 1절연 기판과 상기 제 2절연 기판을 서로 접합하여 열전 소자를 형성하고, 다른 절연 기판을 사용하여 엘이디 소자를 형성하고, 상기 열전 소자와 상기 엘이디 소자를 접합할 수 있다.
여기서, 상기 접합은 다이렉트 본딩 또는 초음파 접합또는 접합제 도포 중 어느 하나로 이루는 것이 좋다.
또한, 제 1절연 기판에 P형 열전 반도체를 형성하고, 제 2절연 기판에 N형 열전 반도체를 형성하고, 상기 제 1절연 기판과 상기 제 2절연 기판을 서로 접합하여 열전 소자를 형성하고, 상기 열전 소자를 회로 기판에 와이어 본딩 또는 솔더볼 중 어느 하나를 사용하여 접합하고, 상기 열전 소자 상단에 엘이디 소자를 접합하고, 상기 엘이디 소자를 에워싸는 몰드 베이스에 렌즈를 형성하고, 상기 렌즈로 에워싸여지는 상기 몰드 베이스의 내부 공간에 형광체 또는 실리콘 중 어느 하나의 봉지재를 도포할 수 있다.
또한, 제 1절연 기판에 P형 열전 반도체를 형성하고, 제 2절연 기판에 N형 열전 반도체를 형성하고, 상기 제 1절연 기판과 상기 제 2절연 기판을 서로 접합하여 열전 소자를 형성하고, 상기 열전 소자 상단에 엘이디 소자를 접합하고, 상기 열전 소자와 상기 엘이디 소자를 회로 기판에 와이어 본딩 또는 솔더볼 중 어느 하나를 사용하여 동시에 접합하고, 상기 엘이디 소자를 에워싸는 몰드 베이스에 렌즈를 형성하고, 상기 렌즈로 에워싸여지는 상기 몰드 베이스의 내부 공간에 형광체 또는 실리콘 중 어느 하나의 봉지재를 도포할 수 있다.
여기서, 상기 회로 기판은, 메탈 코어 또는 FR4 중 어느 하나로 이루고, 링형상으로 형성되는 것이 좋다.
또한, 상기 회로 기판은, 메탈 코어 또는 FR4 중 어느 하나로 이루어지는 두 장의 회로 기판으로 준비하고, 상기 두 장의 회로 기판 중 어느 하나의 회로 기판에는 패드를 형성하고, 다른 하나의 기판은 원형 혹은 다각형 모양 중 어느 하나로 형성하고, 상기 두 장의 회로 기판을 접합하여 이루어질 수도 있다.
본 발명은 금속 부재 또는 반사 부재 등의 구조적으로 복잡한 방열 구조를 개선하고, 엘이디 소자를 열전 소자와 직접적으로 접촉되도록 제조함으로써, 발광되는 엘이디 소자로터 발생되는 열을 열전 소자를 사용하여 직접적으로 외부로 방열시킬 수 있는 효과가 있다.
도 1은 본 발명의 열전 소자를 갖는 엘이디 패키지의 제 1실시예를 보여주는 도면이다.
도 2는 본 발명의 열전 소자를 갖는 엘이디 패키지의 제 2실시예를 보여주는 도면이다.
도 3은 다양한 조건에서 엘이디 소자로부터 발생되는 온도를 측정한 결과를 보여주는 결과들이다.
이하, 첨부되는 도면들을 참조로 하여, 본 발명의 열전 소자를 갖는 엘이디 패키지를 설명하도록 한다.
<제 1실시예>
도 1을 참조 하면, 본발명의 엘이디 패키지는 회로 기판(100)과, 상기 회로 기판(100) 상에 적층되어 상부의 열을 하부로 방출하는 열전 소자(200)와, 상기 열전 소자(200)의 상단에 적층되는 엘이디 소자(300)와, 상기 엘이디 소자(300)와 상기 열전 소자(200)의 서로 다른 타입의 전극을 독립적으로 상기 회로 기판(100)에 통전시키는 접속 수단을 구비한다.
상기에 언급되는 회로 기판(100)은 엘이디 소자들(300)이 실장되는 기판으로서, 알루미늄과 같은 금속 재질의 기판으로 이루어지는 것이 바람직하다.
상기 회로 기판(100)의 상단에는 열전 소자(200)가 적층되도록 배치된다.
상기 열전 소자(200)는 일측으로부터 발생하는 열을 타측을 통하여 방출하는 역할을 한다.
상기 열전 소자(200)는 실리콘과 같은 고열전도성의 제 1,2절연 기판(210,220)이 마련되고, 이들 사이에 P 및 N형의 열전 반도체들(230,240)이 서로 교차 배치된다.
상세하게, 제 1절연 기판(210)의 상면에는 P형 열전 반도체들(230)이 일정 간격을 이루어 실장된다. 그리고, 상기 제 1절연 기판(210)의 상면에는 상기 P형 열전 반도체들(230)을 서로 전기적으로 연결하며 외부와 접속될 수 있는 제 2 P형 금속 패드(P2)가 마련된다.
상기 제 2절연 기판(220)의 하면에는 N형 열전 반도체들(240)이 일정 간격을 이루어 실장된다. 이때, 상기 P형 및 N형 열전 반도체(230,240)의 실장 위치는 이들이 서로 교차되어 배치되는 위치를 이룰 수 있는 위치인 것이 좋다. 그리고, 상기 제 2절연 기판(220)의 상면에는 상기 P형 및N형 열전 반도체들(230,240)을 서로 전기적으로 연결하며 외부와 접속될 수 있는 제 2 N형 전극 패드(N2)가 마련된다.
여기서, 상기 제 1절연 기판(210)과 제 2절연 기판(220)은 P형및 N형 열전 반도체들(230,240)이 서로 교차 배치될 수 있도록 서로 접착될 수 있다.
이와 같은 상태에서, 상기 제 1절연 기판(210)의 하면은 회로 기판(100)의 상면에 배치된다.
따라서, 본 발명에 따르는 열전 소자(200)는 회로 기판(100) 상에 적층될 수 있다.
특히, 본 발병에 따르는 제 1절연 기판(210)과 상기 제 2절연 기판(220)은 수평선상을 따라 서로 평행하게 배치됨과 아울러, 수직선상을 따라 서로 어긋나게 배치된다.
즉, 상기 제 1절연 기판(210)과 제 2절연 기판(220) 각각은 일측으로 돌출되도록 배치되며, 따라서, 도 1에 보여 지는 바와 같이, 제 1절연 기판(210)은 좌측으로 돌출되고, 상기 돌출되는 부분의 상면에 제 2 P형 전극 패드(P2)가 마련됨으로써 상방으로 노출될 수 있다.
또한, 제 2절연 기판(220)은 우측으로 돌출되고, 상기 돌출되는 부분의 상면에 제 2 N형 금속 패드(N2)가 마련됨으로써, 상방으로 노출될 수 있다.
상기에서는 제 2 P형 및 제 2 N형의 전극 패드(P2,N2)가 제 1,2절연 기판(210,220)의 상면에 마련되는 것을 일 예로 설명하였으나, 이들은 제 1,2절연 기판(210,220)의 하면 또는 측면에 선택적으로 형성되어 질 수도 있다. 따라서, 와이어 본딩 시의 공정 설계의 요구에 능동적으로 대처할 수도 있다.
상기와 같이 구성되는 열전 소자(200)의 상면에는 엘이디 소자(300)가 배치된다.
상기 엘이디 소자(300)는 상기 제2절연 기판(220)의 상단에 적층되는 N형전극층(310)과, 상기 N형 전극층(310)의 상단에 적층되는 활성층(320)과, 상기 활성층(320)의 상단에 적층되는 P형 전극층(330)으로 구성된다.
특히, 상기 N형 전극층(310)의 폭은 상기 P형 전극층(330)의 폭 보다 일정 폭 넓게 형성될 수 있다. 또한, 상기 P형 전극층(330)은 활성층(320)과 폭이 동일하게 형성될 수 있다.
한편, 본 발명에서의 엘이디 소자(300)와 열전 소자(200) 및 회로 기판(100)은 접속 수단에 의하여 서로 전기적으로 연결된다.
상기 접속 수단은 상기 회로 기판(100)의 상면에 형성되는 제 1 P형 전극 패드(P1)와, 상기 제 1절연 기판(210) 상면에 형성되어 상기 P형 열전 반도체들(230)과 전기적으로 연결되는 제 2 P형 전극 패드(P2)와, 상기 P형 전극층(310)의 상면에 형성되는제 3 P형 전극 패드(P3)와, 상기 회로 기판(100)의 상면에 형성되는 제 1 N형 전극 패드(N1)와, 상기 제 2절연 기판(220) 상면에 형성되어 상기 N형 열전 반도체들(240)과 전기적으로 연결되는 제 2 N형 전극 패드(N2)와, 상기 N형 전극층(330)의 상면에 형성되는 제 3 N형 전극 패드(N3)와, 상기 제 1 P형 전극 패드(P1)와, 상기 제 2 P형 전극 패드(P2) 및 상기 제 3 P형 전극 패드(P3)를 전기적으로 연결하는 제 1본딩 와이어(W1)와, 상기 제 1 N형 전극 패드(N1)와, 상기 제 2 N형 전극 패드(N2) 및 상기 제3 N형 전극 패드(N3)를 전기적으로 연결하는 제 2본딩 와이어(W2)로 구성될 수 있다.
본 발명에서는, 열전 소자(200)의 상단에 엘이디 소자(300)가 직접적으로 적층됨으로써, 엘이디 소자(300)의 발광으로부터 발생되는 열이 열전 소자(200)의 제 2절연 기판(220) 측으로 유입되어 제 1절연 기판(210)을 통하여 회로 기판(100)으로 방열되는 효과를 갖는다. 즉, 본원에서의 엘이디 소자(300)는 항상 방열 기능을 하는 열전 소자(200)와 직접적으로 접촉 배치됨으로써, 봉지재(401)의 내부에서 실시간으로 방열이 이루어질 수 있다.
이에 더하여, 도 1에 보여지는 바와 같이, 열전 소자(200)의 제 1,2절연 기판(210,220)의 폭은 엘이디 소자(300)의 폭보다 일정 폭 이상으로 넓게 형성됨으로써, 엘이디 소자(300)의 측부 영역으로 발산되는 열까지 흡수하여 제 2절연 기판(220)을 통하여 외부로 효율적으로 방열할 수도 있다.
<제 2실시예>
도 2를 참조 하면, 본발명의 엘이디 패키지는 회로 기판(100)과, 상기 회로 기판(100) 상에 적층되어 상부의 열을 하부로 방출하는 열전 소자(200')와, 상기 열전 소자(200')의 상단에 적층되는 엘이디 소자(300)와, 상기 엘이디 소자(300)와 상기 열전 소자(300)의 서로 다른 타입의 전극을 독립적으로 상기 회로 기판(100)에 통전시키는 접속 수단을 구비한다.
여기서, 제 2실시예에서의 열전 소자(200')와 엘이디 소자(300)는 제 1실시예와 실질적으로 동일할 수 있다. 다만, 제 1절연 기판(210')과 제 2절연 기판(220')은 수평선상 및 수직선상을 따라 서로 평행하게 배치되고, 엘이디 소자(300)의 N형 전극층(310)의 폭은 상기 P형 전극층(330)의 폭 보다 일정 폭 넓게 형성될 수 있다.
이러한 경우, 상기 접속 수단은 상기 제 1절연 기판(210')의 하면에 형성되는 P형 전극 패드(PD)와, 상기 P형 전극층(330)과 P형 열전 반도체(230')가 연결되도록 상기 엘이디 소자(300)와 상기 열전 소자(200')를 관통하는 제1비아홀(VH1)과, 상기 제 1비아홀(VH1)을 통하여 상기 P형 전극층(330)과 상기 P형 열전 반도체(230') 및 상기 P형 전극 패드(PD)를 전기적으로 연결하는 제 1도선(미도시)과, 상기 제1절연 기판(210')의 하면에 형성되는 N형전극 패드(ND)와, 상기 N형 전극층(ND)과 N형 열전 반도체(240')가 연결되도록 상기 엘이디 소자(300)와 상기 열전 소자(200')를 관통하는 제 2비아홀(VH2)과, 상기 제 2비아홀(VH2)을 통하여 상기 N형전극층(310)과 상기 N형 열전 반도체(240') 및 상기 N형 전극 패드(ND)를 전기적으로 연결하는 제 2도선(미도시)을 구비한다.
물론, 본 발명에서, 상기 제 1,2도선은 별도의 도선일 수도 있지만, 각 비아홀(VH1,VH2) 내벽에 형성되는 도금층 또는 비아홀(VH1,VH2) 내부에 채워지는 도금재일 수 있다.
그리고, 상기 P형 전극 패드(PD) 및 상기 N형 전극 패드(ND) 각각은 상기 회로 기판(100) 상의 서로 다른 접점에 솔더볼(S)을 통하여 솔더링될 수 있다.
제 2실시예에서는, 제 1실시예에서 보여지는 바와 같은 와이어 본딩을 사용하지 않고, 제 1,2비아홀(VH1,VH2)을 통하여 P형 전극층(330)과 P형 열전 반도체(230')를 P형 전극 패드(PD)에, 그리고, N형 전극층(310)과 N형열전 반도체(240')를 N형 전극 패드(ND)에 각각 연결시킬 수 있다. 그리고, 상기 P형 및 N형 전극 패드(PD,ND)를 독립적으로 회로 기판(100)의 접점에 솔더볼(S)을 통하여 솔더링함으로써, 열전 소자(200')와 직접적으로 접합되는 엘이디 소자(300)를 회로 기판(100)에 용이하게 솔더링 할 수 있다.
또한, 제 2실시예에서도 열전 소자(200')의 상단에 엘이디 소자(300)가 면 접촉되록 적층됨으로써, 엘이디 소자(300)의 발광으로부터 발생되는 열이 열전 소자의 제 2절연 기판(220')측으로 유입되어 제 1절연 기판(210')을 통하여 회로 기판으로 방열되는 효과를 갖는다. 즉, 본원에서의 엘이디 소자(300)는 항상 방열 기능을 하는 열전 소자(200')와 직접적으로 접촉 배치됨으로써, 봉지재(401)의 내부에서 실시간으로 방열이 이루어질 수 있다.
따라서, 본 발명에서의 제 1,2실시예서와 같이 엘이디 소자(300)를 열전 소자(200,200')에 면 접촉되도록 배치함으로써, 본 발명은 엘이디 소자(300)의 열적 문제를 개선할 수 있다.
도 3은 열전 소자가 히트 싱크와 접하는 경우와, 열전 소자가 회로 기판과 접하는 경우 및 열전 소자를 사용하지 않는 경우에 대한 온도 변화 결과를 보여주고 있다.
먼저, (a)는 열전 소자가 히트 싱크와 접하는 경우로서, 엘이디(LED) 조명의 열적 문제를 다소 해결은 할 수 있다고 판단되지만, 엘이디 베리어 칩(300, 또는 엘이디 소자)의 온도는 섭씨 71.2℃를 이루는 것을 알 수 있다.
(b)는 열전 소자가 회로 기판과 접하는 경우로서, 엘이디 조명의 열적 문제를 해결할 뿐 만 아니라, 엘이디 베리어 칩(300)의 온도를 64.21℃를 이루도록 하고, 엘이디 조명 제품의 수명을 효율적으로 향상시킬 수 있다.
(c)는 열전 소자를 사용하지 않는 경우로서, 전반적으로 엘이디 베리어 칩(300)의 온도를 냉각시키지 못하고, 71.2℃를 상회하는 결과를 보여주고 있다.
통상, 엘이디 소자(300)의 온도가 10℃상승 할 때, 엘이디 소자(300)의 수명이 10% 감소하는 것으로 보았을 경우에, 본 발명에서와 같이 열전 소자와 엘이디 소자(300)를 직접적으로 접촉 배치하는 경우가 엘이디 소자의 수명을 향상시킬 수 있다.
다음은, 본 발명의 엘이디 패키지 제조 방법을 설명하도록 한다.
도 1을 참조 하면, 엘이디 패키지 제조 방법은 한 장의 제 1절연 기판(210)에 P형 열전 반도체(230)를 형성한다.
그리고, 두 장의 제 2절연 기판(220)에 N형 열전 반도체(240)를 형성한다.
상기 두 장의 제 2절연 기판들(220) 중 어느 한 장의 기판을 사용하여, N형 열전 반도체(240)가 형성되는 면의 반대면에 엘이디 소자(300)를 형성한다.
상기 두 장의 제 2절연 기판들(220)을 서로 접합하고, 상기 제 1절연 기판(210)과 상기 서로 접합되는 두 장의 제 2절연 기판(220)을 접합하여 열전 소자(300)를 형성한다.
또한, 본 발명에서는 제 1절연 기판(210)에 P형 열전 반도체(230)를 형성하고, 제 2절연 기판(220)에 N형 열전 반도체(240)를 형성하고, 상기 제 1절연 기판(210)과 상기 제 2절연 기판(220)을 서로 접합하여 열전 소자(200)를 형성할 수 있다.
그리고, 다른 절연 기판을 사용하여 엘이디 소자(300)를 형성하고, 상기 열전 소자(200)와 상기 엘이디 소자(300)를 접합할 수 있다.
상기의 두 실시에서, 상기 접합은 다이렉트 본딩 또는 초음파 접합 또는 접합제 도포 중 어느 하나로 이룰 수 있다.
한편, 제 1절연 기판(210)에 P형 열전 반도체(230)를 형성하고, 제 2절연 기판(220)에 N형 열전 반도체(240)를 형성하고, 상기 제 1절연 기판(210)과 상기 제 2절연 기판(220)을 서로 접합하여 열전 소자(200)를 형성하고, 상기 열전 소자(200)를 회로 기판(100)에 와이어 본딩 또는 솔더볼 중 어느 하나를 사용하여 접합할 수 있다. 상기 접합 방법은 상기에 기술한 바와 같다.
그리고, 상기 열전 소자(200) 상단에 엘이디 소자(300)를 접합하고, 상기 엘이디 소자(300)를 에워싸는 몰드 베이스에 렌즈(400)를 형성하고, 상기 렌즈(400)로 에워싸여지는 상기 몰드 베이스의 내부 공간에 형광체 또는 실리콘 중 어느 하나의 봉지재(401)를 도포할 수 있다.
또한, 제 1절연 기판(210)에 P형 열전 반도체(230)를 형성하고, 제 2절연 기판(220)에 N형 열전 반도체(240)를 형성하고, 상기 제 1절연 기판(210)과 상기 제 2절연 기판(220)을 서로 접합하여 열전 소자(200)를 형성하고, 상기 열전 소자(200) 상단에 엘이디 소자(300)를 접합할 수 있다.
그리고, 상기 열전 소자(200)와 상기 엘이디 소자(300)를 회로 기판(100)에 와이어 본딩 또는 솔더볼 중 어느 하나를 사용하여 동시에 접합할 수 있다.
이어, 상기 엘이디 소자(300)를 에워싸는 몰드 베이스에 렌즈(400)를 형성하고, 상기 렌즈(400)로 에워싸여지는 상기 몰드 베이스의 내부 공간에 형광체 또는 실리콘 중 어느 하나의 봉지재(401)를 도포할 수 있다.
여기서, 상기 회로 기판(100)은 메탈 코어 또는 FR4 중 어느 하나로 이루고, 링 형상으로 형성되는 것이 좋다.
또한, 상기 회로 기판(100)은 메탈 코어 또는 FR4 중 어느 하나로 이루어지는 두 장의 회로 기판으로 준비하고, 상기 두 장의 회로 기판 중 어느 하나의 회로 기판에는 패드를 형성하고, 다른 하나의 기판은 원형 혹은 다각형 모양 중 어느 하나로 형성하고, 상기 두 장의 회로 기판을 접합하여 이루어질 수도 있다.
상기의 미설명 부호 '400'은 렌즈이다.
100 : 회로 기판 200, 200': 열전 소자
210, 210': 제 1절연 기판 220, 220': 제 2절연 기판
230, 230': P형 열전 반도체 240, 240': N형 열전 반도체
300 : 엘이디 소자 310 : N형 전극층
320 : 활성층 330 : P형 전극층
400 : 렌즈 401 : 봉지재

Claims (14)

  1. 회로 기판;
    상기 회로 기판 상에 적층되어 상부의 열을 하부로 방출하는 열전 소자;
    상기 열전 소자의 상단에 적층되는 엘이디 소자; 및
    상기 엘이디 소자와 상기 열전 소자의 서로 다른 타입의 전극을 독립적으로 상기 회로 기판에 통전시키는 접속 수단을 포함하는 것을 특징으로 하는 열전 소자를 갖는 엘이디 패키지.
  2. 제 1항에 있어서,
    상기 열전 소자는,
    상기 회로 기판 상에 적층되며, 상단에 다수의 P형 열전 반도체들이 실장되되는 고열 전도성 재질의 제 1절연 기판과, 상기 제 1절연 기판의 상부에 배치되며, 하단에 상기 다수의 P형 열전 반도체들의 사이에 위치되도록 다수의 N형 열전 반도체들이 실장되는 N형금속 패드가 형성되는 고열 전도성 재질의 제 2절연 기판을 구비하고,
    상기 엘이디 소자는,
    상기 제 2절연 기판의 상단에 적층되는 N형 전극층과, 상기 N형 전극층의 상단에 적층되는 활성층과, 상기 활성층의 상단에 적층되는 P형 전극층을 구비하는 것을 특징으로 하는 열전 소자를 갖는 엘이디 패키지.
  3. 제 2항에 있어서,
    상기 제 1절연 기판과 상기 제 2절연 기판은 수평선상을 따라 서로 평행하게 배치되되, 수직선상을 따라 서로 어긋나게 배치되고,
    상기 N형 전극층의 폭은 상기 P형 전극층의 폭 보다 일정 폭 넓게 형성되는 것을 특징으로 하는 열전 소자를 갖는 엘이디 패키지.
  4. 제 3항에 있어서,
    상기 접속 수단은,
    상기 회로 기판의 상면에 형성되는 제 1 P형 전극 패드와, 상기 제 1절연 기판 상면에 형성되어 상기 P형 열전 반도체들과 전기적으로 연결되는 제 2 P형 전극 패드와, 상기 P형 전극층의 상면에 형성되는 제 3 P형 전극 패드와,
    상기 회로 기판의 상면에 형성되는 제 1 N형 전극 패드와, 상기 제 2절연 기판 상면에 형성되어 상기 N형 열전 반도체들과 전기적으로 연결되는 제 2 N형 전극 패드와, 상기 N형 전극층의 상면에 형성되는 제 3 N형 전극 패드와,
    상기 제 1 P형 전극 패드와, 상기 제 2 P형 전극 패드 및 상기 제 3 P형 전극 패드를 전기적으로 연결하는 제 1본딩 와이어와,
    상기 제 1 N형 전극 패드와, 상기 제 2 N형 전극 패드 및 상기 제 3 N형 전극 패드를 전기적으로 연결하는 제 2본딩 와이어를 구비하는 것을 특징으로 하는 열전 소자를 갖는 엘이디 패키지.
  5. 제 2항에 있어서,
    상기 제 1절연 기판과 상기 제 2절연 기판은 수평선상 및 수직선상을 따라 서로 평행하게 배치되되,
    상기 N형 전극층의 폭은 상기 P형 전극층의 폭 보다 일정 폭 넓게 형성되는 것을 특징으로 하는 열전 소자를 갖는 엘이디 패키지.
  6. 제 5항에 있어서,
    상기 접속 수단은,
    상기 제 1절연 기판의 하면에 형성되는 P형 전극 패드와, 상기 P형전극층과 상기 P형 열전 반도체가 연결되도록 상기 엘이디 소자와 상기 열전 소자를 관통하는 제1비아홀과, 상기 제 1비아홀을 통하여 상기 P형 전극층과 상기 P형 열전 반도체 및 상기 P형 전극 패드를 전기적으로 연결하는 제 1도선과,
    상기 제 1절연 기판의 하면에 형성되는 N형 전극 패드와, 상기 N형전극층과 상기 N형 열전 반도체가 연결되도록 상기 엘이디 소자와 상기 열전 소자를 관통하는 제 2비아홀과, 상기 제 2비아홀을 통하여 상기 N형 전극층과 상기 N형 열전 반도체 및 상기 N형 전극 패드를 전기적으로 연결하는 제 2도선을 구비하되,
    상기 P형 전극 패드 및 상기 N형 전극 패드 각각은 상기 회로 기판 상의 서로 다른 접점에 솔더볼을 통하여 솔더링되는 것을 특징으로 하는 열전 소자를 갖는 엘이디 패키지.
  7. 한 장의 제 1절연 기판에 P형 열전 반도체를 형성하고,
    두 장의 제 2절연 기판에 N형 열전 반도체를 형성하고,
    상기 두 장의 제 2절연 기판들 중 어느 한 장의 기판을 사용하여, N형 열전 반도체가 형성되는 면의 반대면에 엘이디 소자를 형성하고,
    상기 두 장의 제 2절연 기판들을 서로 접합하고,
    상기 제 1절연 기판과 상기 서로 접합되는 두 장의 제 2절연 기판을 접합하여 열전 소자를 형성하는 것을 특징으로 하는 엘이디 패키지 제조 방법.
  8. 제 1절연 기판에 P형 열전 반도체를 형성하고,
    제 2절연 기판에 N형 열전 반도체를 형성하고,
    상기 제 1절연 기판과 상기 제 2절연 기판을 서로 접합하여 열전 소자를 형성하고,
    다른 절연 기판을 사용하여 엘이디 소자를 형성하고
    상기 열전 소자와 상기 엘이디 소자를 접합하는 것을 특징으로 하는 엘이디 패키지 제조 방법.
  9. 제 7항에 있어서,
    상기 두 장의 제 2절연 기판들의 접합 및 상기 제 1절연 기판과 상기 서로 접합되는 두 장의 제 2절연 기판의 접합은,
    다이렉트 본딩 또는 초음파 접합 또는 접합제 도포 중 어느 하나로 이루는 것을 특징으로 하는 엘이디 패키지 제조 방법.
  10. 제 1절연 기판에 P형 열전 반도체를 형성하고,
    제 2절연 기판에 N형 열전 반도체를 형성하고,
    상기 제 1절연 기판과 상기 제 2절연 기판을 서로 접합하여 열전 소자를 형성하고,
    상기 열전 소자를 회로 기판에 와이어 본딩 또는 솔더볼 중 어느 하나를 사용하여 접합하고,
    상기 열전 소자 상단에 엘이디 소자를 접합하고,
    상기 엘이디 소자를 에워싸는 몰드 베이스에 렌즈를 형성하고,
    상기 렌즈로 에워싸여지는 상기 몰드 베이스의 내부 공간에 형광체 또는 실리콘 중 어느 하나의 봉지재를 도포하는 것을 특징으로 하는 엘이디 패키지 제조 방법.
  11. 제 1절연 기판에 P형 열전 반도체를 형성하고,
    제 2절연 기판에 N형 열전 반도체를 형성하고,
    상기 제 1절연 기판과 상기 제 2절연 기판을 서로 접합하여 열전 소자를 형성하고,
    상기 열전 소자 상단에 엘이디 소자를 접합하고,
    상기 열전 소자와 상기 엘이디 소자를 회로 기판에 와이어 본딩 또는 솔더볼 중 어느 하나를 사용하여 동시에 접합하고,
    상기 엘이디 소자를 에워싸는 몰드 베이스에 렌즈를 형성하고,
    상기 렌즈로 에워싸여지는 상기 몰드 베이스의 내부 공간에 형광체 또는 실리콘 중 어느 하나의 봉지재를 도포하는 것을 특징으로 하는 엘이디 패키지 제조 방법.
  12. 제 10항 또는 제 11항에 있어서,
    상기 회로 기판은,
    메탈 코어 또는 FR4 중 어느 하나로 이루고, 링 형상으로 형성되는 것을 특징으로 하는 엘이디 패키지 제조 방법.
  13. 제 10항 또는 제 11항에 있어서,
    상기 회로 기판은,
    메탈 코어 또는 FR4 중 어느 하나로 이루어지는 두 장의 회로 기판으로 준비하고,
    상기 두 장의 회로 기판 중 어느 하나의 회로 기판에는 패드를 형성하고, 다른 하나의 기판은 원형 혹은 다각형 모양 중 어느 하나로 형성하고,
    상기 두 장의 회로 기판을 접합하여 이루어지는 것을 특징으로 하는 엘이디 패키지 제조 방법.
  14. 제 8항에 있어서,
    상기 제 1절연 기판과 상기 제 2절연 기판의 접합 및 상기 열전 소자와 상기 엘이디 소자의 접합은,
    다이렉트 본딩 또는 초음파 접합 또는 접합제 도포 중 어느 하나로 이루어지는 것을 특징으로 하는 엘이디 패키지 제조 방법.
KR1020110036437A 2011-04-19 2011-04-19 열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법 KR101259876B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110036437A KR101259876B1 (ko) 2011-04-19 2011-04-19 열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법
PCT/KR2012/003000 WO2012144819A2 (ko) 2011-04-19 2012-04-19 열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110036437A KR101259876B1 (ko) 2011-04-19 2011-04-19 열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120118823A KR20120118823A (ko) 2012-10-29
KR101259876B1 true KR101259876B1 (ko) 2013-05-02

Family

ID=47042049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110036437A KR101259876B1 (ko) 2011-04-19 2011-04-19 열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법

Country Status (2)

Country Link
KR (1) KR101259876B1 (ko)
WO (1) WO2012144819A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018117361A1 (ko) * 2016-12-23 2018-06-28 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342557A (ja) 2003-05-19 2004-12-02 Seiko Epson Corp 照明装置および投射型表示装置
JP2007149469A (ja) 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 光源装置、直視型画像表示装置及び投写型表示装置
US20080006843A1 (en) 2006-02-20 2008-01-10 Industrial Technology Research Institute Light emitting diode package structure and fabricating method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209959A (ja) * 2004-01-23 2005-08-04 Kyocera Corp 発光素子収納用パッケージおよび発光装置
KR100928728B1 (ko) * 2008-03-28 2009-11-27 홍지영 펠티어 효과를 이용한 발광다이오드 조명기구의 냉각장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342557A (ja) 2003-05-19 2004-12-02 Seiko Epson Corp 照明装置および投射型表示装置
JP2007149469A (ja) 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 光源装置、直視型画像表示装置及び投写型表示装置
US20080006843A1 (en) 2006-02-20 2008-01-10 Industrial Technology Research Institute Light emitting diode package structure and fabricating method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018117361A1 (ko) * 2016-12-23 2018-06-28 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법
US10410998B2 (en) 2016-12-23 2019-09-10 Lumens Co., Ltd. Micro-LED module and method for fabricating the same

Also Published As

Publication number Publication date
KR20120118823A (ko) 2012-10-29
WO2012144819A3 (ko) 2013-01-10
WO2012144819A2 (ko) 2012-10-26

Similar Documents

Publication Publication Date Title
US9360167B2 (en) LED module and LED lamp employing same
JP4241658B2 (ja) 発光ダイオード光源ユニット及びそれを用いて形成した発光ダイオード光源
JP5082083B2 (ja) Ｌｅｄ照明装置
JP5770006B2 (ja) 半導体発光装置
KR20140071878A (ko) 발광장치 및 조명장치
JP2005158957A (ja) 発光装置
JP5210433B2 (ja) Ｌｅｄユニット
JP4674487B2 (ja) 表面実装型発光装置
JP2014132629A (ja) 発光装置及び照明装置
US20160315240A1 (en) Mounting assembly and lighting device
KR101055074B1 (ko) 발광 장치
US20150280092A1 (en) Floating heat sink support with copper sheets and led package assembly for led flip chip package
JP2011103353A (ja) 発光モジュール
JP2014116411A (ja) 発光素子搭載用基板および発光装置
JP6210720B2 (ja) Ｌｅｄパッケージ
KR101259876B1 (ko) 열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법
JP6537410B2 (ja) 発光装置の製造方法
JP2013089732A (ja) 半導体装置
KR101248607B1 (ko) 열우물을 이용한 방열구조를 가지는 led 어레이 모듈
JP4862808B2 (ja) 発光装置
KR102033763B1 (ko) 방열 기판 및 이를 포함하는 광원 모듈
TWI476968B (zh) 發光裝置
TWI546987B (zh) 發光裝置
JP2020516066A (ja) 固体光エミッタパッケージ、ランプ、照明器具、及び固体光エミッタパッケージの製造方法
KR101138442B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee