JP2014225588A

JP2014225588A - 半導体発光素子アレイ

Info

Publication number: JP2014225588A
Application number: JP2013104639A
Authority: JP
Inventors: 宮地　護; Mamoru Miyaji; 護宮地; 竜舞斎藤; Tatsuma Saito; 崇子林; Takako Hayashi; 孝信赤木; Takanobu Akagi; 良介河合; Ryosuke Kawai; 裕介横林; Yusuke Yokobayashi; 康之柴田; Yasuyuki Shibata
Original assignee: Stanley Electric Co Ltd
Current assignee: Stanley Electric Co Ltd
Priority date: 2013-05-17
Filing date: 2013-05-17
Publication date: 2014-12-04
Anticipated expiration: 2033-05-17
Also published as: JP6106522B2

Abstract

【課題】複数のビアタイプ半導体発光素子を含む半導体発光素子アレイに生じうる輝度ムラを抑制する。【解決手段】半導体発光素子アレイ１００は、支持基板１２と、支持基板１２上に配置される、光反射性および電気伝導性を有する光反射導電層７０と、光反射導電層７０上に配置される、ビア構造を有する第１半導体発光素子１０１ａと、光反射導電層７０上に第１半導体発光素子１０１ａと間隙１０１ｚを空けて配置される、ビア構造を有する第２半導体発光素子１０１ｂと、を備え、第１および第２半導体発光素子１０１ａ、１０１ｂの間隙１０１ｚから露出する光反射導電層７０が、第１および第２半導体発光素子１０１ａ、１０１ｂの間隙１０１ｚに画定される間隙領域の大部分を占有する。【選択図】図１−１

Description

本発明は、ビア構造を有する半導体発光素子を含む半導体発光素子アレイに関する。

ＧａＮ等の窒化物半導体を用いた半導体発光素子は、紫外光ないし青色光を発光することができ、さらに蛍光体を利用することにより白色光を発光することができる。このような半導体発光素子は、たとえば照明などに用いられる。

半導体発光素子は、たとえば、ｎ型ＧａＮ層、発光性を有するＧａＮ系活性層およびｐ型ＧａＮ層が積層する光半導体積層と、ｎ型およびｐ型ＧａＮ層に接触して、光半導体積層に電圧を印加することができる電極と、から構成される。半導体発光素子は、電極の構造や配置位置に応じて、対向電極タイプやフリップチップタイプ、ジャンクションダウンタイプ、ビアタイプ等に分類される。

ＧａＮ系光半導体積層を成長させるための基板として、一般的にサファイア基板が用いられる。しかし、サファイア基板は、熱伝導率が比較的低く放熱性が劣るため、大電流が投入されるデバイスの支持基板には相応しくない。そこで、近年は、サファイア基板にＧａＮ系光半導体積層を成長させた後、当該光半導体積層を放熱性に有利なシリコン基板などに接着して、サファイア基板をレーザリフトオフや研磨などにより除去する方法が開発されている（たとえば、特許文献１）。

高い光出力が求められる照明、たとえば車両用灯具に半導体発光素子を用いる場合、一般的に、複数の半導体発光素子を電気的に直列ないし並列に接続して用いる（半導体発光素子アレイ）。この場合、半導体発光素子が配置される領域が発光領域となり、半導体発光素子の間隙に画定される領域が非発光領域となる。発光領域と非発光領域との間には、著しい光強度分布（輝度ムラ）が生じる可能性がある。

特開２０１０−０５６４５８号公報

本発明の目的は、複数のビアタイプ半導体発光素子を含む半導体発光素子アレイに生じうる輝度ムラを抑制することにある。

本発明の主な観点によれば、支持基板と、前記支持基板上に配置され、相互に分離して一方向に順に配列する、光反射性および電気伝導性を有する第１〜第３光反射導電層と、前記第１および第２光反射導電層上に配置される第１半導体発光素子であって、該第１および第２光反射導電層上方に配置され、第１導電型を有する第１下側半導体層、発光性を有する第１活性層、および、該第１導電型とは異なる導電型を有する第１上側半導体層が順に積層し、該第１光反射導電層上方において、該第１下側半導体層および該第１活性層が除去されて該第１上側半導体層が該第１光反射導電層と相対する第１ビア領域を有する第１光半導体積層と、該第１光反射導電層と該第１光半導体積層との間に配置され、該第１光反射導電層と該第１ビア領域における第１上側半導体層とを電気的に接続する第１ビア導電部材と、該第２光反射導電層と該第１光半導体積層との間に配置され、該第２光反射導電層と該第１下側半導体層とを電気的に接続する第１導電部材と、を含む第１半導体発光素子と、前記第２および第３光反射導電層上に、前記第１半導体発光素子と間隙を空けて、前記第２光反射導電層が露出するように配置される第２半導体発光素子であって、該第２および第３光反射導電層上方に配置され、第２導電型を有する第２下側半導体層、発光性を有する第２活性層、および、該第２導電型とは異なる導電型を有する第２上側半導体層が順に積層し、該第２光反射導電層上方において、該第２下側半導体層および該第２活性層が除去されて該第２上側半導体層が該第２光反射導電層と相対する第２ビア領域を有する第２光半導体積層と、該第２光反射導電層と該第２光半導体積層との間に配置され、該第２光反射導電層と該第２ビア領域における第２上側半導体層とを電気的に接続する第２ビア導電部材と、該第３光反射導電層と該第２光半導体積層との間に配置され、該第３光反射導電層と該第２下側半導体層とを電気的に接続する第２導電部材と、を含む第２半導体発光素子と、を備る半導体発光素子アレイ、が提供される。

複数のビアタイプ半導体発光素子を含む半導体発光素子アレイに生じうる輝度ムラを抑制することができる。

および、図１Ａは、実施例による半導体発光素子アレイを全体的に示す平面図であり、図１Ｂは、半導体発光素子アレイを構成する個々の半導体発光素子を示す断面図であり、図１Ｃは、相互に隣接する半導体発光素子の電気的接続構造を示す断面図であり、図１Ｄ〜図１Ｆは、相互に隣接する半導体発光素子の電気的接続構造を示す平面図である。、および、図２Ａ〜図２Ｌは、実施例によるＬＥＤアレイを製造する様子を示す断面図である。図３Ａおよび図３Ｂは、実施例によるＬＥＤアレイの変形例の一部を示す平面図である。

以下、図１Ａ〜図１Ｆを参照して、本発明の実施例による半導体発光素子アレイ（ＬＥＤアレイ）の構成を説明する。なお、図中に示す各構成の相対的なサイズは、実際のものと異なっている。

図１Ａは、実施例によるＬＥＤアレイ１００を全体的に示す平面図である。ＬＥＤアレイ１００は、たとえば電気的に直列に接続される複数の半導体発光素子（ＬＥＤ素子）１０１と、複数のＬＥＤ素子１０１を覆う蛍光層９０と、を含む。このようなＬＥＤアレイ１００は、たとえば車両用灯具に用いられる。

複数のＬＥＤ素子１０１は、光反射性および電気伝導性を有する融着層（光反射導電層）７０を介して、支持基板１２に支持されている。支持基板１２の両端には、直列接続された複数のＬＥＤ素子１０１に電力を供給するための給電パッド７０ｐが載置されている。

なお、支持基板１２は、放熱性に優れた（熱伝導率が高い）部材から構成され、たとえばＳｉから構成される。支持基板１２表面には、ＳｉＯ_２などを含む絶縁膜１２ａが形成されている。また、蛍光層９０は、たとえば蛍光体微粒子を含む封止樹脂から構成される。

図１Ｂは、ＬＥＤアレイ１００を構成するいずれか１つのＬＥＤ素子１０１を示す断面図である。図１Ｂは、たとえば図１ＡにおけるＩＢ−ＩＢ断面に対応する。なお、ＬＥＤアレイ１００を構成する複数のＬＥＤ素子１０１は、いずれも同様の構成を有するものとする。ＬＥＤ素子１０１は、主に、光半導体積層２０と、ｐ側電極３０と、絶縁層４０と、ｎ側電極５０と、導電層６０と、を含む構成である。

光半導体積層２０は、少なくともｐ型半導体層（下側半導体層）２４、発光性を有する活性層（発光層）２３およびｎ型半導体層（上側半導体層）２２が順に積層する多層構造を有する。光半導体積層２０において、ｐ型半導体層２４側の表面を第１の面とし、ｎ型半導体層２２側の表面を第２の面と呼ぶこととする。このとき、光半導体積層２０の第１の面は、ｐ型半導体層２４と活性層２３とが除去（エッチング）されてｎ型半導体層２２が表出する凹領域（ビア領域）２０ｎ、および、ｐ型半導体層２４が表出する凸領域（平坦領域）２０ｐを含む。なお、図１Ｂでは、便宜的に、光半導体積層２０の第１の面に１つのビア領域２０ｎが形成されている様子を示すが、実際には、ビア領域２０ｎは複数設けられていることとする（図１Ｄ参照）。

光半導体積層２０の各層は、Ａｌ_ｘＩｎ_ｙＧａ_ｚＮ（ｘ＋ｙ＋ｚ＝１）で表されるＧａＮ系半導体から構成される。ｐ型半導体層２４およびｎ型半導体層２２は、たとえばそれぞれｐ型ＧａＮおよびｎ型ＧａＮから構成される。活性層２４は、たとえばＧａＮを含む障壁層およびＩｎＧａＮを含む井戸層からなる多重量子井戸構造を有する。

なお、光半導体積層２０は、このような構成に限らず、ｎ型半導体層２３上面に、いわゆるマイクロコーン構造層（微細凹凸層）２２ａを形成してもかまわない。また、たとえば、ｐ型半導体層２４と活性層２３との間に、ＡｌＧａＮからなるクラッド層（電子ブロック層）を含む構成としてもよい。さらに、たとえば、活性層２３とｎ型半導体層２２との間に、ＧａＮおよびＩｎＧａＮが積層する超格子構造層（歪緩和層）を含む構成としてもよい。

また、光半導体積層２０の第２の面（ｎ型半導体層２２表面，マイクロコーン構造層２２ａ表面）には、ＳｉＯ_２などからなる、電気絶縁性を有する表面保護膜８０が設けられている。

ｎ側電極５０は、光半導体積層２０の第１の面側に、ビア領域２０ｎ内のｎ型半導体層２２と接して配置される。ｎ側電極５０には、たとえばＡｇやＡｌなどの光反射率が高い部材を用いることが好ましい。

ｐ側電極３０は、光半導体積層２０の第１の面側に、ｎ側電極５０（ないしビア領域２０ｎ）を避けるように、光半導体積層２０のｐ型半導体層２４と接して配置される。ｐ側電極３０は、少なくとも光反射率が高いＡｇなど含む部材から構成される。

絶縁層４０は、ｐ側電極３０とｎ側電極５０とが電気的に接続しないように、ｐ側電極３０とｎ側電極５０との間に配置されるとともに、ｐ側電極３０を覆うように配置される。また、ビア領域２０ｎの内側面におけるｐ型半導体層２４および活性層２３とｎ側電極５０とが電気的に接続しないように、ビア領域２０ｎの内側面を覆うように配置されている。絶縁層４０は、たとえばＳｉＯ_２やＳｉＮなどから構成される。

導電層６０は、絶縁層４０を覆うように配置され、ｎ側電極５０と電気的に接続する第１導電領域６０ａと、絶縁層４０を貫通してｐ側電極３０と電気的に接続する第２導電領域６０ｂと、を含む。第１および第２導電領域６０ａ，６０ｂは、間隙６０ｚを空けて配置されており、相互に電気的に分離されている。導電層６０は、たとえば光反射率が高いＡｇなど含む部材から構成される。

導電層６０（第１および第２導電領域６０ａ，６０ｂ）を介して、ｐ側電極３０およびｎ側電極５０から光半導体積層２０に電力が供給される、つまり、光半導体積層２０のｐ型半導体層２４およびｎ型半導体層２２の間に電流が注入されることにより、活性層２３に発光が生じる。活性層２４から放出された光において、一部は直接ｎ型半導体層２２表面（光半導体積層２０第２の面）から出射され、その他の一部は、ｐ側電極３０に反射された後、ｎ型半導体層２２表面から出射される。

図１Ｃは、相互に隣接するＬＥＤ素子１０１の電気的接続構造を示す断面図である。ここで、ＬＥＤアレイ１００を構成する複数のＬＥＤ素子１０１のうちいずれか１つのＬＥＤ素子１０１（図中右側のＬＥＤ素子）を第１ＬＥＤ素子１０１ａと呼び、第１ＬＥＤ素子１０１ａに隣接するＬＥＤ素子１０１（図中左側のＬＥＤ素子）を第２ＬＥＤ素子１０１ｂと呼ぶこととする。

第１および第２ＬＥＤ素子１０１ａ，１０１ｂは、支持基板１２上方に、間隙１０１ｚを空けて配置されており、第１・第２接合層７１，７２を含む融着層７０を介して、表面に絶縁膜１２ａが形成された支持基板１２と物理的に結合する。融着層７０は、光反射性および導電性を有する部材、たとえばＡｕを含んで構成され、間隙７０ｚを空けて相互に物理的および電気的に分離する複数の融着領域（図中右側から左側に向かって配列する第１〜第３融着領域７０ａ〜７０ｃ）を含む。

第１ＬＥＤ素子１０１ａは、融着層７０の第１および第２融着領域７０ａ，７０ｂ上に、導電層６０の間隙６０ｚ（図１Ｂ）と融着層７０の間隙７０ｚとが重なるように配置される。そして、光半導体積層２０のビア領域２０ｎは第１融着領域７０ａ上方に配置されており、ｎ側電極５０と導通する導電層６０の第１導電領域６０ａが、融着層７０の第１融着領域７０ａと電気的に接続する。また、ｐ側電極３０と導通する導電層６０の第２導電領域６０ｂが、融着層７０の第２融着領域７０ｂと電気的に接続する。

また、第２ＬＥＤ素子１０１ｂは、融着層７０の第２および第３融着領域７０ｂ，７０ｃ上に、導電層６０の間隙６０ｚ（図１Ｂ）と融着層７０の間隙７０ｚとが重なるように配置される。そして、光半導体積層２０のビア領域２０ｎは第２融着領域上方に配置されており、ｎ側電極５０と導通する導電層６０の第１導電領域６０ａが、融着層７０の第２融着領域７０ｂと電気的に接続する。また、ｐ側電極３０と導通する導電層６０の第２導電領域６０ｂが、融着層７０の第３融着領域７０ｃと電気的に接続する。

第１ＬＥＤ素子１０１ａのｎ側電極５０に導通する第１融着領域７０ａは、第２ＬＥＤ素子１０１ｂとは反対側に配置されるＬＥＤ素子のｐ側電極に導通する融着領域、ないし、給電パッド７０ｐ（図１Ａ参照）と連続的に形成されている。また、第２ＬＥＤ素子１０１ｂのｐ側電極３０に導通する第３融着領域７０ｃは、第１ＬＥＤ素子１０１ａとは反対側に配置されるＬＥＤ素子のｎ側電極に導通する融着領域、ないし、給電パッド７０ｐと連続的に形成されている。これにより、ＬＥＤアレイ１００を構成する複数のＬＥＤ素子１０１は電気的に直列に接続されることになる。

なお、第１および第２ＬＥＤ素子１０１ａ，１０１ｂの間隙１０１ｚからは、融着層７０の第２融着領域７０ｂを覗くことができる。

給電パッド７０ｐ（図１Ａ参照）から電力を供給することにより、電気的に直列に接続された複数のＬＥＤ素子１０１各々の光半導体積層２０（特にその活性層）に電流が注入され、光半導体積層２０（特にそのｎ型半導体層）から光が放出される。実施例の場合、光半導体積層２０はＧａＮ系半導体により構成されているため、青色光ないし紫外光が放出される。このとき、複数のＬＥＤ素子１０１上、および、それらの間隙１０１ｚに、黄色光を放出する蛍光層９０（図１Ａ参照）を配置することにより、ＬＥＤアレイ１００（図１参照）から白色光が出射される。

図１Ｄ〜図１Ｆは、相互に隣接するＬＥＤ素子１０１（第１および第２ＬＥＤ素子１０１ａ，１０１ｂ）を示す平面図である。図１Ｄは、第１および第２ＬＥＤ素子１０１ａ，１０１ｂにおける光半導体積層２０の全体的平面形状を主に示す。図１Ｅは、第１および第２ＬＥＤ素子１０１ａ，１０１ｂにおけるｐ側電極３０、および、ｎ側電極５０の全体的平面形状を主に示す。図１Ｆは、第１および第２ＬＥＤ素子１０１ａ，１０１ｂにおける導電層６０の第１および第２導電領域６０ａ，６０ｂ、ならびに、融着層７０の第１〜第３融着領域７０ａ〜７０ｃの全体的平面形状を主に示す。なお、図１Ｅおよび図１Ｆにおいて、光半導体積層２０は破線によって示されている。

図１Ｄに示すように、第１および第２ＬＥＤ素子１０１ａ，１０１ｂは、間隙１０１ｚを空けて配置される。第１および第２ＬＥＤ素子１０１ａ，１０１ｂの間隙１０１ｚからは、融着層７０の第２融着領域７０ｂを覗くことができる。

ここで、第１および第２ＬＥＤ素子１０１ａ，１０１ｂの間隙１０１ｚから露出する融着層７０（第２融着領域７０ｂ）は、第１および第２ＬＥＤ素子１０１ａ，１０１ｂの間に画定される間隙領域１０２の大部分を占有する。たとえば、第１および第２ＬＥＤ素子１０１ａ，１０１ｂの間隙１０１ｚから露出する融着層７０（第２融着領域７０ｂ）の面積は、間隙領域１０２の面積の７５％以上である。

給電パッド７０ｐ（図１Ａ参照）から電力を供給することにより、電気的に直列に接続された複数のＬＥＤ素子１０１各々の光半導体積層２０から光が放出される。このとき、ＬＥＤアレイ１００（図１Ａ参照）面内において、ＬＥＤ素子１０１が配置されている領域が発光領域となり、ＬＥＤ素子１０１の間隙に画定される領域（間隙領域１０２）が非発光領域となる。

融着層７０が、間隙領域１０２の大部分を占有していない場合、光半導体積層２０から間隙領域１０２の支持基板１２方向に放出される光の大部分は、Ｓｉなどから構成される支持基板１２に吸収されてしまい、ＬＥＤアレイ１００の光出射面側には反射されない。このため、発光領域と非発光領域との間には、著しい輝度ムラが生じうる。また、ＬＥＤアレイ１００が発光層９０（図１Ａ参照）を具備する場合には、光半導体積層２０からの発光（たとえば青色光）と蛍光層９０による蛍光（たとえば黄色光）とのバランスが、発光領域と非発光領域とで異なってしまい、著しい色ムラが生じる可能性がある。

融着層７０が、間隙領域１０２の大部分を占有している場合、光半導体積層２０から間隙領域１０２の支持基板１２方向に放出される光の大部分は、光反射性を有する融着層７０によりＬＥＤアレイ１００の光出射面側に反射される。このため、発光領域と非発光領域との間に生じうる輝度ムラが緩和される。また、ＬＥＤアレイ１００が発光層９０（図１Ａ参照）を具備する場合には、発光領域と非発光領域との間に生じうる色ムラも緩和することができる。

このように、相互に隣接するＬＥＤ素子の間隙から露出する、光反射性を有する融着層７０が、間隙領域１０２の大部分を占有する構成にすることにより、ＬＥＤアレイの光出射面内に生じうる輝度ムラ（ないし色ムラ）を抑制することができる。ただし、光反射性を有する融着層７０が間隙領域１０２の大部分を占有している場合であっても、相互に隣接するＬＥＤ素子１０１の間隔が著しく広い場合には、発光領域と非発光領域との間に著しい輝度ムラが生じうる。したがって、相互に隣接するＬＥＤ素子１０１の間隔は、８０μｍ以下であることが好ましいであろう。

なお、図１Ｄに示すように、第１および第２ＬＥＤ素子１０１ａ，１０１ｂ各々における光半導体積層２０のビア領域２０ｎ（図中、破線で囲う領域）は、たとえば円形状であり、それぞれ光半導体積層２０の平坦領域２０ｐに囲まれるように形成されている。また、たとえば５つのビア領域２０ｎが光半導体積層２０面内に一様に分布するように設けられている。なお、ビア領域２０ｎの平面形状は、円形状に限らず、楕円状や矩形状であってもかまわない。また、ビア領域２０ｎの配設数も５つに限らず、より多く設けても構わない。

ビア領域２０ｎ（ないし平坦領域２０ｐ）のサイズや形状、分布密度などは、ＬＥＤアレイ（ないしＬＥＤ素子）の発光強度ないし輝度ムラ・色ムラなどに影響する。ビア領域２０ｎ（ないし平坦領域２０ｐ）のサイズや形状、分布密度などは、ＬＥＤアレイ（ないしＬＥＤ素子）の用途に応じて適宜調整することが望ましい。

図１Ｅに示すように、ｎ側電極５０（図中、ピッチが相対的に狭い斜線模様で示す領域）は、たとえば円形状であり、それぞれ光半導体積層２０のビア領域２０ｎ（図１Ｄ参照）に対応する位置に配置される。

ｐ側電極３０（図中、ピッチが相対的に広い斜線模様で示す領域）は、光半導体積層２０の平坦領域２０ｐ（図１Ｄ参照）に対応する位置に、ｎ側電極５０（ないしビア領域２０ｎ）を覗くことができる円形状の開口部３０ｈを含んでパターニングされている。なお、開口部３０ｈの平面形状は、円形状に限らず楕円状や矩形状であってもかまわない。

図１Ｆに示すように、融着層７０は、間隙７０ｚを空けて相互に物理的および電気的に分離する第１〜第３融着領域７０ａ〜７０ｃが一方向に配列する構成を有する。融着層７０の第１融着領域７０ａ上には、第１ＬＥＤ素子１０１ａにおける導電層６０の第１導電領域６０ａ（図中、ピッチが相対的に狭い斜線模様で示す領域）が配置される。融着層７０の第２融着領域７０ｂ上には、第１ＬＥＤ素子１０１ａにおける導電層６０の第２導電領域６０ｂ（図中、ピッチが相対的に広い斜線模様で示す領域）、および、第２ＬＥＤ素子１０１ｂにおける導電層６０の第１導電領域６０ａ（図中、ピッチが相対的に狭い斜線模様で示す領域）が配置される。融着層７０の第３融着領域７０ｃ上には、第２ＬＥＤ素子１０１ｂにおける導電層６０の第２導電領域６０ｂ（図中、ピッチが相対的に広い斜線模様で示す領域）が配置される。

なお、第１ＬＥＤ素子１０１ａのｎ側電極５０に導通する第１融着領域７０ａは、第２ＬＥＤ素子１０１ｂとは反対側に配置されるＬＥＤ素子のｐ側電極に導通する融着領域（ないし給電パッド７０ｐ，図１Ａ参照）と連続的に形成されている。また、第２ＬＥＤ素子１０１ｂのｐ側電極３０に導通する第３融着領域７０ｃは、第１ＬＥＤ素子１０１ａとは反対側に配置されるＬＥＤ素子のｎ側電極に導通する融着領域（ないし給電パッド７０ｐ）と連続的に形成されている。

以下、図２Ａ〜図２Ｌを参照して、実施例によるＬＥＤアレイ１００の製造方法を、特にそれを構成するＬＥＤ素子１０１のうち相互に隣接する２つのＬＥＤ素子１０１に注目して説明する。図２Ａ〜図２Ｌは、ＬＥＤアレイ１００を製造する一部の様子を示す断面図である。

最初に、図２Ａに示すように、Ｃ面サファイア基板からなる成長基板１１を準備し、有機金属化学気相成長（ＭＯＣＶＤ）法を用いてＧａＮ系半導体からなる光半導体積層２０を形成する。具体的には、まず、成長基板１１をサーマルクリーニングして、ＧａＮからなるバッファ層２１を成長する。続いて、Ｓｉ等をドープしたｎ型ＧａＮからなるｎ型半導体層２２、井戸層（ＩｎＧａＮ）および障壁層（ＧａＮ）を含む多重量子井戸構造からなる活性層（発光層）２３、および、Ｍｇ等をドープしたｐ型ＧａＮからなるｐ型半導体層２４を順次成長して光半導体積層２０を形成する。

なお、成長基板１１は、ＧａＮ結晶と整合する格子定数を有する単結晶基板であり、後段のレーザリフトオフ工程（図２Ｊ参照）において成長基板を剥離できるように、ＧａＮ結晶の吸収端波長である３６２ｎｍの光に対して透明なものから選択される。サファイア以外に、スピネル、ＺｎＯ等を用いることができる。

また、光半導体積層２０において、ｎ型半導体層２２と活性層２３との間に、ＩｎＧａＮ層およびＧａＮ層を含む超格子構造からなる歪緩和層を成長してもかまわない。さらに，活性層２３とｐ型半導体層２４との間に、ｐ型ＡｌＧａＮからなるクラッド層を成長してもかまわない。

次に、図２Ｂに示すように、光半導体積層２０表面（ｐ型半導体層２４表面）に、電子ビーム蒸着法やスパッタ法などにより、たとえば、インジウム錫酸化物（１０ｎｍ）／Ａｇ（１００ｎｍ）／ＴｉＷ（２５０ｎｍ）／Ｔｉ（５０ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（１０００ｎｍ）／Ｔｉ（３０ｎｍ）からなる多層膜を成膜し、フォトリソグラフィ法やリフトオフ法などによりパターニングして、所定形状のｐ側電極３０を形成する。このとき、ｐ側電極３０は、後工程（図２Ｃ）において、光半導体積層２０にビア２０ｄを形成するための開口部３０ｈを含んでパターニングされる。

次に、図２Ｃに示すように、レジストマスク及び塩素ガスを用いたドライエッチング法により、光半導体積層２０の、ｐ側電極３０の開口部３０ｈに対応する領域をエッチングし、ビア２０ｄを形成する。ビア２０ｄはｐ型半導体層２４および活性層２３を貫通して形成されており、ビア２０ｄの底面にはｎ型半導体層２２が露出する。これにより、光半導体積層２０に、ビア２０ｄに対応するビア領域２０ｎと、ビア領域２０ｎ以外の領域である平坦領域２０ｐと、が画定される（図１Ｂおよび図１Ｄ参照）。

次に、図２Ｄに示すように、ｐ側電極３０およびビア２０ｄ（ビア領域２０ｎ）の内側面を覆う絶縁層４０を形成する。まず、ｐ側電極３０上および光半導体積層２０のビア２０ｄ内に、スパッタ法などにより、膜厚３００ｎｍのＳｉＯ_２膜を成膜する。続いて、レジストマスクおよびＣＦ４／Ａｒ混合ガスを用いたドライエッチング法により、ｐ側電極３０の上面一部およびビア２０ｄの底面部に位置するＳｉＯ_２膜をエッチングし、絶縁層４０を形成する。なお、このとき、ビア２０ｄの底面には、ｎ型半導体層２３が露出している。また、ｐ側電極３０の一部も露出している。絶縁層４０としては、ＳｉＯ_２のほかに、ＳｉＮを用いることができる。

次に、図２Ｅに示すように、光半導体積層２０のビア２０ｄ内に、ｎ型半導体層２２に接触するｎ側電極５０を形成する。まず、絶縁層４０上およびビア２０ｄ内のｎ型半導体層２２が露出する領域に、電子ビーム蒸着法やスパッタ法などにより、Ｔｉ（１ｎｍ）／Ａｇ（２００ｎｍ）／Ｔｉ（１００ｎｍ）／Ｐｔ（２００ｎｍ）／Ａｕ（２００ｎｍ）からなる金属多層膜を成膜する。続いて、当該金属多層膜を、リフトオフ法などによりパターニングして、柱状のｎ側電極５０を形成する。ｎ側電極５０に用いられる部材は、接触抵抗が低い、たとえば１×１０^−４Ωｃｍ^２以下であることが望ましく、また、光反射性を有することが好ましい。なお、ｎ側電極５０は、図２Ｆに示す工程において、導電層６０と一体的に形成してもかまない。

次に、図２Ｆに示すように、絶縁層４０上およびｎ側電極５０上に、導電層６０および第１接合層７１を形成する。

まず、絶縁層４０上およびｎ側電極５０上に、電子ビーム蒸着法やスパッタ法などにより、Ｔｉ（１ｎｍ）／Ａｇ（２００ｎｍ）／Ｔｉ（１００ｎｍ）／Ｐｔ（２００ｎｍ）／Ａｕ（２００ｎｍ）／Ｔｉ（５０ｎｍ）／Ｐｔ（１００ｎｍ）からなる金属多層膜（導電層に相当）、および、Ａｕ（１００ｎｍ）からなる金属膜（第１接合層に相当）を成膜する。続いて、金属多層膜および金属膜を、リフトオフ法などによりパターニングして、間隙６０ｚを含む導電層６０および第１接合層７１を形成する。導電層６０は、間隙６０ｚにより第１および第２導電領域６０ａ，６０ｂに区分される。また、第１接合層７１は、導電層６０の第１および第２導電領域６０ａ，６０ｂに対応する領域に区分される。

次に、図２Ｇに示すように、レジストマスク及び塩素ガスを用いたドライエッチング法により、光半導体積層２０の一部をエッチングして、光半導体積層２０を所望のサイズに分割する。分割される光半導体積層２０各々は、ＬＥＤアレイ１００を構成する個々のＬＥＤ素子１０１の光半導体積層に対応する（図１Ａ参照）。また、光半導体積層２０の除去された領域は、相互に隣接するＬＥＤ素子１０１の間隙１０１ｚに対応する（図１Ｄ参照）。以下、便宜的に、成長基板１１上に光半導体積層２０から第１接合層７１までが形成された構造体を、デバイス構造体１０３と呼ぶこととする。

次に、図２Ｈに示すように、表面に第２接合層７２が形成された支持基板１２を準備する。支持基板１２には、熱膨張係数がサファイア（７．５×１０^−６／Ｋ）やＧａＮ（５．６×１０^−６／Ｋ）に近く、熱伝導率が高い部材を用いることが好ましい。例えば、Ｓｉ、Ｇｅ、Ｍｏ、ＣｕＷ、ＡｌＮ等を用いることができる。支持基板１２にＳｉ基板を用いた場合、たとえば、当該Ｓｉ基板の表面を熱酸化させることにより、ＳｉＯ_２からなる絶縁膜１２ａを形成する。

その後、支持基板１２（絶縁膜１２ａ）上に、スパッタ法などによりＴｉ／Ｎｉ／Ａｕ／Ｐｔ／ＡｕＳｎ（Ｓｎ：２０ｗｔ％）からなる金属多層膜を成膜し、フォトリソグラフィ法やリフトオフ法などによりパターニングして、間隙７０ｚにより区分される複数の融着領域（ここでは第１〜第３融着領域７０ａ〜７０ｃ）を含む第２接合層７２を形成する。なお、第２接合層７２（金属多層膜の最上膜）と、それに接合する第１接合層７１に用いられる部材は、融着接合が可能な、Ａｕ−Ｓｎ、Ａｕ−Ｉｎ、Ｐｄ−Ｉｎ、Ｃｕ−Ｉｎ、Ｃｕ−Ｓｎ、Ａｇ−Ｓｎ、Ａｇ−Ｉｎ、Ｎｉ−Ｓｎ等を含む金属や、拡散接合が可能なＡｕを含む金属を用いることができる。

次に、図２Ｉに示すように、既に作製したデバイス構造体１０３と準備した支持基板１２とを、第１・第２接合層７１，７２が対向するように配置し、３ＭＰａで加圧しながら３００℃に加熱した状態で、１０分間保持する。なお、デバイス構造体１０３と支持基板１２とは、導電層６０の間隙６０ｚと第２接合層７２の間隙７０ｚとが重なるように対抗配置される。続いて、室温まで冷却して、第１・第２接着層７１，７２を融着接合する（融着層７０）。

次に、図２Ｊに示すように、レーザリフトオフ法により、光半導体積層２０と成長基板１１とを分離する。具体的には、成長基板１１側から光半導体積層２０にＫｒＦエキシマレーザ光（波長：２４８ｎｍ，照射エネルギ密度：８００〜９００ｍＪ／ｃｍ^２）を照射し、バッファ層２１の一部を熱分解する。これにより、成長基板１１と光半導体積層２０とが分離する。

その後、バッファ層２１（ＧａＮ結晶）の熱分解で発生したＧａを熱水などで除去し、塩酸や水酸化ナトリウムなどで光半導体積層２０表面（バッファ層２１およびｎ型半導体層２２の一部）をエッチングする。これにより、光半導体積層２０のｎ型半導体層２２が露出する。

次に、図２Ｋに示すように、光半導体積層２０のｎ型半導体層２３表面に、いわゆるマイクロコーン構造層２２ａを形成する。具体的には、ｎ型半導体層２２表面を、ＴＭＡＨ（水酸化フェニルトリメチルアンモニウム）水溶液（温度約７０℃，濃度約２５％）などによりウエットエッチングする。続いて、ｎ型半導体層２２（マイクロコーン構造層２２ａ）上に、化学気相堆積（ＣＶＤ）法などにより、ＳｉＯ_２などからなる表面保護膜８０を形成する。以上により、ＬＥＤアレイ１００を構成する個々のＬＥＤ素子１０１が完成する。

その後、たとえば、ＬＥＤ素子１０１が一方向に４つ配列するサイズで、支持基板１２をレーザスクライブ又は、ダイシングにより分割する（図１Ａ参照）。

続いて、図２Ｌに示すように、たとえば、黄色光を放出する蛍光体微粒子９１を含む樹脂を、支持基板１２全面に、複数のＬＥＤ素子１０１を覆うように滴下し、硬化させて、蛍光層９０を形成する。以上により、ＬＥＤアレイ１００が完成する。

図３Ａおよび図３Ｂは、実施例によるＬＥＤアレイの変形例の一部を示す平面図である。第１および第２ＬＥＤ素子１０１ａ，１０１ｂから露出する融着層７０（第２融着領域７０ｂ）は、図３Ａおよび図３Ｂに示すように、Ｔ字形状ないしＩ字形状などであってもかまわない。第１および第２ＬＥＤ素子１０１ａ，１０１ｂから露出する融着層７０（第２融着領域７０ｂ）が、第１および第２ＬＥＤ素子１０１ａ，１０１ｂが配列する方向と直交する方向に伸長する部分（伸長部）７０ｓを有する場合には、第１および第２ＬＥＤ素子１０１ａ，１０１ｂから露出する融着層７０の面積が、間隙領域１０２の面積の２５％以上あればよい。このとき、融着層７０の伸長部７０ｓの長さは、間隙領域１０２の長さの７５％以上であることが好ましい。

以上、実施例および変形例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。

１１…成長基板、１２…支持基板、１２ａ…絶縁膜、２０…光半導体積層、２０ｐ…平坦領域（凸領域，ｐ型半導体層表出領域）、２０ｎ…ビア領域（凹領域，ｎ型半導体層表出領域）、２１…バッファ層、２２…ｎ型半導体層、２２ａ…マイクロコーン構造層、２３…活性層（発光層）、２４…ｐ型半導体層、３０…ｐ側電極、４０…絶縁層、５０…ｎ側電極、６０…導電層、６０ａ…第１導電領域、６０ｂ…第２導電領域、７０…融着層、７０ａ…第１融着領域、７０ｂ…第２融着領域、７０ｃ…第３融着領域、７１…第１接合層、７２…第２接合層、８０…表面保護膜、９０…蛍光層、９１…蛍光体微粒子、１００…ＬＥＤアレイ、１０１…ＬＥＤ素子、１０２…間隙領域、１０３…デバイス構造体。

Claims

支持基板と、
前記支持基板上に配置され、相互に分離して一方向に順に配列する、光反射性および電気伝導性を有する第１〜第３光反射導電層と、
前記第１および第２光反射導電層上に配置される第１半導体発光素子であって、
該第１および第２光反射導電層上方に配置され、第１導電型を有する第１下側半導体層、発光性を有する第１活性層、および、該第１導電型とは異なる導電型を有する第１上側半導体層が順に積層し、該第１光反射導電層上方において、該第１下側半導体層および該第１活性層が除去されて該第１上側半導体層が該第１光反射導電層と相対する第１ビア領域を有する第１光半導体積層と、
該第１光反射導電層と該第１光半導体積層との間に配置され、該第１光反射導電層と該第１ビア領域における第１上側半導体層とを電気的に接続する第１ビア導電部材と、
該第２光反射導電層と該第１光半導体積層との間に配置され、該第２光反射導電層と該第１下側半導体層とを電気的に接続する第１導電部材と、
を含む第１半導体発光素子と、
前記第２および第３光反射導電層上に、前記第１半導体発光素子と間隙を空けて、前記第２光反射導電層が露出するように配置される第２半導体発光素子であって、
該第２および第３光反射導電層上方に配置され、第２導電型を有する第２下側半導体層、発光性を有する第２活性層、および、該第２導電型とは異なる導電型を有する第２上側半導体層が順に積層し、該第２光反射導電層上方において、該第２下側半導体層および該第２活性層が除去されて該第２上側半導体層が該第２光反射導電層と相対する第２ビア領域を有する第２光半導体積層と、
該第２光反射導電層と該第２光半導体積層との間に配置され、該第２光反射導電層と該第２ビア領域における第２上側半導体層とを電気的に接続する第２ビア導電部材と、
該第３光反射導電層と該第２光半導体積層との間に配置され、該第３光反射導電層と該第２下側半導体層とを電気的に接続する第２導電部材と、
を含む第２半導体発光素子と、
を備る半導体発光素子アレイ。
前記第１〜第３光反射導電層は、前記支持基板と前記第１および第２半導体発光素子とを物理的に結合する請求項１記載の半導体発光素子アレイ。
さらに、
前記第１および第２半導体発光素子上、ならびに、第１および第２半導体発光素子の間隙に配置される、蛍光体を含む封止樹脂層と、
を備える請求項１または２項記載の半導体発光素子アレイ。