JP2009177011A - 導電性部材ならびにそれを用いた部品および装置 - Google Patents

Abstract

【課題】セラミック基板を用いた導電性部材であって、ファインピッチに対応し、かつ少量であっても効率的に製造しうるものを提供する。
【解決手段】本発明が提供する導電性部材は、絶縁性のセラミック基板の一方の主面とこれに対向する他方の主面との間に形成された貫通孔がその孔内に導電性を付与されてなる導電性貫通孔を備え、この導電性貫通孔によって双方の主面が電気的に接続され、前記セラミック基板はビッカース硬度が5GPa以下であり、導電性貫通孔が、直径10〜500μｍ、アスペクト比2〜40、かつ孔径精度±20μｍ以下であり、さらに、その位置精度が基準位置に対して±20μｍ以下である。導電性貫通孔をなす貫通孔の少なくとも一つが、硬化のための熱処理を行った後のセラミック基板に対して、機械加工またはレーザー加工を行うことで形成されたものであったり、セラミック基板の少なくとも一方の主面に、導電性貫通孔と電気的に接続された導体配線パターンを備えたりすることが好ましい。
【選択図】図２

Description

本発明は、セラミック基板に導電性貫通孔を設けてなる導電性部材に関し、特に半導体検査装置に使用されるプローブカードに組み込まれるスペーストランスフォーマー基板、プローブガイドなど、さらにはインターポーザー、セラミック回路基板などに適用可能な導電性部材に関する。

アルミナをはじめとする窒化珪素、炭化珪素、ジルコニアなどのセラミック材料は、有機材料や金属材料にはない特徴的な機械特性、熱的特性、電気特性を有するため、半導体関連分野などをはじめとする多くの分野に使用されている。こうしたセラミック材料は粉体を焼成してなる焼結体として製造される場合が多い。

しかしながら、焼結体は一般的に硬度が高いものの破壊靱性が低いため二次加工性に問題があった。
この点について具体的に例を挙げて説明すれば、工具の硬度および形状精度、加工装置の剛性、ならびに加工条件を十分に最適化しても、上記のようなセラミック焼結体に対して直径５００μｍ以下の多数孔を形成することは容易でない。ドリルなどの切削加工を行うと、チッピングが発生するため孔の形状に乱れが生じ、隣接孔との間が２００μｍ以下では孔間壁が破壊されて隣接孔が連通してしまうこともある。また、孔のアスペクト比（孔の深さ／孔の直径）が高くなるとドリルの回転ぶれの影響が顕著となり、ドリルの出口側の孔の形状精度および位置精度が低くなってしまう。

また、焼結体に限らず、セラミック材料は原材料を熱処理することで硬化させるところ、この熱処理によって不可避的に寸法変化が発生する。このため、熱処理前に形状加工を行ってもその加工精度を熱処理後も維持することは実質的に不可能であり、この方法によって高い形状精度を得ることは困難である。具体的に説明すれば、特許文献１にも開示されるようなグリーンシートの状態で孔加工を行う方法によれば、上記のようなチッピングやドリルの回転ぶれの問題は回避されるものの、熱処理（焼成）による寸法変化の制御には限界があり、焼成後の焼結体の状態で孔位置精度を±０．１％未満にすることはほぼ不可能であり、市場提供される高密度実装モジュール用セラミックス基板では、高品質製品であってもその精度は±０．１％が上限である（例えば非特許文献１参照）。なお、孔位置精度±０．１％未満とは直径２００ｍｍの領域で±０．２ｍｍの孔位置精度に相当する。

ところが、セラミック材料からなる部材に求められる形状精度は年々高くなっており、特にこの傾向は半導体分野で顕著である。この点について具体例をもって以下に説明する。

半導体検査装置には、その検査回路基板と被検査対象物である半導体ウエハとを電気的に接続する部品としてプローブカードが使用されており、このプローブカードにはスペーストランスフォーマーという部品が組み込まれているものがある。スペーストランスフォーマーは板状の絶縁性材料の対向する主面同士を貫通するように多数の導電性の貫通孔が形成された異方性導電部材であって、検査回路側基板に対向する側の配線寸法と半導体ウエハに対向する側の配線寸法とが異なっている。この導電性貫通孔は、その内部に導電性材料が充填されたり（ビアホール）、その内壁面に導電性材料からなる導電層が形成されたり（スルーホール）して導電性貫通孔とされることで、対向する主面間についての異方性導電性を実現している。

このスペーストランスフォーマーは、近年の半導体ウエハの大型化および実装の高密度化の流れを受けて、直径３００ｍｍの半導体ウエハを対象としながら、半導体ウエハに対向する側の主面における電極の位置精度の仕様が±１０μｍ程度まで小さくなってきている。

このスペーストランスフォーマーの半導体ウエハに対向する側の主面における電極として上記の導電性貫通孔をそのまま使用しようとすれば、８０μｍ程度の孔径で１００μｍ程度のピッチの貫通孔群が求められることとなり、さらに各孔位置精度として±０．００３％程度が求められることとなる。上記のような一般的なセラミック焼結体ではこのような位置精度で孔加工をすることは不可能である。

そこで、例えば非特許文献２には、ビアホールを有するセラミック基板上にポリイミドによる多層基板を積層し、このセラミック基板を検査回路基板側に、多層基板をウエハ側に配置して、位置精度が厳しい部分にはセラミック材料を用いないスペーストランスフォーマーが開示されている（図６参照。）。

また、非特許文献２には、多層のセラミック基板からなるスペーストランスフォーマーであるが、基板上に別途フォトファブリケーションにより金属薄膜からなる電極パターンを形成して、ウエハとセラミックス基板の貫通孔との位置ずれを解消したものが開示されている（図７参照。）。なお、フォトファブリケーション（Ｐｈｏｔｏ Ｆａｂｒｉｃａｔｉｏｎ）とは、写真製版技術をもとにした超高精度加工技術の総称であり、光学的転写技術、フォトリソグラフィ（Ｐｈｏｔｏ Ｌｉｔｈｏｇｒａｐｈｙ）を用いた加工技術の総称で、フォトエッチング（Ｐｈｏｔｏ Ｅｔｃｈｉｎｇ）、フォトフォーミング（Ｐｈｏｔｏ Ｆｏｒｍｉｎｇ）、リフトオフ（Ｌｉｆｔ−Ｏｆｆ）およびそれらを複合した加工技術全体を意味する。
特開２００３−６０３５７号公報 株式会社住友金属エレクトロデバイスカタログ 京セラ株式会社ホームページ（ｈｔｔｐ：／／ｗｗｗ．ｋｙｏｃｅｒａ．ｃｏ．ｊｐ／ｐｒｄｃｔ／ｓｅｍｉｃｏｎ／ｉｃ＿ｐｋｇ／Ｓ＿ｔ＿ｓｕｂｓｔｒａｔｅ＿ｊ．ｈｔｍｌ）

しかしながら、これらの文献に開示される方法は、多層基板部分も電極パターン部分もフォトファブリケーションを使用するため、露光機、真空成膜装置など高額な設備が必要である。なお、めっき技術＋湿式エッチング技術を用いれば若干の設備費の抑制が可能であるが、パターンが微細になるとブリッジング（隣接パターン同士の接触）やオーバーエッチ（パターンの過剰のエッチング）が生ずる可能性が高くなり、上記のような±０．０１％以下の位置精度の高精度のパターン形成に対応することはきわめて困難である。また、いずれにしてもフォトマスクを必要とするため、量産用途でなければ工業的に実用化することは困難であり、例えば試作用途や少量生産品用途には実質的に対応することができない。

以上スペーストランスフォーマーを例として説明したが、導電性貫通孔を備える導電性部材は、半導体分野において、このほかプローブガイドやインターポーザー、さらにはセラミックス回路基板（特に実装モジュール用回路基板）などが挙げられる。ところが、セラミック基板を用いた導電性部材であって、ファインピッチに対応し、かつ少量であっても効率的に製造しうるものはいまだ提供されていない。

そこで、本発明は、そのような導電性貫通孔を備える導電性部材を提供することを課題とする。

上記課題を解決するために本発明者が鋭意検討した結果、ビッカース硬度が５ＧＰａ以下のセラミック材料であれば、切削加工やレーザー加工によって安定的にファインピッチの貫通孔を高いアスペクト比で形成することが可能であるとの知見を得た。また、同様に切削加工やレーザー加工によってファインピッチで溝加工を行うことも可能であるとの知見を得た。

上記の知見に基づき完成された本発明は次のとおりである。
（１）絶縁性のセラミック基板の一方の主面とこれに対向する他方の主面との間に形成された貫通孔がその孔内に導電性を付与されてなる導電性貫通孔を備え、当該導電性貫通孔によって前記双方の主面が電気的に接続され、前記セラミック基板はビッカース硬度が５ＧＰａ以下であり、前記導電性貫通孔が、直径１０〜５００μｍ、アスペクト比２〜４０、かつ孔径精度±２０μｍ以下であり、さらに、その位置精度が基準位置に対して±２０μｍ以下であることを特徴とする導電性部材。

（２）前記導電性貫通孔をなす貫通孔の少なくとも一つが、硬化のための熱処理を行った後の前記セラミック基板に対して、機械加工およびレーザー加工から選ばれる少なくとも一つの除去加工手段を行うことで形成されたものである上記（１）記載の導電性部材。

（３）前記導電性貫通孔の少なくとも一つは、前記貫通孔の内部に導電性材料が充填されたものである上記（１）または（２）記載の導電性部材。

（４）前記導電性貫通孔の少なくとも一つは、前記貫通孔の内壁面上に導電性材料からなる導電層を備える上記（１）から（３）のいずれかに記載の導電性部材。

（５）前記導電性貫通孔が備える導電層が、めっきおよび堆積された導電性ペーストに基づくものの少なくとも一方である上記（４）記載の導電性部材。

（６）前記セラミック基板の少なくとも一方の主面に、前記導電性貫通孔と電気的に接続された導体配線パターンを備える上記（１）から（５）のいずれかに記載の導電性部材。

（７）前記配線パターンの少なくとも一部が、配線幅として１０〜５００μｍかつ配線間隔として１０μｍ以上である上記（６）記載の導電性部材。

（８）前記導体配線パターンが、硬化のための熱処理を行った後の前記セラミック基板の少なくとも一方の主面に対して形成された溝部内に、導電性材料が配置されたものである上記（６）または（７）記載の導電性部材。

（９）前記導体配線パターンが、前記溝部が形成された主面上に形成された導電性材料からなる層から、前記貫通孔および前記溝部内に堆積したもの以外を除去することで形成されたものである上記（８）記載の導電性部材。

（１０）前記導体配線パターンが前記導電性貫通孔と電気的に接続しているものを含む上記（６）から（９）のいずれかに記載の導電性部材。

（１１）前記導体配線パターンが前記導電性貫通孔と電気的に絶縁されているものを含む上記（６）から（９）のいずれかに記載の導電性部材。

（１２）前記導電性貫通孔と電気的に絶縁されている前記導体配線パターンは、前記導体配線パターンと前記導電性貫通孔との間の導電性材料が機械加工およびレーザー加工から選ばれる少なくとも一つの除去加工手段によって除去されることで形成されたものである上記（１１）記載の導電性部材。

（１３）前記セラミック基板の少なくとも一方の主面が、導電性材料により被覆されてなる主面導電層を備える上記（１）から（１２）のいずれかに記載の導電性部材。

（１４）前記導電性貫通孔の少なくとも一つが前記主面導電層と電気的に絶縁されている上記（１３）記載の導電性部材。

（１５）前記主面導電層と電気的に絶縁されている前記導電性貫通孔は、前記主面導電層と前記導電性貫通孔との間の導電性材料が機械加工およびレーザー加工から選ばれる少なくとも一つの除去加工手段によって除去されることで形成されたものである上記（１４）記載の導電性部材。

（１６）前記セラミック基板が、マイカおよびｈ−ＢＮから選ばれる一種または二種の板状の結晶構造を有する材料を含む上記（１）から（１５）のいずれかに記載の導電性部材。

（１７）前記板状の結晶構造を有する材料に含まれるｈ−ＢＮの結晶粒の平均長径が１μｍ以下である上記（１６）記載の導電性部材。

（１８）上記（６）から（１７）のいずれかに記載される導電性部材を用いてなることを特徴とするスペーストランスフォーマー基板。

（１９）上記（１３）から（１７）のいずれかに記載される導電性部材を用いてなることを特徴とするプローブガイド。

（２０）上記（１３）に記載される主面導電層は使用状態で接地される上記（１９）記載のプローブガイド。

（２１）上記（１）から（１７）のいずれかに記載される導電性部材を用いてなる部品を備えることを特徴とするプローブカード。

（２２）上記（１）から（１７）のいずれかに記載される導電性部材を用いてなる部品を備えることを特徴とする半導体検査装置。

（２３）上記（１）から（１７）のいずれかに記載される導電性部材を用いてなることを特徴とするインターポーザー。

（２４）上記（１）から（１７）のいずれかに記載される導電性部材を用いてなることを特徴とするセラミック回路基板。

５ＧＰａ以下のセラミック材料を用いることによって、従来のセラミック材料では実現できなかった高い形状精度を有する導電性貫通孔を有する導電性部材を生産性高く得ることができる。

このため、かかる導電性部材を用いてなるスペーストランスフォーマー基板やプローブガイドは高密度実装に対応しうるものであって、電極がファインピッチで形成された半導体ウエハにも対応することができる。したがって、かかる導電性部材を用いることで、半導体検査装置を高機能化することが実現される。

また、かかる導電性部材を用いてなるインターポーザーやセラミック回路基板は、高密度実装に対応することができるものであっても、その製造工程においてフォトファブリケーションなしに製造されうる。したがって、かかる導電性部材からなる部品等が少量生産品であってもこれまでになく低コストで提供することが実現される。

以下、本発明に係る導電性部材ならびにそれを用いた部品および装置の最良の形態について説明する。

１．導電性部材
本発明に係る導電性部材は、絶縁性のセラミック基板に、その一方の主面からそれに対向する他方の主面に貫通してそれらの双方の主面の間を電気的に接続する導電性貫通孔が形成された導電性部材であって、セラミック基板はビッカース硬度が５ＧＰａ以下であり、この導電性貫通孔が、直径１０〜５００μｍ、アスペクト比２〜４０、かつ孔径精度が±２０μｍ以下であり、貫通孔の位置精度が基準位置に対して±２０μｍ以下である。
以下に詳しく説明する。

（１）セラミック基板
本発明に係る導電性部材に使用されるセラミック基板は、絶縁性であって、かつビッカース硬度が５ＧＰａ以下である。

絶縁性とは、電気伝導度がおおむね１０^−６Ｓ／ｍ以下であることをいう。絶縁性であっても、高電圧を印加した状態では絶縁破壊を生ずる場合があり、本発明に係るセラミック基板の好ましい絶縁破壊電圧は１０ｋＶ／ｍｍ以上であり、２０ｋＶ／ｍｍ以上であれば特に好ましい。

ビッカース硬度とは、ＪＩＳ Ｚ ２２５１の微小硬さ試験法により測定することができる硬度である。具体的には、対面角が１３６度のダイヤモンド正四角錐の圧子を用い、試験面に窪みをつけたときの荷重Ｆ（Ｎ）を、窪みの対角線長さｄ（ｍｍ）から求めた表面積で除した商をいい、
ビッカース硬度Ｈｖ（ＧＰａ）＝１８．５４４Ｆ／ｄ^２／１００
で算出される。但し、ｄは窪みの対角線長さの平均（ｍｍ）である。

一般的なセラミック材料であるアルミナ、窒化珪素、炭化珪素、炭化珪素およびジルコニアは、その製造条件などにより若干の変動があるが、それぞれ、１８ＧＰａ、１６ＧＰａ、２０ＧＰａ、１６ＧＰａ程度であり、いずれにしても１０ＧＰａ以下になることはない。

ところが、本発明に係るセラミック基板はビッカース硬度が５ＧＰａ以下のものを使用する。このようなセラミック材料として、マイカ（雲母）やｈ−ＢＮ（六方晶窒化硼素）、二硫化モリブデン、二硫化タングステンなどの板状の結晶構造を有する無機材料成分を上記の硬質セラミック材料ととも含む材料が好ましい。これらの中でも硬化のための熱処理後に安定的に存在させることが容易なマイカおよび／またはｈ−ＢＮを含有することが特に好ましい。

この本発明に係るセラミック基板の製造方法は特に制限されないが、具体例を示せば、焼結法、溶融法、加圧焼結法を挙げることができる。焼結法では、粉体やゾル・ゲルよりなる成分を1回以上熱処理することによりマイカ（雲母）を生成させることで板状の結晶構造を有する材料を含むセラミック基板を製造する。溶融法では、一次原料を溶融し熱処理することによりマイカ（雲母）を生成させて板状の結晶構造を有する材料を含むセラミック基板を製造する。加圧焼結法では、ｈ−ＢＮ等の粉体を含む原材料を加圧しながら熱処理することにより板状の結晶構造を有する材料を含むセラミック基板を製造する。

本発明に係るセラミック基板は、上記のような硬化のための熱処理が行われたものでありながら、その硬度を５ＧＰａ以下とすることで、除去加工、具体例を示せば超硬工具などを用いての切削加工を行ったときに高い加工精度を達成することが実現される。特に、上記のような板状の結晶構造を有する無機材料を成分として含む場合には、工具からの加工力が加わったことによってセラミック基板内に生じるクラックの進展を、この板状結晶が抑制するため、チッピングの発生が抑制され、加工精度が著しく向上する。この観点からは、板状結晶の平均長径が１μｍ以下のｈ−ＢＮであることが特に好ましい。

これに対し、５ＧＰａを超えると、加工抵抗が増加するためチッピングが発生する可能性が高まる。また、相対的に工具の剛性が低くなるため、バイトであればビビリ、ドリルであれば軸ぶれなどの現象が発生しやすくなる。これらがいずれも微小形状の加工の妨げになることはいうまでもない。切り込み速度を遅くすれば、上記の問題はある程度解消されるものの、これは加工時間の延長を招き、生産性を著しく低下させる。さらに、工具材質を高硬度化しても工具の摩耗速度が高くなってしまうため、工具寿命が短くなり生産性の低下をもたらす。なお、本発明に係るセラミック基板の硬度の下限は特に限定されないが、製造上の理由により、おおむね１ＧＰａを下限とする。

本発明に係るセラミック基板の機械加工に使用する工具として、ドリル、エンドミル、多角錐工具（バイト）等の切削工具が例示される。切削工具以外の機械加工工具として研削工具が挙げられるが、研削工具は、硬質材料（ダイヤモンド、炭化珪素など）の微粒子をレジンなどの結合剤で固定したものであり、後述する微細な貫通孔を形成することは困難である。したがって、機械加工の場合には切削加工が好ましい。

こうした純粋な機械加工以外に、レーザー加工を使用することも可能である。レーザー加工は熱的・機械的に除去する加工方法であるが、硬度が５ＧＰａ以下であることによってやはり除去効率が上昇し、生産性が高まる。また、上記の板状の結晶構造を有する無機材料成分を有していると、レーザー照射による急激な温度変化による体積の膨張・収縮に伴って発生するクラックの進展が抑制されるため、高い加工精度も容易に実現される。

本発明に係る導電性部材に使用されるセラミック基板は、熱膨張率が１×１０^−６〜１×１０^−５／℃であることが好ましく、半導体検査装置関連の部材への適用を考慮すれば、Ｓｉの熱膨張率に近い３×１０^−６〜６×１０^−６／℃であることが好ましい。

また、このセラミック基板は、その内部または表面近傍に高周波信号が流れる用途に適用される場合があるため、１ＧＨｚにおける比誘電率が２０以下であることが好ましく、１０以下であれば特に好ましい。この観点から、１ＧＨｚにおける誘電正接（tanδ）が０．０１以下であることが好ましく、０．００５以下であれば特に好ましい。

（２）導電性貫通孔
本発明に係る導電性部材は、セラミック基板の二つの主面間の電気的導通を実現する導電性の貫通孔である導電性貫通孔を有する。ここで、「主面」とは、セラミック基板の対向する二つの面であって、電気的な導通を必要とする面をいう。

（ｉ）貫通孔の形状等について
本発明に係る導電性貫通孔の直径は１０〜５００μｍの範囲であり、この範囲であることによって、ファインピッチの導電性部材が実現される。５００μｍを超えると、ファインピッチの用途には単独で使用することができず、フォトファブリケーションを用いた多層基板や電極を別途形成する必要がある。このため、生産性の低下を招くこととなる。一方、１０μｍ未満は上記の機械加工やレーザー加工によっても達成することが容易でなく、孔内全域に安定的に導電性を付与することも困難となる。生産性とファインピッチ対応との両立の観点から好ましい直径の範囲は２０〜３００μｍであり、３０〜１５０μｍとすれば特に好ましい。

本発明に係る導電性貫通孔のアスペクト比（孔深さ／孔直径）は２〜４０である。アスペクト比をこの範囲とすることで、ファインピッチでありながら主面の面積が広い場合であっても剛性が高く、割れなどが発生しにくい導電性部材を得ることが実現される。アスペクト比が２未満の場合には、ファインピッチであって主面の面積が広くなるにつれて主面間の距離が小さくなり、導電性部材の剛性の低下が顕著となる。このため、主面の面積が広い用途に対応しようとすれば多層基板化せざるを得なくなり、生産性が著しく低下する。一方、アスペクト比が４０を超える場合には、上記の機械加工のときは工具の剛性低下の影響で軸ぶれなどが生じやすくなり、レーザー加工のときには加工されたセラミック材料（デブリ）が適切に孔外に排出されずに内壁に再付着しやすくなり、いずれも加工形状精度の低下が顕著となる。生産性と加工形状精度維持との両立の観点から好ましいアスペクト比の範囲は２〜３０であり、２〜２７とすれば特に好ましい。

本発明に係る導電性貫通孔の孔径精度は±２０μｍ以下である。孔径精度をこの範囲とすることで、導電性にばらつきが発生しにくくなり、導電性部材としての品質を安定させることが実現される。また、この導電性部材をプローブガイドとして使用する場合には、プローブが孔内で運動が規制されるような事態が発生しにくくなるため、半導体ウエハなど被検査対象物へのプローブの接触圧が安定し、プローブガイドとしての品質を安定させることが実現される。一方、孔径精度が±２０μｍを超える場合には、上記の品質安定の効果が得られなくなるばかりでなく、そのような加工精度の加工の場合には、隣接する貫通孔間の隔壁が破壊され、これらの貫通孔が連通して、貫通孔単位の独立の導電性、すなわち異方導電性が達成されないものが発生すること懸念され、用途によっては致命的な障害となる。この観点では、孔径精度は±１０μｍであることが好ましい。

なお、この孔径精度は孔径によっても規定され、孔径が５０μｍ程度以下の場合には、孔径精度として±５μｍ程度が求められる場合が多い。本発明に係る導電性部材では、上記の好ましい範囲の孔径およびアスペクト比であれば、孔径精度±５μｍを容易に達成することが可能である。

これに対し、本発明に係るセラミック基板の材料でない場合には、上記のような孔径精度（±２０μｍ以下）を実現することは困難である。例えばガラスエポキシ基板では、分散させたガラスとマトリックスのエポキシとの加工性の差が大きいため、μｍオーダーでの均一性を有する加工面を形成することは、生産性を無視した研磨加工などを行わない限り不可能である。

本発明に係る導電性貫通孔の位置精度は、基準位置に対して±２０μｍ以下である。位置精度をこの範囲とすることで、位置ずれを修正するために電極をフォトファブリケーションにより追加形成する必要がなくなり、高い生産性を維持することが実現される。なお、本発明に係るセラミック基板の材料に対してドリル加工を行った場合には、ドリルの出口側の孔位置精度がやや低下する傾向があるものの、それでも孔径３００μｍ穴の場合に、アスペクト比６．７（孔長さ２ｍｍ）であれば孔位置精度±７μｍ以下、アスペクト比２７（孔長さ８ｍｍ）でも±１５μｍ以下の精度を実現できる。

これに対し、硬化のための熱処理の前に孔加工などを行い（具体的にはグリーンシート状態で加工することが挙げられる。）、その後熱処理して硬化させる方法では、上記の位置精度（±２０μｍ以下）を達成することは実質的に不可能である。

本発明に係る導電性貫通孔の隣接孔間の壁厚さは、１０μｍ以上であることが好ましい。この孔間壁の厚さが１０μｍ未満の場合には、孔加工時にこの壁が破壊されて隣接孔同士が連通してしまうことが懸念される。

（ｉｉ）導電性について
本発明に係る導電性貫通孔は、上記の貫通孔の内部に導電性が付与されたものであって、双方の主面を電気的に接続している。しかも、各導電性貫通孔は主面において他の導電性貫通孔と電気的に接続されない限り互いに電気的に独立であり、したがって異方導電性を有しうるものである。

本発明に係る導電性貫通孔の導電性付与の形式は特に限定されない。貫通孔の内部に導電性材料が充填されたビアホール形式でもよいし、貫通孔の内壁面上に導電性材料からなる導電層が形成されたスルーホール形式でもよい。この内壁面上の導電層を構成する材料および形成方法は特に制限されない。めっきにより形成されていてもよいし、堆積された導電性ペーストに基づくものであってもよい。

めっきの具体的な材料および構成については特に制限されない。典型的にはセラミック基板に直接形成されるものはＮｉ、Ｃｕ、Ａｕなどの無電解めっきであり、そのままでもよいし、電気伝導度を高めるためにＣｕ、Ａｇ、Ａｕ、Ｓｎ、Ｐｂなどの電気めっきおよび／または無電解めっきが積層されていてもよい。その中でも、下層をＮｉめっきとして、上層をＡｕめっきとすれば、導電性、耐久性（Ｎｉめっきの酸化による密着不良の防止）、生産性およびコストのバランスに優れ、好ましい。その厚みは用途に応じて適宜選択されるべきものである。例えば、この導電性貫通孔を高周波信号が流れる場合には電気抵抗が最小限になるように厚めに形成すればよい。

めっき方法も貫通孔内に適切に導電層を形成できるのであれば、特に制限されない。ただし、貫通孔の孔径は５００μｍ以下と小さいため、めっき液が適切に進入できるようにすることが好ましい。具体的には、めっき液を強制的に孔内に供給する装置によって対応したり、貫通孔の少なくとも一方の開口端部にめっき液の導入を容易にするテーパ部を形成したりすることが例示される（図１参照）。特に、後者のテーパ部は貫通孔端部のエッジのカケ防止ができ、さらに、本発明に係る導電性部材をプローブガイドとして用いた場合にはプローブピンの挿入作業を容易にするため、好ましい。こうした観点からは、テーパ部の形状は、貫通孔の中心軸に対する角度が１５〜６０度であって、外縁部すなわち主面と接する部分の直径が貫通孔の１．０１〜１．５０倍であることが好ましい。

導電性ペーストは、例えば粒子状態にある導電性材料が粘性材料に分散されたものであり、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ、グラファイト、はんだなどの微粒子がグリースに分散されたものや、ポリアニリンなどの導電性有機材料を含む有機材料が例示される。これをそのまま用いてもよいし、加熱焼成して実質的に導電性材料のみからなる層を形成してもよい。単なる電磁シールドの目的であれば導電性ペーストをそのまま用いることで十分に目的は達成されるが、高周波信号が流れる場合には導電性ペーストを焼成したほうが好ましいときもある。

導電性ペーストの貫通孔内への供給方法は特に限定されない。ただし、印刷ではアスペクト比が高い場合には孔内全域に供給することは困難であるから、例えば加圧して孔内に供給するなどの手段をとることが好ましい。

導電性ペーストは粘度を高めて（例えば２００〜７００Ｐａ・ｓ程度）供給すれば内部に充填され、ビアホール形式の導電性貫通孔となる。一方、粘度を低くして（例えば８０〜１５０Ｐａ・ｓ程度）孔内を通過させるようにすれば、内壁面にのみ堆積させることが可能であり、スルーホール形式の導電性貫通孔を作成することが可能である。

（３）導体配線パターン
本発明に係る導電性部材は、セラミック基板の少なくとも一方の主面に、導体配線パターンを備えていてもよい。

本発明に係る導体配線パターンの材料および構成は特に限定されず、上記の導電性貫通孔の場合と同様にめっきや導電性ペーストに基づくものを使用することができる。また、Ａｌ、Ｗ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｐｂなどの金属、これらの合金、ＩＴＯなどの導電性無機材料、ポリアニリンなどの導電性有機材料、またはこれらの混合物を含む材料を、蒸着、スパッタ、スピンコーティングなど公知の手段により面状に形成したものを使用してもよい。

本発明に係る導体配線パターンの配線幅の少なくとも一部、具体的には貫通孔の近傍で、１０〜５００μｍであることが好ましい。１０μｍ未満の場合には断線の可能性が高まる。また、５００μｍを超えると、逆に配線間隔が狭くなり、短絡の可能性が高まる。

本発明に係る導体配線パターンの配線間隔の少なくとも一部、具体的には貫通孔の近傍部分が、１０μｍ以上であることが好ましい。１０μｍ未満の場合には配線間隔が狭くなり短絡の可能性が高まる。

本発明に係る導体配線パターンの形成方法は、フォトファブリケーションを用いて形成してもよいが、その場合には導電性貫通孔形成における生産性の高さを失ってしまうおそれがあるため、硬化のための熱処理を行った後のセラミック基板に対して溝部を形成し、その溝内に導電性材料を配置する方法で形成されることが好ましい。

この方法の一例を以下に詳しく説明する。まず、セラミック基板の少なくとも一方の主面上の所定の位置に、機械加工、好ましくは切削加工、またはレーザー加工によって、配線として必要とされる厚さ以上の厚みおよび幅の溝を形成する。

次にこの溝加工がなされた主面の溝全体を含む領域、好ましくはその主面全域に対して、導電性材料からなる層を形成する。導電材料は特に制限されず、その層の形成手段はめっき、印刷、スピンコート、蒸着、スパッタ等公知の方法から、溝部のアスペクト比を考慮しつつ適宜選択すればよい。なお、この導電性材料からなる層を形成した後に、この層の電気伝導度を高めたり、その硬度を高めたりするための後処理、具体的には加熱処理や紫外線照射処理などを、必要に応じて行ってもよい。また、この導電性材料からなる層および／または後処理を、貫通孔への導電性付与のための処理と同時に行ってもよいし、個別に行ってもよい。生産効率向上の観点からは同時に行うことが好ましいことはいうまでもない。

続いて、主面上に形成された導電性材料からなる層のうち、貫通孔および溝部内に堆積されたもの以外を公知の除去加工手段により除去する。主面が平面、円筒側面の一部、球面の一部などの場合には、これらの形状に合わせた工具を用いて研削加工や研磨加工を行うことで効率的に除去することが可能である。これらの手段を使用することができない複雑な面である場合には、除去すべき部分を切削、研削などの機械加工やレーザー加工によって逐次除去すればよい。

こうして主面の溝部以外に除去加工を行うことで、溝部内のみに導電性材料が残留し、導体配線パターンが完成する。

ここで、この導体配線パターンは、導電性貫通孔と電気的に接続していてもよいし、電気的に絶縁されていてもよい。電気的に絶縁されている場合には、上記の製造方法において、溝部の端部を貫通孔の開口端部（テーパ部を有する場合にはテーパ部の外縁部分）と連結させず、上記の主面の溝部以外の除去加工が終了した段階で導電性貫通孔と配線との間に絶縁領域が形成されるようにしてもよい。あるいは、溝部の端部は貫通孔の開口端部（テーパ部を有する場合にはテーパ部の外縁部分）と連結させておき、上記の主面の溝部以外の部分の除去加工が終了した段階では導電性貫通孔と配線とが電気的に接続された状態にしておいて、その後、導体配線パターンと導電性貫通孔との間の導電性材料を別途除去加工によって除去してもよい。このときの除去加工は、切削加工やレーザー加工のような微細加工が可能な手段とすることが好ましい。

（４）主面導体層
本発明に係る導電性部材は、セラミック基板の少なくとも一方の主面の実質的に全域に、導電性材料が積層された導体層（以下、「主面導体層」という。）を備えていてもよい。

本発明に係る主面導体層を構成する材料は、上記の導体配線パターンの材料と同様に、任意の導電性材料を含む材料を使用することができる。また、その形成方法にも特に限定されず、めっき、スプレー塗布、印刷、ディッピング、蒸着、スパッタ、スピンコーティングなど公知の手段により導電性材料を積層すればよい。

ここで、この主面導体層は、導電性貫通孔と電気的に接続していてもよいし、電気的に絶縁されていてもよい。電気的に絶縁されている場合には、いったん形成された主面導体層と導電性貫通孔との間の導電性材料を別途除去加工によって除去すればよい。このときの除去加工は、切削加工やレーザー加工のような微細加工が可能な手段とすることが好ましい。

２．半導体検査装置
（１）半導体検査装置
本発明に係る導電性部材の用途の一つに、半導体検査装置を挙げることができる。半導体検査装置は、半導体装置、具体的に示せば、シリコンなどの半導体ウエハ基板に微細加工が施されて回路および電極が形成されたものであるウエハ状半導体装置、このウエハ状半導体装置がダイシングソーなどにより個別の半導体装置に切り出されたものである半導体チップ、またはこの半導体チップのみが、もしくは半導体チップが電極用基板と接続されたものが樹脂等によって封止されたものである半導体パッケージに対して、検査回路基板から電気信号を送ってその応答をまた検査回路基板に取り込み、所定の機能を発揮することが可能であるか否かについて検査するためのものである。

このような半導体検査装置が本発明に係る導電性部材からなる部品を有することで、次のように、ファインピッチ対応や信頼性の向上などが実現される。

（２）プローブガイド
半導体検査装置は、その所定の位置に設置された被検査対象である半導体装置の電極に対して、プローブと呼ばれる細い棒状の接触部材の一方の端部を所定の圧力で接触させて検査を行う。このプローブの他方の端部は半導体検査装置の検査回路基板の電極と電気的に接続されており、このプローブを介して所定の電気信号を半導体装置に送り、その応答を検査回路がプローブを介して受けることにより、半導体装置が正常であるか否かを検査する。

半導体装置の集積度は年々高まっているため、一つの半導体装置に対し接触すべきプローブの本数も年々多くなっている。ＤＲＡＭ用のプローブカードを例に挙げると、プローブカードに搭載されたプローブ数は２００５年１４０００ピン、２００７年前半２６０００ピン（１５０ｍｍ×１５０ｍｍ）で、２００８年には５００００ピンになると想定されている。この多ピン化に伴い、プローブの直径はより細くなり、隣接プローブ間はより狭くなる。このため、その半導体装置の電極へのプローブ接触を安定化させ、かつ隣接プローブとの接触を防止すべく、電極位置に対応した多数の貫通孔を有する部材（プローブガイド）のその貫通孔に微細径プローブを通す構成とする必要がある。

さらに、近年の半導体装置の傾向として、高集積化に加えて信号の高周波化が挙げられる。このため、隣接するプローブ間で、お互いを流れる信号が他の雑音として影響を及ぼすクロストークの発生が懸念されている。このクロストークを解消する方法の一つに、プローブを半導体装置との接続部分以外は絶縁被覆し、プローブガイドを貫通孔内に至るまで導体化して、これを接地することがある。本発明に係る導電性部材は、その態様の一つとして、導電性貫通孔がスルーホールであり、導電性貫通孔と電気的に接続された主面導電層を備える。したがって、この主面導電層を接地すれば、上記の高周波対応のプローブガイドとして使用することが可能である。

（３）スペーストランスフォーマー基板
上記のようにプローブは一方の端部が半導体装置に接触し、他方の端部は検査回路基板と電気的に接続している。半導体装置の電極配列ピッチは６０μｍ程度であるのに対して、検査回路基板はこれほど狭いピッチで配列される必要はないため、生産性を考慮して０．６ｍｍ程度となっている。したがって、半導体装置と検査回路基板とでは配線寸法が１０倍近く異なることとなり、この配線寸法差を解消するための部品がスペーストランスフォーマー基板である。

本発明に係る導電性部材は、その態様の一つとして、導電性貫通孔と、これに電気的に接続された導体配線パターンを主面上に備える。したがって、導電性貫通孔を半導体装置の電極の配線寸法に合わせ、一方の主面上における導電性貫通孔の開口端部にプローブを電気的に接続し、他方の主面上に、これらの導電性貫通孔と電気的に接続され、かつ検査回路基板の配線寸法の電極部を有する導体配線パターンを形成すれば、スペーストランスフォーマー基板として使用することが可能となる。

（４）プローブカード
プローブカードとは、検査回路基板と被検査対象物である半導体装置との間を接続する部材であり、上記のプローブのほか、必要に応じてプローブガイドやスペーストランスフォーマー基板が組み込まれている。本発明に係る導電性部材を使用すれば、プローブカードの機能（高集積化対応など）や信頼性（接触の安定性、クロストーク抑制など）を高めることが実現される。

３．インターポーザー、セラミック回路基板
インターポーザーとは、半導体装置と実装基板との間に位置して、回路装置等を構成するために用いられる基板である。インターポーザーが電極用基板であって直接実装基板に接続する場合もあれば、他の半導体装置と連結するための連結部材である場合もある。したがって、上記のスペーストランスフォーマー基板のように導体配線パターンを用いて配線寸法を変化させる場合もあれば、導電性貫通孔の双方の開口端部またはその近傍に半導体装置が接続される場合もある。いずれにしても、本発明に係る導電性部材を使用することが可能である。

また、半導体装置によっては高い放熱性を求めるものがあり、一般的なガラスエポキシ基板では対応できない場合がある。このような場合には、主たる実装基板と半導体装置との間にセラミック回路基板を配置することがあり、この構成によってセラミック材料が有する高い熱伝導率により効率的な放熱を行うことが実現される。この構成では、セラミック回路基板は上記のインターポーザーと同様に、実装基板と半導体装置との配線寸法を変換する機能を有することになる。したがって、この用途にも本発明に係る導電性部材を使用することが可能である。

以下に、実施例を用いて本発明をさらに詳しく説明するが、本発明はこれらの実施例によってその範囲が限定されることはない。

（実施例１）貫通孔内面及び溝パターンめっき
位置精度±０．００１ｍｍの数値制御式マシニングセンターに孔及び溝位置設計座標値を入力し、快削性セラミックスとしての住金セラミックス・アンド・クオーツ株式会社製ホトベールII−Ｓ（ｈ−ＢＮを含み、ビッカース硬度が５ＧＰａ、熱膨張率が４．７×１０^−５／℃、１ＧＨｚの比誘電率が９．０、かつ１ＧＨｚの誘電正接が０．００２５の材料である。）であって５ｍｍ厚のものを被加工部材として、先端角５０°の三角錐工具により孔座標位置に直径０．３１ｍｍのテーパ穴を加工し、超硬性ドリルにより内径０．３ｍｍ、最小孔ピッチ０．３５ｍｍの貫通孔を１００孔加工した。次に先端角５０°の三角錐工具により、上記の直径０．３ｍｍ孔に接触するように幅０．１０ｍｍ、深さ０．０９ｍｍねらいで溝を加工した。

加工後洗浄、乾燥し、株式会社ミツトヨ製の画像測定機を使用し、孔径の測定を行なったところ、穴径のばらつきは±２０μｍ以下であった。次に、溝の形状測定を行なった。その結果、溝幅は０．０６〜０．０８ｍｍであって、溝深さは０．０４〜０．０７ｍｍであった。さらに、孔および溝の位置測定を行なったところ、実測値と設計値との差が±０．００５ｍｍ以下であることを確認した。

ちなみに、セラミック基板の加工性について確認するために、直径３００ｍｍの上記の快削性セラミック基板表面について孔加工を行った結果について表１に示す。ここで、位置精度は、位置ばらつき幅値を基板形状である３００ｍｍで除して±％値として求めた。ドリル入側については、アスペクト比が３０近い場合であっても位置ばらつき幅は０．００４ｍｍ以下（位置精度は±２μｍ以下、±０．０００８％）であり、アスペクト比が３０近い場合のドリル出側であっても、ばらつき幅は０．０２５ｍｍ以下（位置精度は±１５μｍ以下、±０．００４％以下）であった。

次に、孔及び溝を有する快削性セラミック基板表面に無電解めっき処理を行い、厚み３．２μｍのＮｉめっき層、さらにその上に厚み０．０５μｍのＡｕめっき層を形成した。

めっき処理終了後、孔又は溝を有する面を＃２０００のＧＣ研磨材を使用してラップ加工を行い、側面は＃１７０の固定砥粒からなる砥石を使用して研削加工を行い、テーパ部を含めた孔内部及び溝内のめっき層を残し、除去した。

この除去加工後、洗浄および乾燥を行うことで得られた導電性部材（図２参照）について、テーパを含む孔部及び溝部を顕微鏡により外観検査を行い、めっきの剥離、フクレ等の異常がないことを確認した。また、片側主面の孔端と対向する主面の溝端とにテスターの端子を接触させ、電気導通があることを確認した。

以上の工程により形成された導電性部材の加工寸法および精度等について表２にまとめた。
このように、孔内部及び溝部を残して、表面を研削除去することによって、めっきの下地を露出させることができる。表面酸化防止等が必要な場合には、めっき面にさらにＡｕ、Ｓｎのいずれかを主成分とするめっきを行えばよい。

この実施例により、位置精度±０．００５ｍｍ、孔ピッチ０．３５ｍｍ、直径０．３ｍｍの孔、及び位置精度±０．００５ｍｍの溝に導電性を付与し、孔を介して両面間の導通を可能にすることができた。孔間の壁厚みは最小０．０５ｍｍであり、さらに少なくすることにより孔の密度を増加することができる。

（実施例２）貫通孔内面及び表面めっき後パターン外周を切削
位置精度±０．００１の数値制御式マシニングセンターに孔及び溝位置設計座標値を入力し、快削性セラミックスとしての住金セラミックス・アンド・クオーツ株式会社製ホトベールII−Ｓ（特性については上記のとおりである。）であって厚み２ｍｍのものを被加工部材として、先端角５０°の三角錐工具により孔座標位置に直径０．１６ｍｍのテーパ穴を加工し、超硬性ドリルにより内径０．１５ｍｍ、最小孔ピッチ０．１８ｍｍの貫通孔を１００孔加工した。

加工後洗浄、乾燥し、株式会社ミツトヨ製の画像測定機を使用し、孔の実測値と設計値との差が±０．００５ｍｍ以下であることを確認した。
次に貫通孔を有する上記のセラミック基板の表面に無電解めっき処理を行い、厚み３．２μｍのＮｉめっき層、さらにその上に厚み０．０５μｍのＡｕめっき層を形成した。

各孔周辺部に孔内壁のめっき層と連続する回路パターンを形成するために、上記マシニングセンターに溝位置設計座標値を入力し、先端角５０°の三角錐工具を使用し回路パターンを残しながら幅０．０３ｍｍ，深さ０．０３ｍｍの溝加工を行なった。

この除去加工後、洗浄および乾燥を行うことで得られた導電性部材（図３参照）について、テーパを含む孔部、回路パターン部を顕微鏡により外観検査を行い、めっきの剥離等の異常がないことを確認した。また、片側主面の孔端と対向する主面の回路パターンの端部とにテスターの端子を接触させ、電気導通があることを確認した。

実施例１および実施例２により、快削性セラミック材料を基板として使用することにより、マスク等を使用せず、容易に回路パターンを形成することが確認された。なお、回路パターン形成のプロセスでめっき層のエッチングが用いられる場合には、エッチング液の残留によりめっき層の腐食が問題になることがあるが、実施例１および実施例２のように物理的な除去を採用することにより化学的な腐食問題を解決できる。

以上の工程により形成された導電性部材の加工寸法および精度等について表２にまとめた。

（実施例３）導体ペーストによる貫通孔及び溝充填
位置精度±０．００１の数値制御式マシニングセンターに孔位置設計座標値を入力し、快削性セラミックスとしての住金セラミックス・アンド・クオーツ株式会社製ホトベールII−Ｓ（特性は上記のとおりである。）であって厚み２ｍｍのものを被加工部材として、先端角５０°の三角錐工具により孔座標位置に直径０．１６ｍｍのテーパ穴を加工し、超硬性ドリルにより内径０．１５ｍｍ、最小孔ピッチ０．１８ｍｍの貫通孔を１００孔加工した。

加工後洗浄、乾燥し、株式会社ミツトヨ製の画像測定機を使用し、孔の実測値と設計値との差が±０．００５ｍｍ以下であることを確認した。
次に、三ツ星ベルト（株）製孔充填用Ｃｕ導体ペースト（粘度：５００〜７００Ｐａ・ｓ）を注入用シリンダー内に入れ、注入口に上記貫通孔の領域を合せ、基板を注入口に密着させ、シリンダー内のペーストをピストンで加圧し貫通孔内部に注入充填した。その後、１５０℃６０分間乾燥させ、窒素雰囲気で昇温させ、９００℃１０分間保持した後、除冷させ焼成を行なった。

貫通孔内部の焼結されたＣｕペーストを観察し、孔端面よりペースト導電体面が落ち込んだ空隙部分がなくなるように平面研削盤によりセラミック基板を研削し、セラミック基板表面と導電体面とを一面にした。

続いて、こうして形成された導電性貫通孔の各々に接続する回路パターンを形成するため、上記基板の導電性貫通孔と回路パターンを転写させる版とを位置合せし、三ツ星ベルト（株）製印刷用Ｃｕ導体ペーストを印刷した。この印刷で使用した版は、パターン幅１００μｍ，パターン間ピッチ１８０μｍで、パターンの一方の端が貫通孔と一致する設計を行い製作した。

その後、１５０℃６０分間乾燥させ、窒素雰囲気で昇温させ、９００℃１０分間保持した後、除冷させ焼成を行なった。
この焼成によって得られた導電性部材（図４参照）について、回路パターンと回路パターン面に対向する貫通孔に充填した導体端とにテスターの端子を接触させ、電気導通があることを確認した。

以上の工程により形成された導電性部材の加工寸法および精度等について表２にまとめた。

（実施例４）溝パターンペースト
位置精度±０．００１の数値制御式マシニングセンターに孔及び溝位置設計座標値を入力し、快削性セラミックスとしての住金セラミックス・アンド・クオーツ株式会社製ホトベールII−Ｓ（特性は上記のとおり）であって厚み５ｍｍのものを被加工部材として、先端角５０°の三角錐工具により孔座標位置に直径０．３１ｍｍのテーパ穴を加工し、超硬性ドリルにより内径０．３ｍｍ、最小孔ピッチ０．３５ｍｍの貫通孔を１００孔加工した。次に先端角５０°の三角錐工具により、上記の直径０．３ｍｍ孔に接触するように幅０．１０ｍｍ、深さ０．０９ｍｍねらいで溝を加工した。

加工後洗浄、乾燥し、株式会社ミツトヨ製の画像測定機を使用し、溝の形状測定を行なった。その結果、溝幅は０．０６〜０．０８ｍｍであって、溝深さは０．０４〜０．０７ｍｍであった。また、孔および溝の位置測定を行なったところ、実測値と設計値との差が±０．００５以下であることを確認した。

次に、上記基板を真空吸引治具にセットし、−０．０２〜−０．０６ＭＰａで吸引し、貫通孔にＣｕ導体ペースト（粘度：８０〜１５０Ｐａ・ｓ）を注入し、孔内壁にペーストを付着させた。

それぞれの貫通孔から続く溝に貫通孔にＣｕ導体ペーストを埋め込み、１５０℃６０分間乾燥させ、窒素雰囲気で昇温させ、９００℃１０分間保持した後、除冷させ焼成を行なった。

この焼成によって得られた導電性部材（図５参照）について、回路パターンと回路パターン面に対向する貫通孔に充填した導体端とにテスターの端子を接触させ、電気導通があることを確認した。

以上の方法で形成された導電性部材の加工寸法および精度等について表２にまとめた。

本発明に係るセラミック基板１に貫通孔２を開け、貫通孔２の片端面側にテーパ３を加工して形成した導電性部材を概念的に示す断面図である。 実施例１に係る導電性部材を概念的に示すものであって、図１の貫通孔につながる溝を加工し、貫通孔内面、テーパ部及び溝にめっき層５を形成したものの平面図と断面図である。 実施例２に係る導電性部材を概念的に示すものであって、図１の貫通孔内面と上面全体にめっき層５を形成し、切削工具にて回路配線パターン外周の切削部８を囲うように加工したものの平面図と断面図である。 実施例３に係る導電性部材を概念的に示すものであって、図１の貫通孔に導電体ａ６を充填し、乾燥、焼成後上下面を研削除去し、導電体ｂ７で回路配線パターンを印刷し、乾燥、焼成したものの平面図と断面図である。 実施例４に係る導電性部材を概念的に示すものであって、図１の貫通孔につながる溝を加工し、貫通孔内面、テーパ部及び溝に導電体ｂ７を塗布し、乾燥、焼成したものの平面図と断面図である。 従来技術に係るスペーストランスフォーマーの一例を概念的に示す断面図である。 従来技術に係るスペーストランスフォーマーの他の一例を概念的に示す断面図である。

符号の説明

１ 快削性セラミックス
２ 貫通孔
３ テーパ
４ 溝
５ めっき層
６ 導電体ａ
７ 導電体ｂ
８ パターン外周切削部

Claims (24)

1. 絶縁性のセラミック基板の一方の主面とこれに対向する他方の主面との間に形成された貫通孔がその孔内に導電性を付与されてなる導電性貫通孔を備え、
   当該導電性貫通孔によって前記双方の主面が電気的に接続され、
   前記セラミック基板はビッカース硬度が５ＧＰａ以下であり、
   前記導電性貫通孔が、直径１０〜５００μｍ、アスペクト比２〜４０、かつ孔径精度±２０μｍ以下であり、さらに、その位置精度が基準位置に対して±２０μｍ以下であることを特徴とする導電性部材。
2. 前記導電性貫通孔をなす貫通孔の少なくとも一つが、硬化のための熱処理を行った後の前記セラミック基板に対して、機械加工およびレーザー加工から選ばれる少なくとも一つの除去加工手段を行うことで形成されたものである請求項１記載の導電性部材。
3. 前記導電性貫通孔の少なくとも一つは、前記貫通孔の内部に導電性材料が充填されたものである請求項１または２記載の導電性部材。
4. 前記導電性貫通孔の少なくとも一つは、前記貫通孔の内壁面上に導電性材料からなる導電層を備える請求項１から３のいずれかに記載の導電性部材。
5. 前記導電性貫通孔が備える導電層が、めっきおよび堆積された導電性ペーストに基づくものの少なくとも一方である請求項４記載の導電性部材。
6. 前記セラミック基板の少なくとも一方の主面に、前記導電性貫通孔と電気的に接続された導体配線パターンを備える請求項１から５のいずれかに記載の導電性部材。
7. 前記配線パターンの少なくとも一部が、配線幅として１０〜５００μｍかつ配線間隔として１０μｍ以上である請求項６記載の導電性部材。
8. 前記導体配線パターンが、硬化のための熱処理を行った後の前記セラミック基板の少なくとも一方の主面に対して形成された溝部内に、導電性材料が配置されたものである請求項６または７記載の導電性部材。
9. 前記導体配線パターンが、前記溝部が形成された主面上に形成された導電性材料からなる層から、前記貫通孔および前記溝部内に堆積したもの以外を除去することで形成されたものである請求項８記載の導電性部材。
10. 前記導体配線パターンが前記導電性貫通孔と電気的に接続しているものを含む請求項６から９のいずれかに記載の導電性部材。
11. 前記導体配線パターンが前記導電性貫通孔と電気的に絶縁されているものを含む請求項６から９のいずれかに記載の導電性部材。
12. 前記導電性貫通孔と電気的に絶縁されている前記導体配線パターンは、前記導体配線パターンと前記導電性貫通孔との間の導電性材料が機械加工およびレーザー加工から選ばれる少なくとも一つの除去加工手段によって除去されることで形成されたものである請求項１１記載の導電性部材。
13. 前記セラミック基板の少なくとも一方の主面が、導電性材料により被覆されてなる主面導電層を備える請求項１から１２のいずれかに記載の導電性部材。
14. 前記導電性貫通孔の少なくとも一つが前記主面導電層と電気的に絶縁されている請求項１３記載の導電性部材。
15. 前記主面導電層と電気的に絶縁されている前記導電性貫通孔は、前記主面導電層と前記導電性貫通孔との間の導電性材料が機械加工およびレーザー加工から選ばれる少なくとも一つの除去加工手段によって除去されることで形成されたものである請求項１４記載の導電性部材。
16. 前記セラミック基板が、マイカおよびｈ−ＢＮから選ばれる一種または二種の板状の結晶構造を有する材料を含む請求項１から１５のいずれかに記載の導電性部材。
17. 前記板状の結晶構造を有する材料に含まれるｈ−ＢＮの結晶粒の平均長径が１μｍ以下である請求項１６記載の導電性部材。
18. 請求項６から１７のいずれかに記載される導電性部材を用いてなることを特徴とするスペーストランスフォーマー基板。
19. 請求項１３から１７のいずれかに記載される導電性部材を用いてなることを特徴とするプローブガイド。
20. 請求項１３に記載される主面導電層は使用状態で接地される請求項１９記載のプローブガイド。
21. 請求項１から１７のいずれかに記載される導電性部材を用いてなる部品を備えることを特徴とするプローブカード。
22. 請求項１から１７のいずれかに記載される導電性部材を用いてなる部品を備えることを特徴とする半導体検査装置。
23. 請求項１から１７のいずれかに記載される導電性部材を用いてなることを特徴とするインターポーザー。
24. 請求項１から１７のいずれかに記載される導電性部材を用いてなることを特徴とするセラミック回路基板。

Images