JP2003282816A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2003282816A JP2003282816A JP2002079515A JP2002079515A JP2003282816A JP 2003282816 A JP2003282816 A JP 2003282816A JP 2002079515 A JP2002079515 A JP 2002079515A JP 2002079515 A JP2002079515 A JP 2002079515A JP 2003282816 A JP2003282816 A JP 2003282816A
- Authority
- JP
- Japan
- Prior art keywords
- conductive member
- semiconductor device
- hole
- manufacturing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】複数の半導体チップ（半導体素子）を積層する
場合に容易に位置合わせができる半導体装置及びその製
造方法、回路基板並びに電子機器を提供する。 【解決手段】接続端子４０が載置された下金型２２を、
半導体チップ１０の下方へ移動させ、貫通穴１４の下方
に各接続端子４０が対向するように位置合わせをする。
（ａ参照）貫通穴１４の内周面には、フラックス３４が
塗布されている。第１の面１１側にかかる吸引力によ
り、接続端子４０が半導体チップ１０に対して上方に付
勢される。下金型２２を上昇させて、接続端子４０を貫
通穴１４に挿入させる（ｂ参照）。フラックス３４によ
り、接続端子４０と半導体チップ１０とが仮固定され
る。下金型２２を下降させると、接続端子４０が下金型
２２から離れ、半導体チップ１０の第２の面１２側に仮
固定される。このようにして、接続端子４０が仮固定さ
れた半導体装置が形成される（ｃ参照）。
場合に容易に位置合わせができる半導体装置及びその製
造方法、回路基板並びに電子機器を提供する。 【解決手段】接続端子４０が載置された下金型２２を、
半導体チップ１０の下方へ移動させ、貫通穴１４の下方
に各接続端子４０が対向するように位置合わせをする。
（ａ参照）貫通穴１４の内周面には、フラックス３４が
塗布されている。第１の面１１側にかかる吸引力によ
り、接続端子４０が半導体チップ１０に対して上方に付
勢される。下金型２２を上昇させて、接続端子４０を貫
通穴１４に挿入させる（ｂ参照）。フラックス３４によ
り、接続端子４０と半導体チップ１０とが仮固定され
る。下金型２２を下降させると、接続端子４０が下金型
２２から離れ、半導体チップ１０の第２の面１２側に仮
固定される。このようにして、接続端子４０が仮固定さ
れた半導体装置が形成される（ｃ参照）。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】半導体チップに貫通穴を形成し、絶縁膜
を形成した後、乾式又は湿式で導電膜を形成したり、貫
通穴に溶融したハンダを充填したりして、半導体チップ
の両面を電気的に導通する形態が知られている。これに
よれば、ワイヤ等を設ける必要がないので、複数の半導
体チップを積層しても、小型化の半導体装置を提供する
ことができる。
を形成した後、乾式又は湿式で導電膜を形成したり、貫
通穴に溶融したハンダを充填したりして、半導体チップ
の両面を電気的に導通する形態が知られている。これに
よれば、ワイヤ等を設ける必要がないので、複数の半導
体チップを積層しても、小型化の半導体装置を提供する
ことができる。
【０００３】
【発明が解決しようとする課題】しかし、貫通穴に導電
材料を充填する工程は、時間及び手間がかかる場合があ
った。特に、複数の半導体チップ（半導体素子）を積層
する場合は、その位置合わせにも時間及び手間がかかる
場合があった。
材料を充填する工程は、時間及び手間がかかる場合があ
った。特に、複数の半導体チップ（半導体素子）を積層
する場合は、その位置合わせにも時間及び手間がかかる
場合があった。
【０００４】本発明は、この問題を解決するものであっ
て、その目的は、複数の半導体チップ（半導体素子）を
積層する場合に容易に位置合わせができる半導体装置及
びその製造方法、回路基板並びに電子機器を提供するこ
とにある。
て、その目的は、複数の半導体チップ（半導体素子）を
積層する場合に容易に位置合わせができる半導体装置及
びその製造方法、回路基板並びに電子機器を提供するこ
とにある。
【０００５】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、第１の半導体素子に形成された貫通穴に
導電部材の一部を挿入させる工程と、前記導電部材が前
記貫通穴に挿入されていない部分を第２の半導体素子に
形成された貫通穴に挿入させ、前記第１及び第２の半導
体素子を積層させる工程とが含まれる。
の製造方法は、第１の半導体素子に形成された貫通穴に
導電部材の一部を挿入させる工程と、前記導電部材が前
記貫通穴に挿入されていない部分を第２の半導体素子に
形成された貫通穴に挿入させ、前記第１及び第２の半導
体素子を積層させる工程とが含まれる。
【０００６】本発明によれば、第１の半導体素子に形成
された貫通穴に導電部材の一部を挿入した状態で、第２
の半導体素子に形成された貫通穴にこの導電部材を挿入
させることができる。従って、第１の半導体素子と導電
部材とが位置合わせされた状態で、第２の半導体素子と
の位置合わせができる。このため、第１及び第２の半導
体素子の積層を容易に行うことができる。
された貫通穴に導電部材の一部を挿入した状態で、第２
の半導体素子に形成された貫通穴にこの導電部材を挿入
させることができる。従って、第１の半導体素子と導電
部材とが位置合わせされた状態で、第２の半導体素子と
の位置合わせができる。このため、第１及び第２の半導
体素子の積層を容易に行うことができる。
【０００７】本発明に係る半導体装置の製造方法は、第
１の半導体素子に形成された貫通穴に導電部材の一部を
挿入させる工程と、前記導電部材が挿入された側の面の
圧力を、その反対側の面の圧力よりも大きくした状態
で、該反対側の面から前記導電部材を吸引する工程と、
前記導電部材を吸引しながら該導電部材が前記貫通穴に
挿入されていない部分を第２の半導体素子に形成された
貫通穴に挿入させ、前記第１及び第２の半導体素子を積
層させる工程とが含まれる。
１の半導体素子に形成された貫通穴に導電部材の一部を
挿入させる工程と、前記導電部材が挿入された側の面の
圧力を、その反対側の面の圧力よりも大きくした状態
で、該反対側の面から前記導電部材を吸引する工程と、
前記導電部材を吸引しながら該導電部材が前記貫通穴に
挿入されていない部分を第２の半導体素子に形成された
貫通穴に挿入させ、前記第１及び第２の半導体素子を積
層させる工程とが含まれる。
【０００８】本発明によれば、第１の半導体素子に形成
された貫通穴に導電部材の一部を挿入した状態で、第２
の半導体素子に形成された貫通穴にこの導電部材を挿入
させることができる。特に、導電部材が吸引されている
ため、第１の半導体素子と導電部材との位置合わせがよ
り確実になされた状態で、第２の半導体素子との位置合
わせができる。このため、第１及び第２の半導体素子の
積層を容易に行うことができる。
された貫通穴に導電部材の一部を挿入した状態で、第２
の半導体素子に形成された貫通穴にこの導電部材を挿入
させることができる。特に、導電部材が吸引されている
ため、第１の半導体素子と導電部材との位置合わせがよ
り確実になされた状態で、第２の半導体素子との位置合
わせができる。このため、第１及び第２の半導体素子の
積層を容易に行うことができる。
【０００９】この半導体装置の製造方法において、前記
導電部材と前記第１の半導体素子とを固定させる工程が
含まれる。本発明によれば、導電部材と第１の半導体素
子とが固定されるため、より確実な位置合わせをするこ
とができる。
導電部材と前記第１の半導体素子とを固定させる工程が
含まれる。本発明によれば、導電部材と第１の半導体素
子とが固定されるため、より確実な位置合わせをするこ
とができる。
【００１０】この半導体装置の製造方法において、前記
導電部材と前記第１の半導体素子とを固定させる工程
は、前記導電部材の前記貫通穴に挿入される部分及び前
記貫通穴の内周面の少なくともいずれかに予め接着剤を
塗布し、前記貫通穴に前記導電部材を挿入させることに
より行われる。
導電部材と前記第１の半導体素子とを固定させる工程
は、前記導電部材の前記貫通穴に挿入される部分及び前
記貫通穴の内周面の少なくともいずれかに予め接着剤を
塗布し、前記貫通穴に前記導電部材を挿入させることに
より行われる。
【００１１】本発明によれば、導電部材と第１の半導体
素子とが、予め塗布された接着剤により固定されるた
め、より確実な位置合わせをすることができる。この半
導体装置の製造方法において、前記導電部材と前記第１
の半導体素子とを固定させる工程は、前記導電部材の前
記貫通穴に挿入された部分において該導電部材を溶融さ
せることにより行われる。
素子とが、予め塗布された接着剤により固定されるた
め、より確実な位置合わせをすることができる。この半
導体装置の製造方法において、前記導電部材と前記第１
の半導体素子とを固定させる工程は、前記導電部材の前
記貫通穴に挿入された部分において該導電部材を溶融さ
せることにより行われる。
【００１２】本発明によれば、導電部材と第１の半導体
素子とが、導電部材を溶融させることにより固定される
ため、より確実な位置合わせをすることができる。この
半導体装置の製造方法において、前記導電部材と前記第
１の半導体素子とを仮固定させる工程が含まれる。
素子とが、導電部材を溶融させることにより固定される
ため、より確実な位置合わせをすることができる。この
半導体装置の製造方法において、前記導電部材と前記第
１の半導体素子とを仮固定させる工程が含まれる。
【００１３】本発明によれば、導電部材と第１の半導体
素子とが仮固定されるため、全く固定されていない場合
と比較して、より確実な位置合わせをすることができ
る。また、導電部材が吸引されている場合においては、
導電部材と第１の半導体素子との位置合わせが十分に行
われているので、仮固定だけでも十分に第２の半導体素
子との位置合わせを行うことができる。
素子とが仮固定されるため、全く固定されていない場合
と比較して、より確実な位置合わせをすることができ
る。また、導電部材が吸引されている場合においては、
導電部材と第１の半導体素子との位置合わせが十分に行
われているので、仮固定だけでも十分に第２の半導体素
子との位置合わせを行うことができる。
【００１４】この半導体装置の製造方法において、前記
導電部材と前記第１の半導体素子とを仮固定させる工程
は、前記導電部材の前記貫通穴に挿入される部分及び前
記貫通穴の内周面の少なくともいずれかに予め接着剤を
塗布し、前記貫通穴に前記導電部材を挿入させることに
より行われる。
導電部材と前記第１の半導体素子とを仮固定させる工程
は、前記導電部材の前記貫通穴に挿入される部分及び前
記貫通穴の内周面の少なくともいずれかに予め接着剤を
塗布し、前記貫通穴に前記導電部材を挿入させることに
より行われる。
【００１５】本発明によれば、導電部材と第１の半導体
素子とが、予め塗布された接着剤により仮固定される。
このため、全く固定されていない場合と比較して、より
確実な位置合わせをすることができる。
素子とが、予め塗布された接着剤により仮固定される。
このため、全く固定されていない場合と比較して、より
確実な位置合わせをすることができる。
【００１６】この半導体装置の製造方法において、前記
導電部材と前記第１の半導体素子とを仮固定させる工程
は、前記導電部材の前記貫通穴に挿入された部分におい
て該導電部材を溶融させることにより行われる。
導電部材と前記第１の半導体素子とを仮固定させる工程
は、前記導電部材の前記貫通穴に挿入された部分におい
て該導電部材を溶融させることにより行われる。
【００１７】本発明によれば、導電部材と第１の半導体
素子とが、導電部材を溶融させることにより仮固定され
る。このため、全く固定されていない場合と比較して、
より確実な位置合わせをすることができる。
素子とが、導電部材を溶融させることにより仮固定され
る。このため、全く固定されていない場合と比較して、
より確実な位置合わせをすることができる。
【００１８】この半導体装置の製造方法において、前記
導電部材と前記第１の半導体素子とを仮固定した状態
で、前記第２の半導体素子の貫通穴に前記導電部材を挿
入して前記第１及び第２の半導体素子を積層させ、前記
導電部材を溶融させることにより、前記第１及び第２の
半導体素子を電気的に接続するものである。
導電部材と前記第１の半導体素子とを仮固定した状態
で、前記第２の半導体素子の貫通穴に前記導電部材を挿
入して前記第１及び第２の半導体素子を積層させ、前記
導電部材を溶融させることにより、前記第１及び第２の
半導体素子を電気的に接続するものである。
【００１９】本発明によれば、導電部材と第１の半導体
素子とを仮固定した状態で、第２の半導体素子の貫通穴
に導電部材を挿入し、導電部材を溶融させることによ
り、第１及び第２の半導体素子を一括で接続することが
できる。このため、第１及び第２の半導体装置の積層を
容易に行うことができる。
素子とを仮固定した状態で、第２の半導体素子の貫通穴
に導電部材を挿入し、導電部材を溶融させることによ
り、第１及び第２の半導体素子を一括で接続することが
できる。このため、第１及び第２の半導体装置の積層を
容易に行うことができる。
【００２０】本発明に係る半導体装置の製造方法は、貫
通穴が形成された半導体素子と、前記貫通穴に対応する
部分に導電部材が予め搭載された治具とを準備し、前記
貫通穴と前記治具に搭載された前記導電部材とを対向さ
せて、前記貫通穴に前記導電部材を挿入させることが含
まれる。
通穴が形成された半導体素子と、前記貫通穴に対応する
部分に導電部材が予め搭載された治具とを準備し、前記
貫通穴と前記治具に搭載された前記導電部材とを対向さ
せて、前記貫通穴に前記導電部材を挿入させることが含
まれる。
【００２１】本発明によれば、導電部材が予め治具に搭
載されているため、位置合わせを容易に行うことができ
る。この半導体装置の製造方法において、前記半導体素
子の前記導電部材が挿入された側の面の圧力を、その反
対側の面の圧力よりも大きくした状態で、該反対側の面
から前記導電部材を吸引する工程が含まれる。
載されているため、位置合わせを容易に行うことができ
る。この半導体装置の製造方法において、前記半導体素
子の前記導電部材が挿入された側の面の圧力を、その反
対側の面の圧力よりも大きくした状態で、該反対側の面
から前記導電部材を吸引する工程が含まれる。
【００２２】本発明によれば、半導体素子と導電部材と
が前記位置合わせされているため、半導体素子と導電部
材との位置合わせをより確実に行うことができる。この
半導体装置の製造方法において、前記導電部材と前記半
導体素子とを固定させる工程が含まれる。
が前記位置合わせされているため、半導体素子と導電部
材との位置合わせをより確実に行うことができる。この
半導体装置の製造方法において、前記導電部材と前記半
導体素子とを固定させる工程が含まれる。
【００２３】本発明によれば、導電部材と半導体素子と
が固定されるため、より確実な位置合わせをすることが
できる。この半導体装置の製造方法において、前記導電
部材と前記半導体素子とを固定させる工程は、前記導電
部材の前記貫通穴に挿入される部分及び前記貫通穴の内
周面の少なくともいずれかに予め接着剤を塗布し、前記
貫通穴に前記導電部材を挿入させることにより行われ
る。
が固定されるため、より確実な位置合わせをすることが
できる。この半導体装置の製造方法において、前記導電
部材と前記半導体素子とを固定させる工程は、前記導電
部材の前記貫通穴に挿入される部分及び前記貫通穴の内
周面の少なくともいずれかに予め接着剤を塗布し、前記
貫通穴に前記導電部材を挿入させることにより行われ
る。
【００２４】本発明によれば、導電部材と半導体素子と
が、予め塗布された接着剤により固定されるため、より
確実な位置合わせをすることができる。この半導体装置
の製造方法において、前記導電部材と前記半導体素子と
を固定させる工程は、前記導電部材の前記貫通穴に挿入
された部分において該導電部材を溶融させることにより
行われる。
が、予め塗布された接着剤により固定されるため、より
確実な位置合わせをすることができる。この半導体装置
の製造方法において、前記導電部材と前記半導体素子と
を固定させる工程は、前記導電部材の前記貫通穴に挿入
された部分において該導電部材を溶融させることにより
行われる。
【００２５】本発明によれば、導電部材と半導体素子と
が、導電部材を溶融させることにより固定されるため、
より確実な位置合わせをすることができる。この半導体
装置の製造方法において、前記導電部材と前記半導体素
子とを仮固定させる工程が含まれる。
が、導電部材を溶融させることにより固定されるため、
より確実な位置合わせをすることができる。この半導体
装置の製造方法において、前記導電部材と前記半導体素
子とを仮固定させる工程が含まれる。
【００２６】本発明によれば、導電部材と半導体素子と
が仮固定されるため、全く固定されていない場合と比較
して、より確実な位置合わせをすることができる。この
半導体装置の製造方法において、前記導電部材と前記半
導体素子とを仮固定させる工程は、前記導電部材の前記
貫通穴に挿入される部分及び前記貫通穴の内周面の少な
くともいずれかに予め接着剤を塗布し、前記貫通穴に前
記導電部材を挿入させることにより行われる。
が仮固定されるため、全く固定されていない場合と比較
して、より確実な位置合わせをすることができる。この
半導体装置の製造方法において、前記導電部材と前記半
導体素子とを仮固定させる工程は、前記導電部材の前記
貫通穴に挿入される部分及び前記貫通穴の内周面の少な
くともいずれかに予め接着剤を塗布し、前記貫通穴に前
記導電部材を挿入させることにより行われる。
【００２７】本発明によれば、導電部材と半導体素子と
が、予め塗布された接着剤によって仮固定される。この
ため、全く固定されていない場合と比較して、より確実
な位置合わせをすることができる。
が、予め塗布された接着剤によって仮固定される。この
ため、全く固定されていない場合と比較して、より確実
な位置合わせをすることができる。
【００２８】この半導体装置の製造方法において、前記
導電部材と前記半導体素子とを仮固定させる工程は、前
記導電部材の前記貫通穴に挿入された部分において該導
電部材を溶融させることにより行われる。
導電部材と前記半導体素子とを仮固定させる工程は、前
記導電部材の前記貫通穴に挿入された部分において該導
電部材を溶融させることにより行われる。
【００２９】本発明によれば、導電部材と半導体素子と
が、導電部材を溶融させることによって仮固定される。
このため、全く固定されていない場合と比較して、より
確実な位置合わせをすることができる。
が、導電部材を溶融させることによって仮固定される。
このため、全く固定されていない場合と比較して、より
確実な位置合わせをすることができる。
【００３０】本発明に係る半導体装置は、上記半導体装
置の製造方法により製造される。本発明によれば、上記
複数の半導体素子を積層する場合に容易かつ、より確実
に位置合わせができる半導体装置が得られる。
置の製造方法により製造される。本発明によれば、上記
複数の半導体素子を積層する場合に容易かつ、より確実
に位置合わせができる半導体装置が得られる。
【００３１】本発明に係る回路基板は、上記半導体装置
を有する。本発明によれば、上記半導体装置を有する回
路基板が得られる。本発明に係る電子機器は、上記半導
体装置を有する。
を有する。本発明によれば、上記半導体装置を有する回
路基板が得られる。本発明に係る電子機器は、上記半導
体装置を有する。
【００３２】本発明によれば、上記半導体装置を有する
電子機器が得られる。
電子機器が得られる。
【００３３】
【発明の実施の形態】以下、本発明を具体化した半導体
装置及びその製造方法の一実施形態を図１〜図７に従っ
て説明する。
装置及びその製造方法の一実施形態を図１〜図７に従っ
て説明する。
【００３４】図１は、本実施形態に係る半導体装置の製
造工程を示す説明図である。図１（ａ）に示すように、
半導体素子としての半導体チップ１０はシリコン基板か
らなる。半導体チップ１０は、第１の面１１及び第２の
面１２を有しており、本実施形態では、第１の面１１が
能動面（図示しない集積回路が形成された面）である。
半導体チップ１０には、貫通穴１４が形成されている。
貫通穴１４は、レーザ（ＹＡＧレーザ、エキシマレーザ
等）あるいはエッチング（化学エッチング、プラズマエ
ッチング等）等を使用して形成され、半導体チップ１０
を貫通して形成される。穴あけ加工は、第１の面１１又
は第２の面１２から、又は両面から（順番にあるいは同
時に）行ってもよい。また、半導体チップ１０の貫通穴
１４を形成する位置に、予め窪み（図示しない）を形成
しておき、その窪みを目印として穴あけ加工を行っても
よい。貫通穴１４は、半導体チップ１０の面に対して略
垂直な内壁面となっている。なお、貫通穴１４周辺の第
１の面１１上には、電極パッドとしてのＡｌパッド（図
示しない）が形成されている。
造工程を示す説明図である。図１（ａ）に示すように、
半導体素子としての半導体チップ１０はシリコン基板か
らなる。半導体チップ１０は、第１の面１１及び第２の
面１２を有しており、本実施形態では、第１の面１１が
能動面（図示しない集積回路が形成された面）である。
半導体チップ１０には、貫通穴１４が形成されている。
貫通穴１４は、レーザ（ＹＡＧレーザ、エキシマレーザ
等）あるいはエッチング（化学エッチング、プラズマエ
ッチング等）等を使用して形成され、半導体チップ１０
を貫通して形成される。穴あけ加工は、第１の面１１又
は第２の面１２から、又は両面から（順番にあるいは同
時に）行ってもよい。また、半導体チップ１０の貫通穴
１４を形成する位置に、予め窪み（図示しない）を形成
しておき、その窪みを目印として穴あけ加工を行っても
よい。貫通穴１４は、半導体チップ１０の面に対して略
垂直な内壁面となっている。なお、貫通穴１４周辺の第
１の面１１上には、電極パッドとしてのＡｌパッド（図
示しない）が形成されている。
【００３５】次に、図１（ｂ）に示すように、貫通穴１
４の内側を含む領域に絶縁材料１６を設ける。絶縁材料
１６は、貫通穴１４の内壁面及び貫通穴１４周辺の第１
の面１１及び第２の面１２上に形成される。また、絶縁
材料１６は、第１の面１１上のＡｌパッドの一部のみを
覆うように形成される。絶縁材料１６は、ＳｉＯ2、Ｓ
ｉＮ等にて形成される。なお、絶縁材料１６は、スクリ
ーン印刷方式、インクジェットプリンタ方式、化学気相
堆積（ＣＶＤ）、スプレー方式又はディスペンサーによ
る塗布等で設けることができる。
４の内側を含む領域に絶縁材料１６を設ける。絶縁材料
１６は、貫通穴１４の内壁面及び貫通穴１４周辺の第１
の面１１及び第２の面１２上に形成される。また、絶縁
材料１６は、第１の面１１上のＡｌパッドの一部のみを
覆うように形成される。絶縁材料１６は、ＳｉＯ2、Ｓ
ｉＮ等にて形成される。なお、絶縁材料１６は、スクリ
ーン印刷方式、インクジェットプリンタ方式、化学気相
堆積（ＣＶＤ）、スプレー方式又はディスペンサーによ
る塗布等で設けることができる。
【００３６】次に、図１（ｃ）に示すように、貫通穴１
４の内側及び絶縁材料１６を含む領域に金属層１８を設
ける。金属層１８は、Ａｌパッドを覆っている。これに
よってＡｌパッドとの電気的接続を可能とするととも
に、Ａｌパッドの酸化を防止することができる。金属層
１８は、スパッタ法又は蒸着法等で形成する。金属層１
８の材料は、限定されないが、例えばニッケル又は金の
少なくともいずれかを含む金属であってもよい。貫通穴
１４は、このように絶縁材料１６と金属層１８とが形成
された状態で、後述する接続端子４０が挿入可能とな
る。なお、以後説明の便宜上、絶縁材料１６及び金属層
１８については、図面上表示を省略する。
４の内側及び絶縁材料１６を含む領域に金属層１８を設
ける。金属層１８は、Ａｌパッドを覆っている。これに
よってＡｌパッドとの電気的接続を可能とするととも
に、Ａｌパッドの酸化を防止することができる。金属層
１８は、スパッタ法又は蒸着法等で形成する。金属層１
８の材料は、限定されないが、例えばニッケル又は金の
少なくともいずれかを含む金属であってもよい。貫通穴
１４は、このように絶縁材料１６と金属層１８とが形成
された状態で、後述する接続端子４０が挿入可能とな
る。なお、以後説明の便宜上、絶縁材料１６及び金属層
１８については、図面上表示を省略する。
【００３７】次に、図２により、導電部材としての接続
端子４０の製造工程を説明する。図２（ａ）に示すよう
に、接続端子４０の製造には、上金型２０及び下金型２
２が使用される。上金型２０には、所定間隔ごとに凹部
２４と注入路２６とが形成されている。凹部２４は、二
つの異なる半径の略円柱状の凹部によって形成されてい
る。注入路２６は、上金型２０の上面と凹部２４とを連
通させる流路である。下金型２２には、凹部２４に対向
する位置に凹部２８が形成されている。上金型２０及び
下金型２２が重ね合わさったときに、凹部２４，２８に
よって空間３０が形成される。接続端子４０に使用され
る導電材料は、一つ又は複数の金属元素から構成された
ものである。なお、導電性を有するものであればその材
料は限定されず、例えば導電性樹脂であってもよい。導
電材料の溶融温度は限定されないが、例えば２５０〜３
００°Ｃ程度であってもよい。導電材料の溶融温度は、
後の製造工程において、半導体チップ１０が加熱される
温度よりも高いことが好ましい。例えば、導電材料の溶
融温度は、半導体装置に設けた外部端子（図５参照）を
リフローする温度よりも高いことが好ましい。こうする
ことで、後の製造工程において、導電材料が再溶融する
ことをさまたげることができる。これにより、製造工程
時に、導電材料が貫通穴１４から流れ出ることを防止で
きる。
端子４０の製造工程を説明する。図２（ａ）に示すよう
に、接続端子４０の製造には、上金型２０及び下金型２
２が使用される。上金型２０には、所定間隔ごとに凹部
２４と注入路２６とが形成されている。凹部２４は、二
つの異なる半径の略円柱状の凹部によって形成されてい
る。注入路２６は、上金型２０の上面と凹部２４とを連
通させる流路である。下金型２２には、凹部２４に対向
する位置に凹部２８が形成されている。上金型２０及び
下金型２２が重ね合わさったときに、凹部２４，２８に
よって空間３０が形成される。接続端子４０に使用され
る導電材料は、一つ又は複数の金属元素から構成された
ものである。なお、導電性を有するものであればその材
料は限定されず、例えば導電性樹脂であってもよい。導
電材料の溶融温度は限定されないが、例えば２５０〜３
００°Ｃ程度であってもよい。導電材料の溶融温度は、
後の製造工程において、半導体チップ１０が加熱される
温度よりも高いことが好ましい。例えば、導電材料の溶
融温度は、半導体装置に設けた外部端子（図５参照）を
リフローする温度よりも高いことが好ましい。こうする
ことで、後の製造工程において、導電材料が再溶融する
ことをさまたげることができる。これにより、製造工程
時に、導電材料が貫通穴１４から流れ出ることを防止で
きる。
【００３８】次に、図２（ｂ）に示すように、同図の矢
印の方向から溶融させた導電材料を注入路２６から注入
する。すると、導電部材は空間３０内に貯留し、接続端
子４０が形成される。そして、図２（ｃ）に示すよう
に、上金型２０から下金型２２を引き離すことによっ
て、下金型２２上に接続端子４０が整列した状態で形成
される。このように形成された接続端子４０の斜視図を
図２（ｄ）に示す。接続端子４０は、半導体チップ１０
の貫通穴１４に挿入可能な挿入部４１と、貫通穴１４の
穴方向への移動を規制する係止部４２とを有している。
なお、係止部４２は、半導体チップ１０を積層したとき
の各チップ間の間隔を保持する間隔保持部としても構成
される。
印の方向から溶融させた導電材料を注入路２６から注入
する。すると、導電部材は空間３０内に貯留し、接続端
子４０が形成される。そして、図２（ｃ）に示すよう
に、上金型２０から下金型２２を引き離すことによっ
て、下金型２２上に接続端子４０が整列した状態で形成
される。このように形成された接続端子４０の斜視図を
図２（ｄ）に示す。接続端子４０は、半導体チップ１０
の貫通穴１４に挿入可能な挿入部４１と、貫通穴１４の
穴方向への移動を規制する係止部４２とを有している。
なお、係止部４２は、半導体チップ１０を積層したとき
の各チップ間の間隔を保持する間隔保持部としても構成
される。
【００３９】次に、図３（ａ）に示すように、接続端子
４０が載置された下金型２２を図示しない搬送装置で、
第１の半導体素子としての半導体チップ１０の下方へ移
動させる。ここで、貫通穴１４の下方に各接続端子４０
の挿入部４１が対向するように位置合わせをする。ここ
で、貫通穴１４の内周面（金属層１８で覆われた面）に
は、接着剤としてのフラックス３４が塗布されている。
また、半導体チップ１０の第２の面１２側の圧力を、第
１の面１１側の圧力よりも相対的に大きく制御してい
る。本実施形態では第１の面１１側で空気を図３（ａ）
の矢印方向に吸引することにより、第１の面１１側の圧
力を第２の面１２側の圧力よりも小さくしている。この
状態で、下金型２２を上昇させて、図３（ｂ）に示すよ
うに、接続端子４０を貫通穴１４に挿入させる。ここ
で、貫通穴１４には接着剤としてのフラックス３４が塗
布されているため、接続端子４０と半導体チップ１０と
が仮固定される。また、第１の面１１側にかかる吸引力
により、接続端子４０が半導体チップ１０に対して上方
に付勢される。この状態で下金型２２を下降させると、
図３（ｃ）に示すように、接続端子４０が下金型２２か
ら離れ、半導体チップ１０の第２の面１２側に仮固定さ
れている。このようにして、接続端子４０が仮固定され
た半導体装置１が形成される。
４０が載置された下金型２２を図示しない搬送装置で、
第１の半導体素子としての半導体チップ１０の下方へ移
動させる。ここで、貫通穴１４の下方に各接続端子４０
の挿入部４１が対向するように位置合わせをする。ここ
で、貫通穴１４の内周面（金属層１８で覆われた面）に
は、接着剤としてのフラックス３４が塗布されている。
また、半導体チップ１０の第２の面１２側の圧力を、第
１の面１１側の圧力よりも相対的に大きく制御してい
る。本実施形態では第１の面１１側で空気を図３（ａ）
の矢印方向に吸引することにより、第１の面１１側の圧
力を第２の面１２側の圧力よりも小さくしている。この
状態で、下金型２２を上昇させて、図３（ｂ）に示すよ
うに、接続端子４０を貫通穴１４に挿入させる。ここ
で、貫通穴１４には接着剤としてのフラックス３４が塗
布されているため、接続端子４０と半導体チップ１０と
が仮固定される。また、第１の面１１側にかかる吸引力
により、接続端子４０が半導体チップ１０に対して上方
に付勢される。この状態で下金型２２を下降させると、
図３（ｃ）に示すように、接続端子４０が下金型２２か
ら離れ、半導体チップ１０の第２の面１２側に仮固定さ
れている。このようにして、接続端子４０が仮固定され
た半導体装置１が形成される。
【００４０】次に、図４により、上記のように形成され
た半導体装置１を積層する工程を説明する。図４（ａ）
に示すように、半導体装置１は接続端子４０が仮固定さ
れたままの状態となっている。この半導体装置１の下方
では、下金型２２上に載置された接続端子４０上に半導
体チップ１０が形成されている。ここで、半導体チップ
１０は、単に接続端子４０上に載置されただけであって
もよく、またフラックス３４により仮固定されていても
よい。さらには、その他の接着剤等により固定されてい
てもよい。そして、下金型２２を上昇させて下方に設け
られた第２の半導体素子としての半導体チップ１０の貫
通穴１４に半導体装置１の接続端子４０の挿入部４１を
挿入させる。そして、図示しないヒータにより、接続端
子４０を一括で加熱する。すると、図４（ｂ）に示すよ
うに、接続端子４０どうしが溶融接続されて、２段構成
の半導体装置３が形成される。また、同様の方法によ
り、図４（ｃ）に示すように、３段構成の半導体装置５
が形成される。このようにして、複数の半導体装置１を
積層し、上下の半導体チップ１０を接続端子４０を介し
て電気的に接続することで、三次元実装の半導体装置が
形成される。
た半導体装置１を積層する工程を説明する。図４（ａ）
に示すように、半導体装置１は接続端子４０が仮固定さ
れたままの状態となっている。この半導体装置１の下方
では、下金型２２上に載置された接続端子４０上に半導
体チップ１０が形成されている。ここで、半導体チップ
１０は、単に接続端子４０上に載置されただけであって
もよく、またフラックス３４により仮固定されていても
よい。さらには、その他の接着剤等により固定されてい
てもよい。そして、下金型２２を上昇させて下方に設け
られた第２の半導体素子としての半導体チップ１０の貫
通穴１４に半導体装置１の接続端子４０の挿入部４１を
挿入させる。そして、図示しないヒータにより、接続端
子４０を一括で加熱する。すると、図４（ｂ）に示すよ
うに、接続端子４０どうしが溶融接続されて、２段構成
の半導体装置３が形成される。また、同様の方法によ
り、図４（ｃ）に示すように、３段構成の半導体装置５
が形成される。このようにして、複数の半導体装置１を
積層し、上下の半導体チップ１０を接続端子４０を介し
て電気的に接続することで、三次元実装の半導体装置が
形成される。
【００４１】図５は、本実施形態における半導体装置５
が実装された回路基板５０を示す図である。回路基板５
０は、マザーボードであってもよい。回路基板５０に
は、例えば、ガラスエポキシ基板やポリイミドフィルム
等の有機系基板、あるいは液晶表示体基板等のガラス基
板を用いることが一般的である。回路基板５０には、例
えば銅等からなる配線パターン５２が所望の回路となる
ように形成されていて、それらの配線パターン５２と半
導体装置５が電気的に接続されている。半導体装置５
は、例えば外部端子６０が配線パターン５２に機械的に
することで回路基板５０に電気的に接続されてもよい。
が実装された回路基板５０を示す図である。回路基板５
０は、マザーボードであってもよい。回路基板５０に
は、例えば、ガラスエポキシ基板やポリイミドフィルム
等の有機系基板、あるいは液晶表示体基板等のガラス基
板を用いることが一般的である。回路基板５０には、例
えば銅等からなる配線パターン５２が所望の回路となる
ように形成されていて、それらの配線パターン５２と半
導体装置５が電気的に接続されている。半導体装置５
は、例えば外部端子６０が配線パターン５２に機械的に
することで回路基板５０に電気的に接続されてもよい。
【００４２】そして、本発明を適用した半導体装置５を
有する電子機器として、図６にはノート型パーソナルコ
ンピュータ１００、図７には携帯電話２００がそれぞれ
示されている。
有する電子機器として、図６にはノート型パーソナルコ
ンピュータ１００、図７には携帯電話２００がそれぞれ
示されている。
【００４３】上記実施形態の半導体装置及びその製造方
法によれば、以下のようなを効果得ることができる。 （１）上記実施形態では、図３（ａ）に示すように、接
続端子４０が予め下金型２２に搭載されている。接続端
子４０は、貫通穴１４の間隔に合わせて下金型２２上に
搭載されているため、半導体チップ１０と接続端子４０
との位置合わせを容易に行うことができる。
法によれば、以下のようなを効果得ることができる。 （１）上記実施形態では、図３（ａ）に示すように、接
続端子４０が予め下金型２２に搭載されている。接続端
子４０は、貫通穴１４の間隔に合わせて下金型２２上に
搭載されているため、半導体チップ１０と接続端子４０
との位置合わせを容易に行うことができる。
【００４４】（２）上記実施形態では、図４（ａ）に示
すように、半導体チップ１０（上方）の貫通穴１４に、
接続端子４０を挿入した状態で、半導体チップ１０（下
方）の貫通穴１４に接続端子４０を挿入させることがで
きる。特に、半導体チップ１０と接続端子４０は、フラ
ックス３４により仮固定された上に、接続端子４０が第
１の面１１側から吸引されている。このため、半導体装
置１と接続端子４０との位置合わせがより確実になされ
た状態で、半導体チップ１０との位置合わせ及び固定が
できる。このため、両半導体素子の積層を容易に行うこ
とができる。
すように、半導体チップ１０（上方）の貫通穴１４に、
接続端子４０を挿入した状態で、半導体チップ１０（下
方）の貫通穴１４に接続端子４０を挿入させることがで
きる。特に、半導体チップ１０と接続端子４０は、フラ
ックス３４により仮固定された上に、接続端子４０が第
１の面１１側から吸引されている。このため、半導体装
置１と接続端子４０との位置合わせがより確実になされ
た状態で、半導体チップ１０との位置合わせ及び固定が
できる。このため、両半導体素子の積層を容易に行うこ
とができる。
【００４５】（３）上記実施形態では、フラックス３４
を貫通穴１４に予め塗布している。このため、容易な構
成で、接続端子４０と半導体チップ１０とが、予め塗布
された接着剤により仮固定されるため、より確実な位置
合わせをすることができる。
を貫通穴１４に予め塗布している。このため、容易な構
成で、接続端子４０と半導体チップ１０とが、予め塗布
された接着剤により仮固定されるため、より確実な位置
合わせをすることができる。
【００４６】（４）上記実施形態では、接続端子４０
は、挿入部４１及び係止部４２を有している。このた
め、挿入部４１を貫通穴１４に挿入することにより、位
置合わせを容易に行うことができる。また、係止部４２
により、接続端子４０が貫通穴１４方向へ移動すること
を規制することができる。また、係止部４２により、半
導体装置１どうしに所定の間隔を保持した状態で半導体
装置を積層させることができる。
は、挿入部４１及び係止部４２を有している。このた
め、挿入部４１を貫通穴１４に挿入することにより、位
置合わせを容易に行うことができる。また、係止部４２
により、接続端子４０が貫通穴１４方向へ移動すること
を規制することができる。また、係止部４２により、半
導体装置１どうしに所定の間隔を保持した状態で半導体
装置を積層させることができる。
【００４７】なお、上記実施形態は以下のように変更し
てもよい。 ・上記実施形態では、半導体装置として半導体チップ１
０の例を説明したが、ウエハどうしの積層にこの技術を
応用してもよい。また、半導体チップ１０の両面を能動
面とした半導体装置を積層する際にこの技術を応用して
もよい。
てもよい。 ・上記実施形態では、半導体装置として半導体チップ１
０の例を説明したが、ウエハどうしの積層にこの技術を
応用してもよい。また、半導体チップ１０の両面を能動
面とした半導体装置を積層する際にこの技術を応用して
もよい。
【００４８】・上記実施形態では、接続端子４０を図２
に示すような形状としたが、その他の形状でもよい。例
えば、係止部４２は円柱状でなく、単に突起が設けられ
ているものであってもよい。また、接続端子の大きさ
は、半導体チップ１０の厚さや、貫通穴１４の直径、積
層する半導体チップ１０間の距離に応じて適宜変更して
もよい。
に示すような形状としたが、その他の形状でもよい。例
えば、係止部４２は円柱状でなく、単に突起が設けられ
ているものであってもよい。また、接続端子の大きさ
は、半導体チップ１０の厚さや、貫通穴１４の直径、積
層する半導体チップ１０間の距離に応じて適宜変更して
もよい。
【００４９】・上記実施形態における貫通穴１４の形成
方法は、限定されるものではなく、他の方法によるもの
であってもよい。例えば、半導体チップ１０を貫通する
細かい小孔を形成し、その小孔をウエットエッチングで
拡大させることによって貫通穴を形成してもよい。
方法は、限定されるものではなく、他の方法によるもの
であってもよい。例えば、半導体チップ１０を貫通する
細かい小孔を形成し、その小孔をウエットエッチングで
拡大させることによって貫通穴を形成してもよい。
【００５０】・上記実施形態では、図２に示す工程によ
り、接続端子４０を型成形して、その下金型２２をその
まま半導体チップ１０との位置合わせの治具として使用
した。この他に、別途製造された接続端子４０を、下金
型２２のようなトレイに載置させた上で、図３以降の工
程を行ってもよい。このようにすれば、接続端子４０を
トレイに載置する工程が増えるものの、接続端子４０の
製造を待った上で図３以降の工程を行う必要がなくな
る。
り、接続端子４０を型成形して、その下金型２２をその
まま半導体チップ１０との位置合わせの治具として使用
した。この他に、別途製造された接続端子４０を、下金
型２２のようなトレイに載置させた上で、図３以降の工
程を行ってもよい。このようにすれば、接続端子４０を
トレイに載置する工程が増えるものの、接続端子４０の
製造を待った上で図３以降の工程を行う必要がなくな
る。
【００５１】・上記実施形態では、接続端子４０と半導
体チップ１０とを仮固定するために、貫通穴１４にはフ
ラックス３４を塗布したが、これとは逆に接続端子４０
にフラックスを塗布してもよい。また、貫通穴１４と接
続端子４０の両方にフラックスを塗布してもよい。ま
た、仮固定を行うために、フラックスではなく、他の粘
着性、接着性のある材料を使用してもよい。また、仮固
定を第１の面１１側で空気を吸引するのみで行い、フラ
ックス等を塗布する工程を省略してもよい。
体チップ１０とを仮固定するために、貫通穴１４にはフ
ラックス３４を塗布したが、これとは逆に接続端子４０
にフラックスを塗布してもよい。また、貫通穴１４と接
続端子４０の両方にフラックスを塗布してもよい。ま
た、仮固定を行うために、フラックスではなく、他の粘
着性、接着性のある材料を使用してもよい。また、仮固
定を第１の面１１側で空気を吸引するのみで行い、フラ
ックス等を塗布する工程を省略してもよい。
【００５２】・上記実施形態では、ヒータにより加熱す
ることで、接続端子４０と半導体チップ１０とを接続し
ている。この他にも、超音波接続方式や、加熱加圧接続
方式を採用してもよい。
ることで、接続端子４０と半導体チップ１０とを接続し
ている。この他にも、超音波接続方式や、加熱加圧接続
方式を採用してもよい。
【００５３】・上記実施形態では、接続端子４０と半導
体チップ１０とを仮固定させていたが、仮固定ではな
く、両者を接着又は溶融接続等によって固定させてもよ
い。また、上記実施形態では、半導体装置３，５等の製
造の際に、仮固定された半導体装置１積層し、一括で加
熱することで接続させていたが、すでに接続端子４０と
半導体チップ１０とが固定されたものを積層させて接続
させてもよい。
体チップ１０とを仮固定させていたが、仮固定ではな
く、両者を接着又は溶融接続等によって固定させてもよ
い。また、上記実施形態では、半導体装置３，５等の製
造の際に、仮固定された半導体装置１積層し、一括で加
熱することで接続させていたが、すでに接続端子４０と
半導体チップ１０とが固定されたものを積層させて接続
させてもよい。
【００５４】・上記実施形態では、第１の面１１側で空
気を吸引することにより、第１の面１１側の圧力を第２
の面１２側の圧力よりも小さくするようにしたが、第１
の面１１側の圧力を大気圧よりも減圧してもよい。ま
た、第２の面１２側の圧力を大気圧よりも加圧してもよ
い。また、第１の面１１側の圧力を減圧するとともに、
第２の面１２側の圧力を加圧してもよい。いずれのよう
に制御しても、第１の面１１側の圧力を、第２の面１２
側の圧力よりも相対的に小さくすることができる。
気を吸引することにより、第１の面１１側の圧力を第２
の面１２側の圧力よりも小さくするようにしたが、第１
の面１１側の圧力を大気圧よりも減圧してもよい。ま
た、第２の面１２側の圧力を大気圧よりも加圧してもよ
い。また、第１の面１１側の圧力を減圧するとともに、
第２の面１２側の圧力を加圧してもよい。いずれのよう
に制御しても、第１の面１１側の圧力を、第２の面１２
側の圧力よりも相対的に小さくすることができる。
【００５５】・上記実施形態では、図４（ｂ），（ｃ）
及び図５に示すように、半導体装置１は能動面が同一方
向に向くように積層されている。これに対して、能動面
どうしが対向するように積層させてもよい。また、能動
面とは反対の面（非能動面）どうしが対向するように積
層させてもよい。さらには、様々な方向に向いた半導体
装置を適宜積層させるものであってもよい。
及び図５に示すように、半導体装置１は能動面が同一方
向に向くように積層されている。これに対して、能動面
どうしが対向するように積層させてもよい。また、能動
面とは反対の面（非能動面）どうしが対向するように積
層させてもよい。さらには、様々な方向に向いた半導体
装置を適宜積層させるものであってもよい。
【００５６】次に上記実施形態及び別例から把握できる
技術的思想について、それらの効果とともに以下に記載
する。 （１）一対の半導体素子を積層させるために、各半導体
素子に形成された貫通穴にそれぞれ挿入可能に設けられ
た導電部材であって、前記半導体素子に形成された貫通
穴にそれぞれ挿入可能な挿入部と、前記積層される半導
体素子間の間隔を保持する間隔保持部とを有する半導体
装置積層用導電部材。
技術的思想について、それらの効果とともに以下に記載
する。 （１）一対の半導体素子を積層させるために、各半導体
素子に形成された貫通穴にそれぞれ挿入可能に設けられ
た導電部材であって、前記半導体素子に形成された貫通
穴にそれぞれ挿入可能な挿入部と、前記積層される半導
体素子間の間隔を保持する間隔保持部とを有する半導体
装置積層用導電部材。
【００５７】従って、この（１）に記載の発明によれ
ば、間隔保持部により、半導体素子の間隔を保持した状
態で半導体装置を積層させることができる。 （２）一対の半導体素子を積層させるために、各半導体
素子に形成された貫通穴にそれぞれ挿入可能に設けられ
た導電部材であって、前記半導体素子に形成された貫通
穴にそれぞれ挿入可能な挿入部と、該導電部材の前記貫
通穴方向への移動を規制する係止部とを有する半導体装
置積層用導電部材。
ば、間隔保持部により、半導体素子の間隔を保持した状
態で半導体装置を積層させることができる。 （２）一対の半導体素子を積層させるために、各半導体
素子に形成された貫通穴にそれぞれ挿入可能に設けられ
た導電部材であって、前記半導体素子に形成された貫通
穴にそれぞれ挿入可能な挿入部と、該導電部材の前記貫
通穴方向への移動を規制する係止部とを有する半導体装
置積層用導電部材。
【００５８】従って、この（２）に記載の発明によれ
ば、係止部により、導電部材が貫通穴方向へ移動するこ
とを規制した状態で半導体装置を積層させることができ
る。
ば、係止部により、導電部材が貫通穴方向へ移動するこ
とを規制した状態で半導体装置を積層させることができ
る。
【００５９】
【発明の効果】従って、本発明によれば、複数の半導体
チップ（半導体素子）を積層する場合に容易に位置合わ
せができる半導体装置及びその製造方法、回路基板並び
に電子機器が得られる。
チップ（半導体素子）を積層する場合に容易に位置合わ
せができる半導体装置及びその製造方法、回路基板並び
に電子機器が得られる。
【図１】本発明の実施の形態に係る半導体装置の製造工
程を示す説明図。
程を示す説明図。
【図２】本発明の実施の形態に係る導電部材の製造工程
を示す説明図。
を示す説明図。
【図３】本発明の実施の形態に係る半導体装置の製造工
程を示す説明図。
程を示す説明図。
【図４】本発明の実施の形態に係る半導体装置の製造工
程を示す説明図。
程を示す説明図。
【図５】本発明の実施の形態に係る半導体装置が実装さ
れた回路基板を示す図。
れた回路基板を示す図。
【図６】本発明の実施の形態に係る半導体装置を有する
電子機器を示す図。
電子機器を示す図。
【図７】本発明の実施の形態に係る半導体装置を有する
電子機器を示す図。
電子機器を示す図。
１，３，５ 半導体装置
１０ 半導体素子としての半導体チップ
１４ 貫通穴
２２ 治具としての下金型
３４ 接着剤としてのフラックス
４０ 導電部材としての接続端子
Claims (20)
- 【請求項１】 第１の半導体素子に形成された貫通穴に
導電部材の一部を挿入させる工程と、前記導電部材が前
記貫通穴に挿入されていない部分を第２の半導体素子に
形成された貫通穴に挿入させ、前記第１及び第２の半導
体素子を積層させる工程とを含む半導体装置の製造方
法。 - 【請求項２】 第１の半導体素子に形成された貫通穴に
導電部材の一部を挿入させる工程と、 前記導電部材が挿入された側の面の圧力を、その反対側
の面の圧力よりも大きくした状態で、該反対側の面から
前記導電部材を吸引する工程と、 前記導電部材を吸引しながら該導電部材が前記貫通穴に
挿入されていない部分を第２の半導体素子に形成された
貫通穴に挿入させ、前記第１及び第２の半導体素子を積
層させる工程とを含む半導体装置の製造方法。 - 【請求項３】 請求項１又は２に記載の半導体装置の製
造方法において、 前記導電部材と前記第１の半導体素子とを固定させる工
程を含む半導体装置の製造方法。 - 【請求項４】 請求項３に記載の半導体装置の製造方法
において、 前記導電部材と前記第１の半導体素子とを固定させる工
程は、 前記導電部材の前記貫通穴に挿入される部分及び前記貫
通穴の内周面の少なくともいずれかに予め接着剤を塗布
し、 前記貫通穴に前記導電部材を挿入させることにより行う
半導体装置の製造方法。 - 【請求項５】 請求項３に記載の半導体装置の製造方法
において、 前記導電部材と前記第１の半導体素子とを固定させる工
程は、 前記導電部材の前記貫通穴に挿入された部分において該
導電部材を溶融させることにより行われる半導体装置の
製造方法。 - 【請求項６】 請求項１又は２に記載の半導体装置の製
造方法において、 前記導電部材と前記第１の半導体素子とを仮固定させる
工程を含む半導体装置の製造方法。 - 【請求項７】 請求項６に記載の半導体装置の製造方法
において、 前記導電部材と前記第１の半導体素子とを仮固定させる
工程は、 前記導電部材の前記貫通穴に挿入される部分及び前記貫
通穴の内周面の少なくともいずれかに予め接着剤を塗布
し、 前記貫通穴に前記導電部材を挿入させることにより行う
半導体装置の製造方法。 - 【請求項８】 請求項６に記載の半導体装置の製造方法
において、 前記導電部材と前記第１の半導体素子とを仮固定させる
工程は、 前記導電部材の前記貫通穴に挿入された部分において該
導電部材を溶融させることにより行われる半導体装置の
製造方法。 - 【請求項９】 請求項５〜８のいずれかに記載の半導体
装置の製造方法において、 前記導電部材と前記第１の半導体素子とを仮固定した状
態で、前記第２の半導体素子の貫通穴に前記導電部材を
挿入して前記第１及び第２の半導体素子を積層させ、 前記導電部材を溶融させることにより、前記第１及び第
２の半導体素子を電気的に接続する半導体装置の製造方
法。 - 【請求項１０】 貫通穴が形成された半導体素子と、前
記貫通穴に対応する部分に導電部材が予め搭載された治
具とを準備し、前記貫通穴と前記治具に搭載された前記
導電部材とを対向させて、前記貫通穴に前記導電部材を
挿入させることを含む半導体装置の製造方法。 - 【請求項１１】 請求項１０に記載の半導体装置の製造
方法において、 前記半導体素子の前記導電部材が挿入された側の面の圧
力を、その反対側の面の圧力よりも大きくした状態で、
該反対側の面から前記導電部材を吸引する工程を含む半
導体装置の製造方法。 - 【請求項１２】 請求項１０又は１１に記載の半導体装
置の製造方法において、 前記導電部材と前記半導体素子とを固定させる工程を含
む半導体装置の製造方法。 - 【請求項１３】 請求項１２に記載の半導体装置の製造
方法において、 前記導電部材と前記半導体素子とを固定させる工程は、 前記導電部材の前記貫通穴に挿入される部分及び前記貫
通穴の内周面の少なくともいずれかに予め接着剤を塗布
し、 前記貫通穴に前記導電部材を挿入させることにより行う
半導体装置の製造方法。 - 【請求項１４】 請求項１２に記載の半導体装置の製造
方法において、 前記導電部材と前記半導体素子とを固定させる工程は、 前記導電部材の前記貫通穴に挿入された部分において該
導電部材を溶融させることにより行われる半導体装置の
製造方法。 - 【請求項１５】 請求項１０又は１１に記載の半導体装
置の製造方法において、 前記導電部材と前記半導体素子とを仮固定させる工程を
含む半導体装置の製造方法。 - 【請求項１６】 請求項１５に記載の半導体装置の製造
方法において、 前記導電部材と前記半導体素子とを仮固定させる工程
は、 前記導電部材の前記貫通穴に挿入される部分及び前記貫
通穴の内周面の少なくともいずれかに予め接着剤を塗布
し、 前記貫通穴に前記導電部材を挿入させることにより行う
半導体装置の製造方法。 - 【請求項１７】 請求項１５に記載の半導体装置の製造
方法において、 前記導電部材と前記半導体素子とを仮固定させる工程
は、 前記導電部材の前記貫通穴に挿入された部分において該
導電部材を溶融させることにより行われる半導体装置の
製造方法。 - 【請求項１８】 請求項１〜１７のいずれかに記載の半
導体装置の製造方法において製造された半導体装置。 - 【請求項１９】 請求項１８記載の半導体装置を搭載し
た回路基板。 - 【請求項２０】 請求項１８記載の半導体装置を有する
電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002079515A JP2003282816A (ja) | 2002-03-20 | 2002-03-20 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002079515A JP2003282816A (ja) | 2002-03-20 | 2002-03-20 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003282816A true JP2003282816A (ja) | 2003-10-03 |
Family
ID=29228958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002079515A Withdrawn JP2003282816A (ja) | 2002-03-20 | 2002-03-20 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003282816A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318143A (ja) * | 2006-05-22 | 2007-12-06 | Samsung Electronics Co Ltd | 半導体構造体及びその製造方法 |
| KR100832845B1 (ko) * | 2006-10-03 | 2008-05-28 | 삼성전자주식회사 | 반도체 패키지 구조체 및 그 제조 방법 |
| KR100884238B1 (ko) * | 2006-05-22 | 2009-02-17 | 삼성전자주식회사 | 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법 |
| JP2012160499A (ja) * | 2011-01-31 | 2012-08-23 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法及び電子装置 |
-
2002
- 2002-03-20 JP JP2002079515A patent/JP2003282816A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318143A (ja) * | 2006-05-22 | 2007-12-06 | Samsung Electronics Co Ltd | 半導体構造体及びその製造方法 |
| KR100884238B1 (ko) * | 2006-05-22 | 2009-02-17 | 삼성전자주식회사 | 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법 |
| US7777323B2 (en) | 2006-05-22 | 2010-08-17 | Samsung Electronics Co., Ltd. | Semiconductor structure and method for forming the same |
| KR100832845B1 (ko) * | 2006-10-03 | 2008-05-28 | 삼성전자주식회사 | 반도체 패키지 구조체 및 그 제조 방법 |
| US7732328B2 (en) | 2006-10-03 | 2010-06-08 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor package structure |
| US7939947B2 (en) | 2006-10-03 | 2011-05-10 | Samsung Electronics Co., Ltd. | Semiconductor package structure |
| JP2012160499A (ja) * | 2011-01-31 | 2012-08-23 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法及び電子装置 |
| US8692386B2 (en) | 2011-01-31 | 2014-04-08 | Fujitsu Limited | Semiconductor device, method of manufacturing semiconductor device, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442852A (en) | Method of fabricating solder ball array | |
| JP3855879B2 (ja) | フレキシブルプリント基板の搬送用キャリアおよびフレキシブルプリント基板への電子部品実装方法 | |
| US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
| TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
| US20030060000A1 (en) | Wiring board and fabricating method thereof, semiconductor device and fabricating method thereof, circuit board and electronic instrument | |
| JP2002050738A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20040022202A (ko) | 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지 | |
| JP2010192696A (ja) | 電子部品装置及びその製造方法 | |
| TWI462246B (zh) | 緊密封裝陣列與可撓性電路之互接方法 | |
| KR20130115323A (ko) | 회로화되고 유연한 유기성 기판에 고밀도 다중레벨 박막을 전사하고 전기적으로 결합하는 방법 및 연관된 디바이스 | |
| JP5303791B2 (ja) | 電子ウェーハを相互接続する方法 | |
| TWI266375B (en) | Semiconductor device and manufacture method thereof | |
| US6686222B2 (en) | Stacked semiconductor device manufacturing method | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| EP1675445B1 (en) | Method for producing semiconductor substrate | |
| WO2007100173A1 (en) | Multi-layer package structure and fabrication method thereof | |
| JP2003282816A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004119730A (ja) | 回路装置の製造方法 | |
| JPH11274354A (ja) | 基板、基板の製造方法及び突起製造装置 | |
| JP2001223289A (ja) | リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法 | |
| JP3951050B2 (ja) | 半導体装置の製造方法 | |
| JPH11251365A (ja) | 電極群を有する部材の製造法 | |
| JP2001135660A (ja) | ボール転写装置及びボール転写方法 | |
| JP2001223232A (ja) | 半導体装置の製造方法 | |
| JP2000252235A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |