TWI402956B - 基材之製造方法 - Google Patents

基材之製造方法 Download PDF

Info

Publication number
TWI402956B
TWI402956B TW094135505A TW94135505A TWI402956B TW I402956 B TWI402956 B TW I402956B TW 094135505 A TW094135505 A TW 094135505A TW 94135505 A TW94135505 A TW 94135505A TW I402956 B TWI402956 B TW I402956B
Authority
TW
Taiwan
Prior art keywords
layer
base member
wiring
hole
forming
Prior art date
Application number
TW094135505A
Other languages
English (en)
Other versions
TW200635021A (en
Inventor
Takaharu Yamano
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200635021A publication Critical patent/TW200635021A/zh
Application granted granted Critical
Publication of TWI402956B publication Critical patent/TWI402956B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0236—Plating catalyst as filler in insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

基材之製造方法 發明領域
本發明大致上係關於一種基材及其製造方法，更尤其是一種具有一穿透基底構件的穿透通路、連接至該穿透通路的佈線之基材及其製造方法。
 發明背景
近年來，藉著使用半導體之精細處理科技，發展了供微機械與基板-例如其中安裝有半導體元件的中介板-使用之稱作MEMS(微機電系統)的封裝。上述基材包括了形成在該基材兩側上的佈線以及穿透該基材並電性連接該形成在基材兩側上之佈線的穿透通路。
第1圖係展示一習用基板的圖示。如第1圖所示，一基材10係包含矽構件11、絕緣層13、穿透通路15、佈線17、阻焊層19與24及佈線21。在矽構件11中，形成有貫孔12。絕緣層13則形成在矽構件11內形成有貫孔12的表面上。絕緣層13係設置用來使矽構件11絕緣於穿透通路15、佈線17與佈線21。形狀為圓柱狀的穿透通路15係設置在其內形成有絕緣層13的貫孔12內。而且，穿透通路15的一邊緣部位15a應和絕緣層13的一表面13a一般齊，穿透通路15的另一邊緣部位15b應和絕緣層13的另一表面13b一般齊。上述穿透通路15係由下列步驟形成：藉由濺鍍法形成一晶種層在其內形成有絕緣層13的矽構件11上，藉由電鍍法離析一層 例如Cu的導電金屬層在該晶種層上並使該金屬層生長(舉例來說，見專利文件1)。
具有一外部連接端子18的佈線17係設置在矽構件11的頂表面上，以便連接至穿透通路15的邊緣部位15a。MEMS與半導體元件25係安裝在外部連接端子18上。露出外部連接端子18的阻焊層19係設置在矽構件11的頂表面上，以便覆蓋除了外部連接端子18以外的佈線17。
具有一外部連接端子22的佈線21係設置在矽構件11的底表面上，以便連接至穿透通路15的另一邊緣部位15b。外部連接端子22係設置用來連接至另一基材，例如主機板。露出外部連接端子22的阻焊層24係設置在矽構件11的底表面上，以便覆蓋除了外部連接端子22以外的佈線21。
[專利文件1]日本專利申請案公開揭示內容第1-258457號
習用穿透通路15的形狀是圓柱形。然而，水會滲到穿透通路15的邊緣部位15a與絕緣層13之間的間隙裡面以及另一邊緣部位15b與絕緣層13之間的間隙裡面，藉此，穿透通路15變得退化且穿透通路15連接佈線17與21的電連接可靠性亦退化了。而且，根據形成穿透通路15之習用方法，在晶種層表面上的離析導電金屬層係形成在貫孔12的內側邊緣上且該導電金屬層係沿著貫孔12的內側邊緣生長，於是，一空隙(孔洞)遂形成在靠近穿透通路15的中心。因此，穿透通路15進接至佈線17與21的電連接可靠性下降了。
 發明概要
本發明的大致目的係提供實質上排除相關技術之限制與缺點所導致的一或多個問題的一種可增進穿透通路連接佈線之電連接可靠性的基材及其製造方法。
本發明的特徵和優點係呈現於下列發明說明當中且多多少少將藉著說明及隨附圖式而變得明顯，或者可根據發明說明中所提供的教示來實施本發明而得知。本發明的目的及其他特徵和優點可藉由說明書中以如此全面、清晰、簡潔、確切的措詞特地指明的基材來暸解與達成，俾使具有本領域通常知識者能夠實施本發明。
根據本發明之至少一具體例，提供有一種基材，該基材包括一基底構件具有一貫孔，一穿透通路設置在該貫孔內，以及一第一佈線與一第二佈線連接至該穿透通路，其中該穿透通路包括一穿透部份設置在該貫孔內，該穿透部份具有一第一端與一第二端，一第一突出部自該基底構件突出，該第一突出部被連接至該穿透部份的第一端以便連接至第一佈線，以及一第二突出部自該基底構件突出，該第二突出部被連接至該穿透部份的第二端以便連接至第二佈線，其中該第一突出部與第二突出部比該貫孔的直徑寬。
因此，比貫孔直徑寬的第一突出部與第二突出部係連接至穿透通路，以防止水滲入該穿透部份與基底構件之間的間隙，藉此，可防止穿透通路退化；於是，可增進穿透通路連接至佈線的電連接可靠性。
根據本發明另一具體例，提供有一種基材，該基材包括一基底構件具有一貫孔，一穿透通路設置在該貫孔內，以及一第一佈線與一第二佈線連接至該穿透通路，其中一具有一第一端與一第二端的穿透部份設置在該貫孔內，以及一欲連接至該第一佈線的突出部被連接至該穿透部份的第一端以及另一欲連接至該第二佈線的突出部被連接至該穿透部份的第二端，其中該突出部比該貫孔的直徑寬。
因此，一比貫孔直徑寬的突出部係連接至穿透部份的各端，以防止水滲入該穿透部份與基底構件之間的間隙，藉此，可防止穿透通路退化；於是，可增進穿透通路連接至佈線的電連接可靠性。
根據本發明另一具體例，係提供有一種製造基材的方法，該方法包含一基底構件具有一貫孔，一穿透通路設置在該基底構件之該貫孔內，以及佈線連接至該穿透通路的一端，其中該穿透通路包括一穿透部份設置在該貫孔內，該穿透部份具有一第一端與一第二端，一第一突出部自該基底構件突出，該第一突出部被連接至該穿透部份的第一端以便連接至該佈線，以及一第二突出部自該基底構件突出，該第二突出部被連接至該穿透部份的第二端，其中該第一突出部與第二突出部比該貫孔的直徑寬。製造該基材的方法又包括形成該穿透通路的步驟以及形成佈線以便連接至第一突出部的步驟。
根據本發明之至少一具體例，均比貫孔的直徑寬的第一突出部與第二突出部係連接至穿透通路，以防止水滲入 該穿透部份與基底構件之間的間隙，藉此，可防止穿透通路退化；於是，可增進穿透通路連接至佈線的電連接可靠性。
因此，可提供一種其中穿透通路連接至佈線的電連接可靠性已增進的基材及其製造方法。
圖式簡單說明
本發明的其他目的和進一步的特徵將因以下的詳細說明連同隨附圖示一起閱讀而變得顯明，在圖式中：
第1圖係展示先前技術之基材的圖示。
第2圖係展示根據本發明第一具體例之基材的截面圖。
第3圖是用來製造根據本具體例之基材的基底構件的平面圖。
第4至29圖係展示根據第一具體例之基材的製造步驟圖示。
第30至36圖係展示基材之其他製造步驟的圖示。
 較佳實施例之詳細說明
下文將參照隨附圖式來說明本發明的具體例。
(第一具體例)
首先，參照第2圖詳細說明根據本發明第一具體例之基材50構形。第2圖係根據本發明第一具體例之基材的截面圖。基材50包含基底構件51、絕緣層53、穿透通路54與絕緣層65、佈線68、第一擴散保護層61、第二擴散保護層71及阻焊層75。基材50係一中介板。如第2圖所示，在基材50 的底表面上，舉例來說，係安裝有其中使用半導體精細處理科技之MEMS(微機電系統)及半導體元件，而在基材50的頂表面上，舉例來說，係連接有另一基材，例如主機板。
基底構件51係一包含矽的矽構件。基底構件51的厚度M1係，舉例來說，150 μm。在基底構件51中，設置了用來配置穿透通路54的複數個貫孔52，以便穿透基底構件51。形成了具有開口直徑R1的貫孔52。絕緣層53係設置在包括貫孔52之基底構件51的表面上。因此，藉由設置絕緣層53在包括貫孔52之基底構件51的表面上，基底構件51係絕緣於穿透通路54。應注意到的是作為基底構件51，可使用除了矽以外例如玻璃材料之材料。除此之外，當使用具有絕緣性質的材料-例如玻璃材料-時，則不需要設置絕緣層53。
穿透通路54係包含穿透部份55、一作為第一突出部之佈線連接部56以及一作為第二突出部之連接墊57。穿透部份55係設置於其上形成有絕緣層53的貫孔52內且直徑係預定為R1(此後，該直徑係稱作“直徑R1”)。穿透部份55的尺寸為直徑R1。
佈線連接部56係設置在穿透部份55的頂緣上。佈線連接部56係自基底構件51的一側51a突出且佈線連接部56的尺寸比穿透部份55的直徑R1寬。換言之，佈線連接部56寬度W1係設成比穿透部份55的R1大(W1>R1)。佈線連接部56係與穿透部份55合為一體。佈線連接部56係設置用來連接佈線68。
連接墊57係設置在穿透部份55的底表面上。連接墊57係自基底構件51的一側51b突出且連接墊57的尺寸比穿透部份55的直徑R1寬。換言之，連接墊57的寬度W2係設成比穿透部份55的直徑R1大(W2>R1)。連接墊57係設置用來連接例如半導體元件之元件。穿透部份55、佈線連接部56與連接墊57係藉著導電金屬層合為一體。作為導電金屬層，舉例來說，可使用一Cu層。
第一擴散保護層61係設置在連接墊57上。第一擴散保護層61係形成用來增進焊料的可濕性並防止包含於穿透通路54內的Cu擴散到該連接至連接墊57的焊料裡(圖示省略)。第一擴散保護層61包含，舉例來說，一由Ni層62與Au層63所構成的疊合層。Ni層62的厚度係，舉例來說，2至5 μm且Au層63的厚度係，舉例來說，0.1至0.5 μm。應注意到的是除了上述的Ni/Au層，舉例來說，可使用Ni/Pd層與Ni/Pd/Au層作為第一擴散保護層61(Ni層需連接至連接墊57)。
一具有露出佈線連接部56之開放部份的絕緣層65係形成在基底構件51的表面51a上。就絕緣層65而言，舉例來說，可使用其中分散有作用為電鍍催化劑的一金屬顆粒與金屬化合物(氯化物、氫氧化物、氧化物及其他)顆粒之樹脂。至於在此情況下的樹脂，舉例來說，可使用環氧樹脂與聚醯亞胺樹脂。至於作用為催化劑的金屬，可使用鈀與鉑，尤其，鉑係所欲的。而且，就金屬化合物而言，舉例來說，可使用氯化鈀與硫酸鈀。在本具體例中，就絕緣層 65而言，係使用其中分散有鈀顆粒的環氧樹脂。藉由使用包括鈀的樹脂作為絕緣層65，無電式鍍覆可直接在絕緣層65上進行而不用進行除膠渣處理與鈀活化處理。因此，可簡化基材50的製造步驟。絕緣層65的厚度M2係，舉例來說，5 μm。
佈線68係設置在絕緣層65上，以便連接至佈線連接部56。具有外部連接端子69的佈線68係包含導電金屬層67與晶種層66。外部連接端子69係設置用來連接至一例如主機板之基材。藉由設置此外部連接端子69，外部連接端子69的位置可設成對應至像是主機板之基材上的外部連接端子位置。作為導電金屬層67，舉例來說，可使用Cu層。當一Cu層係用作為導電金屬層67時，導電金屬層67的厚度M3係，舉例來說，3至10 μm。作為晶種層66，舉例來說，可使用Ni層。晶種層66的厚度係，舉例來說，0.1 μm。
設置具有一露出外部連接端子69之開放部份76的阻焊層75，以便覆蓋除了外部連接端子69以外的佈線68與絕緣層65。阻焊層75係設置用來保護佈線68。
第二擴散保護層71係設置在外部連接端子69上。第二擴散保護層71係形成用來增進焊料的可濕性並防止包含於佈線68內的Cu擴散到該連接至外部連接端子69的焊料裡(圖示省略)。第二擴散保護層71係包含，舉例來說，一由Ni層72與Au層73所構成的疊合層。Ni層72的厚度係，舉例來說，2至5 μm且Au層73的厚度係，舉例來說，0.1至0.5 μm。應注意到的是除了上述的Ni/Au層，舉例來說，可使 用Ni/Pd層與Ni/Pd/Au層作為第二擴散保護層71(Ni層必須連接至外部連接端子69)。
第3圖是用來製造根據本具體例之基材50的基底構件51的平面圖。第3圖所示的“A”係形成基材50的區域(此後，“A”係稱作“基材形成區域A”)。如第3圖所示，根據本具體例，具有複數個基材形成區域A的矽基底構件(矽晶圓)係用作為基底構件51。如上所述，矽構件係用作為基底構件51，在進行各別製造步驟之後，可將基底構件51切成複數個小塊，於是，複數個基材50係同時被製造。因此，製造基材50的產能增進了。
接下來，參照第4至29圖說明根據第一具體例之製造基材50的方法。第4至29圖係展示根據第一具體例之基材50的製造步驟圖示。應注意到的是此係為矽構件用作為基底構件51之例。
首先，如第4圖所示，一黏著劑92係設置在支撐板91上。支撐板91係設置用來支撐基底構件51。作為支撐板91，舉例來說，可使用玻璃構件與矽構件(尤其是矽晶圓)。當矽構件係用作為支撐板91時，支撐板91的厚度M4係，舉例來說，725 μm。黏著劑92係設置在支撐板91上以接合下文將說明的金屬箔93。作為黏著劑92，舉例來說，可使用被加熱時會失去黏著性的熱剝除膠帶與熱剝離黏著劑。
接下來，如第5圖所示，一例如Cu層的金屬箔93係經由黏著劑92接合至支撐板91(金屬箔設置步驟)。然後，如第6圖所示，一非處於曝光狀態的第一阻障層94係形成在金屬 箔93上(第一阻障層形成步驟)。至於第一阻障層94，其為具有黏著性的電阻，舉例來說，可使用光敏性乾式膜電阻與液體電阻。
藉由使用具有黏著性的第一阻障層94，具有貫孔52的基底構件51可經由第一阻障層94固定在支撐板91上(如第7圖所示)。第一阻障層的厚度係，舉例來說，10至15 μm。而且，除了第一阻障層94，可使用另外的黏著劑，例如環氧與聚醯亞胺，只要該黏著劑可被某些處理液體溶解。
接下來，如第7圖所示，係形成具有直徑R2(R1=R2)的貫孔52，而且其中形成有絕緣層53以便覆蓋基底構件51表面(包括對應至貫孔52的基底構件51部份)之基底構件51係設置在具有黏著性的第一阻障層94上並固定(基底構件配置步驟)。貫孔52可藉由，舉例來說，鑽孔加工、雷射加工與異向性蝕刻的其中一者來形成。而且，貫孔52的直徑R2可恰當地在，舉例來說，10至60 μm的範圍中選擇。作為絕緣層53，舉例來說，可使用由CVD方法所形成的氧化物層(SiO2 )及由氧化熔爐所形成的熱氧化物層(SiO2 )。再者，基底構件51的厚度M1係，舉例來說，150 μm。
接下來，如第8圖所示，一顯影劑係供應至貫孔52內側，隨後，該顯影劑溶掉貫孔52中露出的第一阻障層94以形成空間97(空間形成步驟)。空間97比貫孔52的直徑R2寬，且空間97的寬度W2比貫孔52的直徑R2大(W2>R2)。作為將顯影劑供應至貫孔52內的方法，可應用，舉例來說，浸漬顯影法，其中第7圖所示結構被浸到顯影劑裡；以及噴 灑顯影法，其中顯影劑係如細雨般被灑在貫孔52上。
在任一顯影法中，藉由控制在顯影劑內的浸泡時間，可形成該空間。作為利用噴灑顯影法來形成空間97的條件，舉例來說，噴灑顯影劑的壓力是2.0 kgf/cm2 ，溫度為25至30℃且顯影劑噴灑時間係6分鐘。應注意到的是“貫孔的尺寸”是貫孔52的直徑R2。然後，一熱處理(第一熱處理)係於第8圖所示的結構上進行且一聚合反應係在非處於曝光狀態的第一阻障層94上執行，以使第一阻障層94硬化(第一阻障層硬化步驟)。於是第一阻障層被硬化，所以第一阻障層可耐受電鍍液。
接下來，如第9圖所示，一貫孔52係暴露在形成於基底構件51的表面51a上之絕緣層53上，且形成了一具有比貫孔52的直徑R2寬之開放部份102的第二阻障層(第二阻障層形成步驟)。第一開放部份-亦即開放部份102-的直徑W1係形成得比貫孔52的直徑R2大(W1>R2)。
接下來，如第10圖所示，藉由使用金屬箔93作為電力供給層，一Au層63與一Ni層62係根據電鍍法依序離析在金屬箔93上並生長，於是形成了第一擴散保護層61(第一擴散保護層形成步驟)。Au層63的厚度係，舉例來說，0.1至0.5 μm，Ni層62的厚度係，舉例來說，2至5 μm。因此，第一擴散保護層61係由電鍍法所形成；於是可獲得一具有一比無電式鍍覆法所形成的層更加優越之層的擴散保護層。
接下來，如第11圖所示，藉由使用金屬箔93與Ni層62作為電力供給層，一導電金屬層104析出並生長以便填充空 間97、貫孔52與開放部份102(導電金屬層形成步驟)。在此情況下，導電金屬層104係自第二阻障層101的表面101a突出。作為導電金屬層104，舉例來說，可使用Cu層。
接下來，如第12圖所示，自第二阻障層101表面101a突出的導電金屬層104被研磨移除，所以導電金屬層104與第二阻障層101的表面101a變平了。因此，下列組件係同時形成：在空間97內具有寬度W2的連接墊57、在貫孔52內具有直徑R1的穿透部份55以及在開放部份102內具有寬度W1的佈線連接部56(第一突出部)。於是，形成了穿透通路54。寬度W1與W2係比穿透部份55的直徑R1寬。
因此，藉由在穿透通路54內形成比穿透部份55的直徑R1寬的連接墊57與佈線連接部56，防止了水滲到穿透部份55與基底構件51之間的間隙裡且穿透通路54的退化係受到控制。因此，穿透通路54連接至佈線68的電連接可靠性增進了。
而且，金屬箔93被用作為電力供給層，導電金屬層104係離析並生長在金屬箔93上以便填充空間97、貫孔52與第一開放部份102，於是可阻止空隙(孔洞)在穿透通路54內形成。
接下來，如第13圖所示，第二阻障層101係藉由電阻去除劑移除(第二阻障層移除步驟)。然後，如第14圖所示，一具有露出佈線連接部56之開放部份103的絕緣層65係設置在基底構件51的表面51a上(絕緣層形成步驟)。在本具體例中，一內含鈀顆粒的環氧樹脂係用為絕緣層65。絕緣層65 的厚度M2係，舉例來說，5 μm。
如第15圖所示，晶種層66係藉由無電式鍍覆法形成在絕緣層65的頂表面65a與側表面65b上(晶種層形成步驟)。應注意到的是，傳統在藉由無電式鍍覆法形成晶種層於樹脂上之前，會預先在樹脂(絕緣層)上進行一除膠渣處理並粗化，隨後再於樹脂表面上進行鈀活化處理。鈀活化處理是將欲鍍覆的樣本浸到催化液或加速處理液中，然後析出鈀，其係以無電式鍍覆法在樹脂表面上將被鍍覆的核心。根據習用技術，鍍覆層不可能在進行鈀活化處理之前以無電式鍍覆法形成。因此，根據習用技術，該等步驟係極為繁複。
反之，根據本具體例，一內含鈀顆粒的環氧樹脂係應用至絕緣層，所以晶種層66可藉由無電式鍍覆法直接形成在絕緣層上而不用事先進行除膠渣處理與鈀活化處理。因此，可簡化基材50的製造步驟。作為晶種層66，舉例來說，可使用Ni層。當內含鈀顆粒的環氧樹脂係用為絕緣層65時，則可形成Ni-B層。
接下來，如第16圖所示，在晶種層66上，係形成一具有對應於設置佈線68的區域之開放部份106的乾式膜電阻105。乾式膜電阻105的厚度係，舉例來說，10至15 μm。然後，如第17圖所示，藉由使用佈線連接部56與晶種層66作為電力供給層，一導電金屬層67係藉由電鍍法離析在開放部份103與106上。
因此，導電金屬層67與穿透通路54係電性連接。在導 電金屬層67與穿透通路54接通之後，如第18圖所示，乾式膜電阻105係以電阻去除劑移除。然後，如第19圖所示，在第18圖所示結構上，係形成一乾式膜電阻111，其露出對應於將形成一外部連接端子69的區域B之導電金屬層67。開放部份112係形成在乾式膜電阻111內且對應於區域B之導電金屬層67係自開放部份112露出。
接下來，如第20圖所示，藉由使用導電金屬層67作為電力供給層，根據電鍍法，一Ni層72與一Au層73係依序析出並生長在自開放部份112露出的導電金屬層67上，以形成第二擴散保護層71(第二擴散保護層形成步驟)。Ni層72的厚度係，舉例來說，2至5 μm，且Au層73的厚度係，舉例來說，0.1至0.5 μm。因此，第二擴散保護層71係由電鍍法形成，於是可獲得一具有一比無電式鍍覆法所形成的層更加優越之層的第二擴散保護層71。乾式膜電阻111係於第二擴散保護層71形成後被移除。
接下來，如第21圖所示，乾式膜阻障層114被形成以便只覆蓋導電金屬層67與第二擴散保護層71。然後，如第22圖所示，形成在絕緣層65上的晶種層66係以蝕刻移除。因此，設置了外部連接端子69且形成包括晶種層66和導電金屬層67的佈線68。在晶種層66被移除之後，如第23圖所示，乾式膜電阻114係以電阻去除劑移除。
接下來，如第24圖所示，一耐熱保護構件，亦即一抗高溫膠帶116被貼附以便覆蓋佈線68、第二擴散保護層71及絕緣層65的頂表面65a(保護構件配置步驟)。抗高溫膠帶116 係一對蝕刻劑具有抵抗性的膠帶。因此，佈線68與第二擴散保護層71被抗高溫膠帶116覆蓋以保護佈線68與第二擴散保護層71不受到第二熱處理(如第25圖所示)所產生的熱，該第二熱處理係進行以自基底構件51移除支撐板91。作為抗高溫膠帶116，舉例來說，可使用為阻燃劑的PET與PEN。應注意到的是抗高溫膠帶116係設置以便至少覆蓋佈線68與第二擴散保護層71。
接下來，如第25圖所示，第24圖所示結構被加熱(第二熱處理)且黏著劑92與支撐板91係自基底構件51被移除(支撐板移除步驟)。根據本具體例，一被加熱時會失去黏著性的熱剝除膠帶係用作黏著劑92。第二熱處理的條件係，舉例來說，150℃的加熱溫度與30分鐘的加熱時間。然後，如第26圖所示，金屬箔93係以蝕刻來移除(金屬箔移除步驟)。因此，第一阻障層94與第一擴散保護層61被露出。如上所述，佈線68被對蝕刻劑具有抵抗性的抗高溫膠帶116覆蓋住，藉此，佈線68未被蝕刻。
接下來，如第27圖所示，第一阻障層94係以剝離液來移除。然後，如第28圖所示，抗高溫膠帶116被移除。在移除膠帶之後，如第29圖所示，設置了阻焊層75以便露出第二擴散保護層71並覆蓋佈線68與絕緣層65。阻焊層75具有露出第二擴散保護層71的開放部份76。在阻焊層75形成之後，基底構件51係如第2圖所示被切成複數個基材50。
如同說明之製造步驟，穿透通路54係形成為包括佈線 連接部56(其係形成在穿透部份55的邊緣上且佈線連接部56比穿透部份55的直徑R1寬)和連接墊57(其係形成在穿透部份55另一邊緣上且具有比穿透部份55的直徑R1寬的形狀)。因此，防止了水滲到穿透部份55與基底構件51之間的間隙且穿透通路54之退化係受到控制；因此，穿透通路54連接至佈線68之電連接可靠性增進了。而且，佈線68係連接至具有比穿透部份55的直徑R1寬的形狀之佈線連接部56，於是，佈線連接部56可輕易地連接至佈線68。
應注意到的是在第13圖所示的基材中，一擴散保護層係藉由電鍍法形成在連接部56上而不用形成上述的層，例如一導電金屬層。然後，支撐板91、黏著劑92、金屬箔93與第一阻障層94被移除，以獲得一僅具有穿透通路54的基材。此基材亦可應用至本發明。
(第二具體例)
接下來，參照第30至36圖說明製造基材50的另一方法。第30至36圖係展示其他方法之基材50製造步驟的圖示。
首先，如第30圖所示，黏著劑92係設置在支撐板91上且例如Cu之金屬箔93係貼附在黏著劑92上(金屬箔配置步驟)。然後，一具有開放部份119的乾式膜電阻118係設置在金屬箔93上。開放部份119露出金屬箔93。
接下來，如第31圖所示，藉由使用金屬箔93作為電力供給層，一Au層63與一Ni層62係依序析出並生長在自開放部份119露出的金屬箔93上，以便形成第一擴散保護層61(第一擴散保護層形成步驟)。隨後，如第32圖所示，乾式 膜電阻118係藉由電阻去除劑移除。
接下來，如第33圖所示，一非處於曝光狀態的第一阻障層121係設置在金屬箔93上以覆蓋第一擴散保護層61(第一阻障層形成步驟)。作為第一阻障層121，其為具有黏著性的電阻，舉例來說，可使用光敏性乾式膜電阻。第一阻障層121的厚度係，舉例來說，10 μm至15 μm。
接下來，如第34圖所示，形成了具有直徑R2的貫孔52，且其中形成有絕緣層53以便覆蓋基底構件51的表面(包括對應於貫孔52的基底構件部份)的基底構件51係配置在具有黏著性的第一阻障層121上並固定在第一阻障層121上(基底構件配置步驟)。
接下來，如第35圖所示，顯影劑係供應至貫孔52內且該顯影劑溶掉貫孔52中露出的第一阻障層121以形成空間123(空間形成步驟)。空間123係一比貫孔52的直徑R2寬的空間，且空間123的寬度W3比貫孔52的直徑R2大(W3>R2)。空間123係自Ni層62露出。作為將顯影劑供應至貫孔52內的方法，可應用第一具體例中所述之浸漬顯影法及噴灑顯影法。
接下來，如第36圖所示，貫孔52係暴露在形成於基底構件51的表面51a上之絕緣層53上，且形成了一具有比貫孔52的直徑R2寬之開放部份102的第二阻障層(第二阻障層形成步驟)。為第一開放部份之開放部份102的寬度W1比貫孔52的直徑R2大(W1>R2)。然後，可以類似於第11至29圖中的步驟來製造基材50。
因此，藉由在第一擴散保護層形成步驟與導電金屬層形成步驟之間插入另一步驟(在本具體例中，舉例來說，第一阻障層形成步驟)，可防止用來形成Ni層63的電鍍液和用來形成導電金屬層104的電鍍液混在一起。因此，可形成具有絕佳之層的導電金屬層104。
又，本發明並不限於該等具體例，而是可在不逸離本發明的範疇之下從事變化與修飾。應注意到的是佈線68僅形成在基底構件51的頂表面51a上，但連接至連接墊57的佈線(包括外部連接端子)亦可根據第14至23圖中所示的類似製造步驟來設置。於是，佈線係配置在基底構件51的兩側51a與51b上，以便連接各式基材，例如主機板、半導體元件及MEMS。因此，可擴大該基材的應用範圍且可增進形成在基底構件51兩側的佈線之間的電連接可靠性。
本發明可應用至一種增進連接至佈線的穿透通路之電連接可靠性的基材及其製造方法。
根據本發明之至少一具體例，一擴散保護層係設置在外部連接端子上及第二突出部上，且當佈線與穿透通路內含有Cu時，係藉由該擴散保護層來防止包含於外部連接端子內與第二突出部內的Cu擴散。
藉由使用金屬箔作為電力供給，導電金屬層係根據電鍍法析出於金屬箔上並生長；空間、貫孔與第一開放部份係以該導電金屬層依序充填以成為一穿透通路，藉此，可防止空隙(孔洞)形成在穿透通路內。
第一阻障層係根據第一熱處理來硬化，以得到可抵抗 蝕刻劑的第一阻障層耐受性。
而且，第一擴散保護層係根據電鍍法形成，藉此，可獲得一具有一比無電式鍍覆法所形成的層更加優越之層的擴散保護層。
由於內含鈀顆粒的樹脂層係用為絕緣層，所以當晶種層形成在絕緣層上時，不需預先在絕緣層上進行處理。因此，可簡化製造基材的步驟。
第二擴散保護層係根據電鍍法形成，藉此，可獲得一具有一比無電式鍍覆法所形成的層更加優越之層的擴散保護層。
設置耐熱保護構件以便至少覆蓋佈線與第二擴散保護層，藉此，佈線與第二擴散保護層被保護不受到第二熱處理所產生的熱，該第二熱處理係進行以自基底構件移除黏著劑與支撐板。
根據本發明該具體例的另一態樣，製造基材的方法係包括下列步驟：在支撐板移除步驟之後藉由蝕刻移除金屬箔；移除第一阻障層；且在第一阻障層移除步驟之後移除保護構件。
根據上述步驟，保護構件係於金屬箔移除步驟之後才被移除，以便保護佈線不被蝕刻。
根據本發明該具體例，第一擴散保護層形成步驟係於金屬箔配置步驟之後立即進行；於是可防止用來形成第一擴散保護層的電鍍液和另一用來形成穿透通路的電鍍液混在一起，藉此，可形成具有絕佳之層的導電金屬層。
根據本發明該具體例，係提供了一種其中穿透通路連接至佈線之電連接可靠性已增進之基材及其製造方法。
10‧‧‧基材
11‧‧‧矽構件
12‧‧‧貫孔
13‧‧‧絕緣層
13a‧‧‧絕緣層的頂表面
13b‧‧‧絕緣層的底表面
15‧‧‧穿透通路
15a‧‧‧穿透通路的邊緣部位
15b‧‧‧穿透通路的邊緣部位
17‧‧‧佈線
18‧‧‧外部連接端子
19‧‧‧阻焊層
21‧‧‧佈線
22‧‧‧外部連接端子
24‧‧‧阻焊層
25‧‧‧半導體元件
50‧‧‧基材
51‧‧‧基底構件
51a‧‧‧基底構件的頂表面
51b‧‧‧基底構件的底表面
52‧‧‧貫孔
53‧‧‧絕緣層
54‧‧‧穿透通路
55‧‧‧穿透部份
56‧‧‧佈線連接部
57‧‧‧連接墊
61‧‧‧第一擴散保護層
62‧‧‧Ni層
63‧‧‧Au層
65‧‧‧絕緣層
65a‧‧‧絕緣層的頂表面
65b‧‧‧絕緣層的側表面
66‧‧‧晶種層
67‧‧‧導電金屬層
68‧‧‧佈線
69‧‧‧外部連接端子
71‧‧‧第二擴散保護層
72‧‧‧Ni層
73‧‧‧Au層
75‧‧‧阻焊層
76‧‧‧開放部份
91‧‧‧支撐板
92‧‧‧黏著劑
93‧‧‧金屬箔
94‧‧‧第一阻障層
97‧‧‧空間
101‧‧‧第二阻障層
101a‧‧‧第二阻障層的表面
102‧‧‧開放部份
103‧‧‧開放部份
104‧‧‧導電金屬層
105‧‧‧乾式膜電阻
106‧‧‧開放部份
111‧‧‧乾式膜電阻
112‧‧‧開放部份
114‧‧‧乾式膜阻障層
116‧‧‧抗高溫膠帶
118‧‧‧乾式膜電阻
119‧‧‧開放部份
121‧‧‧第一阻障層
123‧‧‧空間
A‧‧‧基材形成區域
B‧‧‧外部連接端子形成區域
M1‧‧‧基底構件的厚度
M2‧‧‧絕緣層的厚度
M3‧‧‧導電金屬層的厚度
M4‧‧‧支撐板的厚度
R1‧‧‧貫孔直徑
R2‧‧‧貫孔直徑
W1‧‧‧開放部份的寬度
W2‧‧‧連接墊的寬度
W3‧‧‧空間的寬度
第1圖係展示先前技術之基材的圖示。
第2圖係展示根據本發明第一具體例之基材的截面圖。
第3圖是用來製造根據本具體例之基材的基底構件的平面圖。
第4至29圖係展示根據第一具體例之基材的製造步驟圖示。
第30至36圖係展示基材之其他製造步驟的圖示。
51‧‧‧基底構件
51a‧‧‧基底構件的頂表面
51b‧‧‧基底構件的底表面
52‧‧‧貫孔
53‧‧‧絕緣層
54‧‧‧穿透通路
55‧‧‧穿透部份
56‧‧‧佈線連接部
57‧‧‧連接墊
61‧‧‧第一擴散保護層
62‧‧‧Ni層
63‧‧‧Au層
65‧‧‧絕緣層
65a‧‧‧絕緣層的頂表面
65b‧‧‧絕緣層的側表面
66‧‧‧晶種層
67‧‧‧導電金屬層
68‧‧‧佈線
69‧‧‧外部連接端子
71‧‧‧第二擴散保護層
72‧‧‧Ni層
73‧‧‧Au層
75‧‧‧阻焊層
76‧‧‧開放部份
M1‧‧‧基底構件的厚度
M2‧‧‧絕緣層的厚度
M3‧‧‧導電金屬層的厚度
R1‧‧‧貫孔直徑
W1‧‧‧開放部份的寬度
W2‧‧‧連接墊的寬度

Claims (11)

  1. 一種製造基材的方法，該基材包含：一基底構件，其係具有一貫孔；以及一穿透通路(penetrating via)，其係設置在該貫孔內，其中該穿透通路包括：一穿透部份，其係設置在該貫孔內；及一第一突出部，其係設置於該穿透部份之一端，且該第一突出部係自該基底構件突出，該方法包含：經由一第一阻障層將具有該貫孔的該基底構件設置在一電力供給層上；移除露出於該貫孔之該第一阻障層的一部份以及位於該基底構件及該電力供給層之間之該第一阻障層的一部份，以形成一位於該基底構件及該電力供給層之間的空間，該空間係比該貫孔之直徑寬；以及以一導電金屬層填充該貫孔及該較寬空間以形成該穿透通路，該導電金屬層係使用該電力供給層作為電力供給而形成，其中該第一突出部係藉由以該導電金屬層填充該空間而形成。
  2. 如申請專利範圍第1項之方法，其中該電力供給層係一設置在一支撐板上的金屬箔，且該金屬箔係暴露於該空間。
  3. 如申請專利範圍第1或2項之方法，進一步包含：於該基底構件露出該貫孔且形成一具有比該貫孔之直徑寬的第一開放部份之第二阻障層，其中該第一開放部份係以該導電金屬層填充以形成一設置於該穿透部份之另一端的第二突出部，該第二突出部係自該基底構件突出，且該第二突出部比該穿透部份的直徑寬。
  4. 如申請專利範圍第1項之方法，進一步包含在形成該較寬空間之後以一第一熱處理硬化該第一阻障層。
  5. 如申請專利範圍第2項之方法，進一步包含在形成該較寬空間之後藉由電鍍法於在該較寬空間露出的該金屬箔上形成一第一擴散保護層。
  6. 如申請專利範圍第3項之方法，進一步包含形成連接至該第二突出部之佈線。
  7. 如申請專利範圍第6項之方法，進一步包含：移除該第二阻障層；形成具有一第二開放部份之一絕緣層以在該基底構件上露出該第二突出部；以及在擬於其上形成該佈線的該絕緣層上形成一晶種層；其中該絕緣層係包含內含鈀的環氧樹脂。
  8. 如申請專利範圍第6項之方法，其中該佈線包括一外部連接端子，且該方法進一步包含在形成該佈線之後藉由電鍍法在該外部連接端子上形成一第二擴散保護層。
  9. 如申請專利範圍第8項之方法，進一步包含：在形成該第二擴散保護層之後配置一耐溫(temperature-resistant)保護構件以覆蓋該佈線與該第二擴散保護層；以及在設置該保護構件之後藉由一第二熱處理而自該基底構件移除該支撐板。
  10. 如申請專利範圍第9項之方法，進一步包含：在移除該支撐板後藉由蝕刻來移除該金屬箔；移除該第一阻障層；以及在移除該第一阻障層之後移除該保護構件。
  11. 如申請專利範圍第5項之方法，其中該第一擴散保護層係於該金屬箔被設置在該支撐板上之後立即形成。
TW094135505A 2004-11-08 2005-10-12 基材之製造方法 TWI402956B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004323939A JP3987521B2 (ja) 2004-11-08 2004-11-08 基板の製造方法

Publications (2)

Publication Number Publication Date
TW200635021A TW200635021A (en) 2006-10-01
TWI402956B true TWI402956B (zh) 2013-07-21

Family

ID=35784728

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094135505A TWI402956B (zh) 2004-11-08 2005-10-12 基材之製造方法

Country Status (7)

Country Link
US (2) US20060096781A1 (zh)
EP (1) EP1656006B1 (zh)
JP (1) JP3987521B2 (zh)
KR (1) KR20060054104A (zh)
CN (1) CN100517678C (zh)
DE (1) DE602005004586T2 (zh)
TW (1) TWI402956B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4996160B2 (ja) * 2006-07-25 2012-08-08 新光電気工業株式会社 電子部品の製造方法
JP4957123B2 (ja) * 2006-08-25 2012-06-20 大日本印刷株式会社 センサーユニットおよびその製造方法
JP2008192651A (ja) * 2007-01-31 2008-08-21 Elpida Memory Inc 半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造
JP5003940B2 (ja) * 2007-02-02 2012-08-22 日立化成工業株式会社 配線板
JP5194537B2 (ja) * 2007-04-23 2013-05-08 株式会社デンソー 半導体装置およびその製造方法
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5297139B2 (ja) 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
WO2010041165A1 (en) * 2008-10-10 2010-04-15 Nxp B.V. Method of plating through wafer vias in a wafer for 3d packaging
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP5350745B2 (ja) 2008-10-21 2013-11-27 新光電気工業株式会社 配線基板
JP5193809B2 (ja) * 2008-11-05 2013-05-08 新光電気工業株式会社 配線基板及びその製造方法
TWI392069B (zh) 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
US9077344B2 (en) * 2010-12-07 2015-07-07 Atmel Corporation Substrate for electrical component and method
KR20120077876A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 이종 기판 접합 구조 및 방법
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
JP2012195465A (ja) * 2011-03-17 2012-10-11 Canon Inc 貫通電極基板及びその製造方法
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
JP6196893B2 (ja) * 2012-12-18 2017-09-13 新光電気工業株式会社 半導体装置の製造方法
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
CN104659017A (zh) * 2013-11-20 2015-05-27 宏启胜精密电子(秦皇岛)有限公司 中介板及其制作方法
KR102337969B1 (ko) * 2014-10-22 2021-12-09 닛본 이따 가라스 가부시끼가이샤 유리 기판의 제조 방법 및 판형상의 유리
US9633930B2 (en) * 2014-11-26 2017-04-25 Kookmin University Industry Academy Cooperation Foundation Method of forming through-hole in silicon substrate, method of forming electrical connection element penetrating silicon substrate and semiconductor device manufactured thereby
JP2016213283A (ja) 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
CN105070682B (zh) * 2015-07-17 2018-05-29 上海交通大学 一种高效制备硅转接板的方法
JP6191728B2 (ja) * 2015-08-10 2017-09-06 大日本印刷株式会社 イメージセンサモジュール
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
JP6790847B2 (ja) * 2017-01-13 2020-11-25 凸版印刷株式会社 配線基板、多層配線基板および配線基板の製造方法
WO2018199017A1 (ja) * 2017-04-28 2018-11-01 日東電工株式会社 配線回路基板、および、撮像装置
JP7105549B2 (ja) * 2017-04-28 2022-07-25 日東電工株式会社 配線回路基板、および、撮像装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137498A (ja) * 1986-11-28 1988-06-09 松下電工株式会社 スル−ホ−ルプリント板の製法
US6055723A (en) * 1998-06-01 2000-05-02 Trw Inc. Process of fabricating high frequency connections to high temperature superconductor circuits
TW523842B (en) * 2002-03-22 2003-03-11 Advanced Chip Eng Tech Inc Method for manufacturing i/o terminals and the structure thereof
JP2004193292A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd スル−ホ−ル配線基板およびその製造方法
US6768205B2 (en) * 2001-08-30 2004-07-27 Fujitsu Limited Thin-film circuit substrate
JP2004235528A (ja) * 2003-01-31 2004-08-19 Mitsubishi Electric Corp 基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258457A (ja) 1988-04-08 1989-10-16 Nec Corp 半導体集積回路の実装構造およびその製造方法
US5071359A (en) * 1990-04-27 1991-12-10 Rogers Corporation Array connector
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
JP3213037B2 (ja) 1992-01-07 2001-09-25 日東電工株式会社 加工フィルムの製造方法
US5638598A (en) * 1993-06-17 1997-06-17 Hitachi Chemical Company, Ltd. Process for producing a printed wiring board
JP2002064270A (ja) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
JP3826007B2 (ja) * 2001-10-11 2006-09-27 シャープ株式会社 配線接続構造およびこれを用いた送信機
JP3807312B2 (ja) * 2002-01-18 2006-08-09 富士通株式会社 プリント基板とその製造方法
JP2004146742A (ja) 2002-10-28 2004-05-20 Shinko Electric Ind Co Ltd 配線基板の製造方法
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
US6839965B2 (en) * 2003-02-06 2005-01-11 R-Tec Corporation Method of manufacturing a resistor connector

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137498A (ja) * 1986-11-28 1988-06-09 松下電工株式会社 スル−ホ−ルプリント板の製法
US6055723A (en) * 1998-06-01 2000-05-02 Trw Inc. Process of fabricating high frequency connections to high temperature superconductor circuits
US6768205B2 (en) * 2001-08-30 2004-07-27 Fujitsu Limited Thin-film circuit substrate
TW523842B (en) * 2002-03-22 2003-03-11 Advanced Chip Eng Tech Inc Method for manufacturing i/o terminals and the structure thereof
JP2004193292A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd スル−ホ−ル配線基板およびその製造方法
JP2004235528A (ja) * 2003-01-31 2004-08-19 Mitsubishi Electric Corp 基板の製造方法

Also Published As

Publication number Publication date
TW200635021A (en) 2006-10-01
US20060096781A1 (en) 2006-05-11
DE602005004586T2 (de) 2009-03-19
JP2006135174A (ja) 2006-05-25
JP3987521B2 (ja) 2007-10-10
DE602005004586D1 (de) 2008-03-20
EP1656006A1 (en) 2006-05-10
CN100517678C (zh) 2009-07-22
EP1656006B1 (en) 2008-01-30
US7772118B2 (en) 2010-08-10
KR20060054104A (ko) 2006-05-22
US20080261396A1 (en) 2008-10-23
CN1783472A (zh) 2006-06-07

Similar Documents

Publication Publication Date Title
TWI402956B (zh) 基材之製造方法
TWI384604B (zh) 具有穿透通孔與經連接至該穿透通孔的佈線之基材及其製造方法
US7093356B2 (en) Method for producing wiring substrate
US20080315239A1 (en) Thin double-sided package substrate and manufacture method thereof
KR101242998B1 (ko) 집적 회로용 범프 응력 완화 층
KR20040051310A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
US9281260B2 (en) Semiconductor packages and methods of forming the same
KR100288405B1 (ko) 반도체 칩에 대한 전기적 접착 방법 및 그 장치
KR100776558B1 (ko) 범프 부착 배선회로기판의 제조방법 및 범프 형성방법
JP3855320B2 (ja) 半導体装置用基板の製造方法及び半導体装置の製造方法
KR100393271B1 (ko) 다층 전자부품탑재용 기판의 제조 방법
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
JP2000114412A (ja) 回路基板の製造方法
JP2001144398A (ja) 配線基板および配線基板の製造方法
JP2003218286A (ja) 配線基板及び配線基板の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
KR20050030720A (ko) 웨이퍼 관통형 전극 제조 방법
JPH11251704A (ja) 配線基板およびその製造方法
JPH0364985A (ja) プリント配線板及びその製造方法
JP2004214704A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP2000307212A (ja) 配線基板及びその製造方法
JP2004015026A (ja) 両面配線テープキャリアの製造方法及び該方法により製造されたテープキャリア
JP2002158308A (ja) プラスチックパッケージの製造方法
KR20090011932A (ko) 패키지 기판 제조 방법