JP2002158308A - プラスチックパッケージの製造方法 - Google Patents

プラスチックパッケージの製造方法

Info

Publication number
JP2002158308A
JP2002158308A JP2000354484A JP2000354484A JP2002158308A JP 2002158308 A JP2002158308 A JP 2002158308A JP 2000354484 A JP2000354484 A JP 2000354484A JP 2000354484 A JP2000354484 A JP 2000354484A JP 2002158308 A JP2002158308 A JP 2002158308A
Authority
JP
Japan
Prior art keywords
copper foil
core substrate
forming
hole
plastic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000354484A
Other languages
English (en)
Inventor
Hitoshi Umeda
均 梅田
Nobuo Fuji
信男 藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2000354484A priority Critical patent/JP2002158308A/ja
Publication of JP2002158308A publication Critical patent/JP2002158308A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 コア基板のビアホールの上に外部接続端子パ
ッドを有するプラスチックパッケージの製造方法を提供
する。 【解決手段】プラスチック基材11の両面に銅箔12、
12aを貼ったコア基板10の片面に、外部接続端子パ
ッド19を備えるボールグリッドアレイ型のプラスチッ
クパッケージの製造方法において、コア基板10の一方
側の面より穿設し、他方側の銅箔12aを底部として非
貫通穴13を形成する工程と、銅箔12、12aの表面
に銅めっき14を施して導体層を形成すると共に、非貫
通穴13にも銅めっき14を施し、ビアホール15とす
る工程と、導体層に所定のエッチング処理を行って導体
配線パターンを形成する工程と、ビアホール15位置に
対応して他方側に形成される外部接続端子パッド19を
除いて一方側及び他方側の所定部分にソルダーレジスト
膜18を形成する工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コア基板の片面に
外部接続端子パッドを有するプラスチックパッケージの
製造方法に係り、より詳細には、ビアホール位置に対応
して半田ボール接続用の外部接続端子パッドを形成する
プラスチックパッケージの製造方法に関する。
【0002】
【従来の技術】近年の半導体素子の高性能化、小型化に
ともない、半導体素子を搭載するためのプラスチックパ
ッケージには、外部接続端子の多端子化、半導体素子の
実装性、低コスト化、放熱特性、低インピーダンス化等
の観点から、ボールグリッドアレイ型のプラスチックパ
ッケージが多く用いられている。このボールグリッドア
レイ型のプラスチックパッケージの半田ボール接続用の
外部接続端子パッドの形成場所はビアホール導体と接続
させて、ビアホールから離れたところに形成されていた
が、この状態では、半導体素子の高密度化に伴うパッケ
ージ寸法の大型化を抑えることができないので、例え
ば、図2(A)〜(F)に示すように、ビアホールの上
に直接外部接続端子パッドを形成する方法が進められて
いる。
【0003】すなわち、先ず両面に銅箔52を貼り付け
たコア基板51に複数軸ドリルやパンチング等で貫通孔
53を穿設し、貫通孔53の内側面及び各銅箔52の表
面に無電解銅めっきと更にその上に電解銅めっきを施し
て銅めっき層54を形成し、貫通孔53の部分にコア基
板51の両面側を導通状態とするビアホール55を形成
する。次に、ビアホール55の中空部に樹脂56を充填
し、ビアホール55の開口部から盛り上がった余分な樹
脂57を研磨して取り除く。更に、所望する導体配線パ
ターン用のエッチングレジストマスク58を形成し、エ
ッチング液59で不要な無電解銅めっき及び電解銅めっ
きの部分をエッチングして、導体配線パターン以外の銅
箔及び銅めっき層を除去する。エッチングした後は、エ
ッチングレジストマスク58を剥離、除去し、両面にソ
ルダーレジスト膜60を形成し、その開口部から外部接
続端子パッド61やワイヤボンドパッド等のパターンを
露出させる。この時、外部接続端子パッド61がビアホ
ール55の直上に配置されるようにソルダーレジスト膜
60の開口部を設ける。また、特開平8−148824
号公報では、プラスチック基材の一方側の面のみに銅箔
が貼り付けられたコア基板に貫通孔を形成し、その後、
他方側の面に銅箔を貼り付け、その上に半田ボールを付
けることが開示されている。
【0004】
【発明が解決しようとする課題】しかしながら、前述し
たような従来のプラスチックパッケージの製造方法で
は、未だ解決すべき次のような問題があった。 (1)コア基板を貫通するビアホールの上に半田ボール
接続用の外部接続端子パッドを形成するので、ビアホー
ルの開口孔に樹脂の孔埋めが必要となり費用と工数が掛
かる。 (2)樹脂の孔埋め時にビアホールの開口部から溢れ出
た樹脂の研磨が必要となり、費用と工数が掛かる。ま
た、研磨を行うことで、導体配線パターン面に傷を付け
ることがあり、歩留まりの低下を来たしている。 (3)ビアホールに充填する孔埋め樹脂に吸水性があ
り、半田ボール接着後の加熱工程において、水分の膨張
により半田ボールを破壊するといった現象が発生する。 (4)プラスチック基材の一方側の面に銅箔が貼り付け
られたコア基板に貫通孔を形成した後に、他方側の面に
銅箔を貼り付ける場合においては、後から貼り付ける銅
箔とプラスチック基材との接着時の熱膨張差により反り
が発生し、パッケージの寸法精度を悪くしている。 本発明は、このような事情に鑑みてなされたものであっ
て、ビアホールの上に外部接続端子パッドを備え、ビア
ホールに樹脂の孔埋めの必要がなく、従って、樹脂の研
磨の必要もない、しかも反りの発生のないプラスチック
パッケージの製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】前記目的に沿う本発明に
係るプラスチックパッケージの製造方法は、プラスチッ
ク基材の両面に銅箔を貼ったコア基板の片面に、半田ボ
ール接続用の外部接続端子パッドを備えるボールグリッ
ドアレイ型のプラスチックパッケージの製造方法におい
て、コア基板の一方側の面より穿設し、コア基板の他方
側に設けられている銅箔を底部として非貫通穴を形成す
る工程と、コア基板の両側に設けられている銅箔の表面
に銅めっきを施して導体層を形成すると共に、非貫通穴
にも合わせて銅めっきを施し非貫通穴をビアホールとす
る工程と、コア基板の一方側及び他方側に施された導体
層に所定のエッチング処理を行って導体配線パターンを
形成する工程と、ビアホール位置に対応して他方側の導
体配線パターンに形成される外部接続端子パッドを除い
て一方側及び他方側の所定部分にソルダーレジスト膜を
形成する工程とを有する。これにより、半田ボール接続
用の外部接続端子パッドは、ビアホールの底部となる銅
箔の外表面側に形成できるので、ビアホールに樹脂を埋
め込む工程や、はみ出した樹脂を研磨する工程を必要と
せず、樹脂への吸水から発生する半田ボールの破壊の問
題も発生しない。更に、プラスチック基材の両面に銅箔
を貼り付けたコア基板を使用しているので、反りのない
寸法精度のよいプラスチックパッケージが形成できる。
【0006】ここで、コア基板の一方側の銅箔は他方側
の銅箔より厚みを薄くし、しかも非貫通穴をレーザーで
形成してもよい。これにより、レーザーによって容易に
一方側の銅箔を貫通し、他方側の銅箔を残して非貫通穴
を形成することができる。また、コア基板の一方側の銅
箔はエッチングで厚みを薄くし、しかもコア基板の一方
側の銅箔の表面は非貫通穴の底部を形成する他方側の銅
箔の面より表面粗さを粗にするのが好ましい。これによ
り、一方側の銅箔面ではレーザーの反射が抑えられて、
穿孔しやすく、他方側の銅箔面ではレーザーの反射が大
きくなって穿孔させないようにすることができる。
【0007】
【発明の実施の形態】続いて、添付した図面を参照し
て、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図1(A)〜(E)は本発
明の一実施の形態に係るプラスチックパッケージの製造
方法を説明する部分拡大側断面図である。
【0008】図1を参照して、本発明の一実施の形態に
係るプラスチックパッケージの製造方法を説明する。先
ず、図1(A)に示すように、コア基板10は、1層又
は多層の高耐熱性のBT樹脂(ビスマイレイミドトリア
ジンを主成分にした樹脂)やポリイミド樹脂等からなる
プラスチック基材11の両面に、銅箔12、12aを接
合して形成している。コア基板10に貼り付けられる銅
箔12、12aの厚みは、通常12〜70μmである
が、銅箔12の厚みは、予め銅箔12aの厚みより薄い
銅箔を貼って薄くするのが好ましい。本実施の形態で
は、同等の厚み銅箔12、12aを接合した後、銅箔1
2の表面をソフトエッチングで5μm程度除去して薄く
すると同時に、エッチングによって銅箔12の面の表面
粗さを粗くしている。なお、銅の純度は、99.8%以
上のものを使用している。
【0009】図1(B)に示すように、準備されたコア
基板10の一方側の面から炭酸ガスレーザーを用いて、
例えば、18μsecを1回と3μsecを6回のサイ
クルショットを行うことで非貫通穴13を穿設する。こ
の非貫通穴13は、コア基板10の一方側に設けられて
いる銅箔12とプラスチック基材11を貫通し、コア基
板10の他方側の面の銅箔12aを底部として形成され
る。通常のドリルやパンチングでの穿孔では直径100
μm以下の穴を形成するのは困難であるが、炭酸ガスレ
ーザーを使用することで、直径100μm以下の微細な
非貫通穴13の形成が可能となる。また、炭酸ガスレー
ザーのレーザー強度の調整によって、銅箔12aを貫通
させることなくプラスチック基材11に穴をあけること
ができる。更に、銅箔12の厚みを銅箔12aの厚みよ
り薄くしているので、銅箔12はレーザーを貫通させ、
銅箔12aは非貫通とすることが容易にできる。また、
銅箔12の面の表面粗さを銅箔12aの面の表面粗さよ
り粗くしているので、銅箔12はレーザーの反射を抑え
てレーザーを通りやすくして貫通させ、銅箔12aはレ
ーザーを反射させて非貫通とすることができる。
【0010】図1(C)に示すように、非貫通穴13の
穿設されたコア基板10にパラジウム等の触媒を付与
後、ホルマリンを還元剤とする強アルカリ浴中で無電解
銅めっきを施す。次いで、無電解銅めっきが施されたコ
ア基板10に、例えば、硫酸銅、ピロリン酸等からなる
めっき浴中で、陽極側に銅板を、陰極側に被めっき物で
あるコア基板10を配設し、電圧を印加することで、コ
ア基板10の無電解銅めっきが施されている表層及び非
貫通穴13に金属銅を析出させ、電解銅めっきの被膜を
形成する。銅箔12、12a及び非貫通穴13の壁面上
に無電解銅めっき及び電解銅めっきからなる銅めっき1
4が施され、これによってコア基板11の両面には導体
層が形成され、非貫通穴13はビアホール15となっ
て、この両面の導体層を電気的に接続して導通状態とす
る。
【0011】図1(D)に示すように、コア基板10の
銅めっき14上の全面にフォトレジスト膜を形成し、導
体配線パターン形成のためのパターンマスクを合わせ、
紫外線露光を行い、現像を行って、導体配線パターン以
外の部分のフォトレジスト膜を削除することによってエ
ッチングレジストマスク16を形成する。エッチングレ
ジストマスク16の形成されたコア基板10に、塩化第
二鉄溶液、塩化第二銅溶液、アルカリエッチャント、過
酸化水素−硫酸系エッチャント等のエッチング液17を
噴射して、エッチングレジストマスク16で覆われてい
ない部分の導体層(銅めっき14及び銅箔12、12
a)を除去する。このエッチング処理後、エッチングレ
ジストマスク16は、その表面に剥離液をスプレーで噴
射し、フォトレジストを膨潤させながら洗い流すこと
で、剥離、除去する。
【0012】図1(E)に示すように、一方側及び他方
側に導体配線パターンが形成されたコア基板10の両面
に、フォトレジスト膜を形成し、ビアホール15の位置
に対応して他方側の導体配線パターンに形成する半田ボ
ール接続用の外部接続端子パッド19や、半導体素子と
ボンディングワイヤで接続されるワイヤボンドパッド等
の所定のパターン部分にパターンマスクを合わせ、紫外
線露光を行い、現像を行って、マスクされたフォトレジ
ストを削除することでソルダーレジスト膜18を形成す
る。ソルダーレジスト膜18によって、半田の付着、導
体配線パターンへの汚れ、傷、腐食等が防止される。更
に、ソルダーレジスト膜18から露出した外部接続端子
パッド19やワイヤボンドパッド等の銅めっき14上に
ニッケルめっき及び金めっきを施す。ソルダーレジスト
膜18の開口部から露出した外部接続端子パッド19
は、ビアホール15の底部となる銅箔12aの外表面側
に形成される。このようにして形成されたボールグリッ
ドアレイ型のプラスチックパッケージには半導体素子が
ダイボンドされ、半導体素子とワイヤボンドパッド間を
ボンディングワイヤで接続し、半導体素子を樹脂で気密
封止し、外部接続端子パッド19に半田ボールを接続す
ることでボールグリッドアレイ型のプラスチックパッケ
ージに半導体素子を搭載した半導体デバイスが形成され
る。
【0013】
【発明の効果】請求項1〜3記載のプラスチックパッケ
ージの製造方法においては、コア基板の一方側の面より
穿設し、コア基板の他方側に設けられている銅箔を底部
として非貫通穴を形成する工程と、コア基板の両側に設
けられている銅箔の表面に銅めっきを施して導体層を形
成すると共に、非貫通穴にも合わせて銅めっきを施し非
貫通穴をビアホールとする工程と、コア基板の一方側及
び他方側に施された導体層に所定のエッチング処理を行
って導体配線パターンを形成する工程と、ビアホール位
置に対応して他方側の導体配線パターンに形成される外
部接続端子パッドを除いて一方側及び他方側の所定部分
にソルダーレジスト膜を形成する工程とを有するので、
ビアホールの開口孔に樹脂を埋め込む工程や、はみ出し
た樹脂を研磨する工程を必要とせず、樹脂への吸水から
発生する半田ボールの破壊の問題も発生しない。更に、
プラスチック基材の両面に銅箔を貼り付けたコア基板を
使用しており、パッケージには反りがなく、寸法精度の
よい外部接続端子パッドが形成できる。
【0014】特に、請求項2記載のプラスチックパッケ
ージの製造方法においては、コア基板の一方側の銅箔は
他方側の銅箔より厚みを薄くし、しかも非貫通穴をレー
ザーで形成するので、レーザーによって一方側の銅箔を
貫通し、他方側の銅箔は残るように非貫通穴を形成する
ことができる。更に、請求項3記載のプラスチックパッ
ケージの製造方法においては、コア基板の一方側の銅箔
はエッチングで厚みを薄くし、しかもコア基板の一方側
の銅箔の表面は非貫通穴の底部を形成する他方側の銅箔
の面より表面粗さが粗であるので、一方側の銅箔面では
レーザーの反射を抑えて、穿孔しやすくし、他方側の銅
箔面ではレーザーの反射を大きくして穿孔させないよう
にすることができる。
【図面の簡単な説明】
【図1】(A)〜(E)は本発明の一実施の形態に係る
プラスチックパッケージの製造方法を説明する部分拡大
側断面図である。
【図2】(A)〜(F)は従来例のプラスチックパッケ
ージの製造方法を説明する部分拡大側断面図である。
【符号の説明】
10:コア基板、11:プラスチック基材、12、12
a:銅箔、13:非貫通穴、14:銅めっき、15:ビ
アホール、16:エッチングレジストマスク、17:エ
ッチング液、18:ソルダーレジスト膜、19:外部接
続端子パッド

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 プラスチック基材の両面に銅箔を貼った
    コア基板の片面に、半田ボール接続用の外部接続端子パ
    ッドを備えるボールグリッドアレイ型のプラスチックパ
    ッケージの製造方法において、前記コア基板の一方側の
    面より穿設し、前記コア基板の他方側に設けられている
    前記銅箔を底部として非貫通穴を形成する工程と、前記
    コア基板の両側に設けられている前記銅箔の表面に銅め
    っきを施して導体層を形成すると共に、前記非貫通穴に
    も合わせて銅めっきを施し該非貫通穴をビアホールとす
    る工程と、前記コア基板の一方側及び他方側に施された
    前記導体層に所定のエッチング処理を行って導体配線パ
    ターンを形成する工程と、前記ビアホール位置に対応し
    て他方側の前記導体配線パターンに形成される前記外部
    接続端子パッドを除いて一方側及び他方側の所定部分に
    ソルダーレジスト膜を形成する工程とを有することを特
    徴とするプラスチックパッケージの製造方法。
  2. 【請求項2】 請求項1記載のプラスチックパッケージ
    の製造方法において、前記コア基板の一方側の銅箔は他
    方側の銅箔より厚みを薄くし、しかも前記非貫通穴をレ
    ーザーで形成することを特徴とするプラスチックパッケ
    ージの製造方法。
  3. 【請求項3】 請求項2記載のプラスチックパッケージ
    の製造方法において、前記コア基板の一方側の銅箔はエ
    ッチングで厚みを薄くし、しかも前記コア基板の一方側
    の銅箔の表面は前記非貫通穴の底部を形成する他方側の
    銅箔の面より表面粗さが粗であることを特徴とするプラ
    スチックパッケージの製造方法。
JP2000354484A 2000-11-21 2000-11-21 プラスチックパッケージの製造方法 Pending JP2002158308A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000354484A JP2002158308A (ja) 2000-11-21 2000-11-21 プラスチックパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000354484A JP2002158308A (ja) 2000-11-21 2000-11-21 プラスチックパッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2002158308A true JP2002158308A (ja) 2002-05-31

Family

ID=18827061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000354484A Pending JP2002158308A (ja) 2000-11-21 2000-11-21 プラスチックパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2002158308A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218625A (ja) * 2009-07-03 2009-09-24 Hitachi Aic Inc Led装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218625A (ja) * 2009-07-03 2009-09-24 Hitachi Aic Inc Led装置

Similar Documents

Publication Publication Date Title
US7030500B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
KR100432715B1 (ko) 방열부재를 갖는 인쇄회로기판 및 그 제조방법
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
JP4133560B2 (ja) プリント配線基板の製造方法およびプリント配線基板
KR20000029352A (ko) 반도체 장치 및 그 제조 방법
KR100551576B1 (ko) 반도체 장치 및 그 제조방법
JP3003624B2 (ja) 半導体装置
KR19990072810A (ko) 반도체소자실장용배선기판의제조방법및반도체장치
JP2004095972A (ja) プラスチックパッケージの製造方法
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP2004031710A (ja) 配線基板の製造方法
JP3513983B2 (ja) チップキャリアの製造方法
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
JP2003224230A (ja) プラスチックパッケージ及びその製造方法
JP2002158308A (ja) プラスチックパッケージの製造方法
JP2002270714A (ja) プラスチックパッケージの製造方法
JP2004165238A (ja) プラスチックパッケージ及びその製造方法
JP2002343925A (ja) マルチチップモジュールの製造方法
JPH1074859A (ja) Qfn半導体パッケージ
JP4402256B2 (ja) 半導体チップ塔載用配線部材の製造方法
JP2001298117A (ja) プラスチックパッケージの製造方法
JP2001237337A (ja) プラスチックパッケージ及びその製造方法
KR100355746B1 (ko) 반도체 패키지 제조용 부재 및 그 제조 방법
JP3872395B2 (ja) 半導体素子収納用パッケージの製造方法
JP2001274203A (ja) 2メタル基板とbga構造