KR20060054104A - 배선에 접속된 높은 전기적인 접속 신뢰도의 관통 비아를갖는 기판 및 그 제조 방법 - Google Patents

배선에 접속된 높은 전기적인 접속 신뢰도의 관통 비아를갖는 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20060054104A
KR20060054104A KR1020050098430A KR20050098430A KR20060054104A KR 20060054104 A KR20060054104 A KR 20060054104A KR 1020050098430 A KR1020050098430 A KR 1020050098430A KR 20050098430 A KR20050098430 A KR 20050098430A KR 20060054104 A KR20060054104 A KR 20060054104A
Authority
KR
South Korea
Prior art keywords
layer
substrate
hole
wiring
forming
Prior art date
Application number
KR1020050098430A
Other languages
English (en)
Inventor
다카하루 야마노
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20060054104A publication Critical patent/KR20060054104A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0236—Plating catalyst as filler in insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 관통 구멍, 관통 구멍에 구비된 관통 비아, 및 관통 비아에 접속된 배선을 갖는 기재로 구성된 기판에 관한 것이다. 관통 비아는 관통 구멍에 구비되고 기재의 양측에 양단부를 갖는 관통부와, 배선에 접속하기 위해 관통부의 제 1 단부에 형성되고 기재로부터 돌출하는 제 1 돌출부와, 관통부의 제 2 단부에 형성되고 기재로부터 돌출하는 제 2 돌출부를 포함한다. 제 1 돌출부와 제 2 돌출부는 관통 구멍의 직경보다 더 넓은 직경을 갖는다.
관통 구멍, 비아, 배선, 기재, 돌출부

Description

배선에 접속된 높은 전기적인 접속 신뢰도의 관통 비아를 갖는 기판 및 그 제조 방법{A SUBSTRATE HAVING HIGH ELECTRICAL CONNECTION RELIABILITY OF PENETRATING VIA CONNECTED TO WIRINGS AND A METHOD FOR MANUFACTURING THE SAME}
도 1은 종래 기술의 기판을 나타내는 도면.
도 2는 본 발명의 제 1 실시예에 따른 기판의 단면도.
도 3은 본 실시예에 따른 기판 제조용 기재의 평면도.
도 4 내지 도 29는 제 1 실시예에 따른 기판의 제조 단계를 나타내는 도면.
도 30 내지 도 36은 기판의 다른 제조 단계를 나타내는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 50…기판
11…실리콘 부재
12, 52…관통 구멍
13…절연층
15, 54…관통 비아
15a, 15b…단부
17, 21, 68…배선
18, 22…외부 접속 단자
19, 24, 75…땜납 레지스트
22…접속 패드
25…반도체 소자
51…기재
53, 65…절연층
55…관통부
56…배선 접속부
57…접속 패드
61…제 1 확산 방지막
62, 72…Ni층
63, 73…Au층
65a…상면
65b…측면
66…실드층
67, 104…도전 금속막
69…외부 접속 단자
71…제 2 확산 방지막
76, 102, 103, 106, 112, 119…개구부
91…지지판
92…접착제
93…금속박
94, 121…제 1 레지스트층
101…제 2 레지스트층
97, 123…공간
105, 111, 114, 118…건식 필름 레지스트
116…내열 테이프
A…기판 형성 영역
B…영역
M1~M4…두께
R1…직경
R2…개구경
W1~W3…폭
본 발명은 일반적으로 기판과 그 제조 방법에 관한 것이며, 더욱 구체적으로는, 기재를 관통하는 관통 비아와 이 관통 비아에 접속된 배선을 갖는 기판과, 그 제조 방법에 관한 것이다.
근년, 반도체 미세 가공 기술을 이용하여, MEMS(Micro Electro Mechanical Systems)라 불리는 마이크로 머신용 패키지와, 반도체 장치를 탑재하는 인터포저 (interposer) 등과 같은 기판이 개발되고 있다. 상술한 기판은 기판의 양측에 형성된 배선과 기판을 관통하고 기판의 양측에 형성된 배선을 전기적으로 접속하는 관통 비아를 포함한다.
도 1은 종래의 기판을 나타내는 도면이다. 도 1에 나타낸 바와 같이, 기판(10)은 실리콘 부재(11), 절연층(13), 관통 비아(15), 배선(17), 땜납 레지스트(19, 24), 및 배선(21)으로 구성된다. 실리콘 부재(11)에는 관통 구멍(12)이 형성된다. 관통 비아(15), 배선(17), 및 배선(21)으로부터 실리콘 부재(13)를 절연하기 위해 절연층(13)이 구비된다. 절연층(13)이 형성된 관통 구멍(12)에는 원통형의 관통 비아(15)가 구비된다. 또한, 관통 비아(15)의 단부(15a)와 절연층(13)의 표면(13a)은 동일 평면상으로 되고, 관통 비아(15)의 다른 단부(15b)와 절연층(13)의 다른 표면(13b)은 동일 평면상으로 된다. 상술한 관통 비아(15)는 절연층(13)이 형성된 실리콘 부재(11) 상에 스퍼터링 방법에 의해 시드층을 형성하는 단계로 형성되고, 시드층 상에 Cu등과 같은 도전성 금속층을 전해 도금 방법에 의해 분리하고 금속층을 성장시킴으로써 형성된다(예를 들어, 특허문헌 1 참조).
외부 접속 단자(18)를 갖는 배선(17)은 관통 비아(15)의 다른 단부(15a)에 접속되도록 실리콘 부재(11)의 상면에 구비된다. MEMS와 반도체 장치(25)는 외부 접속 단자(18)에 탑재된다. 외부 접속 단자(18)를 노출시키는 땜납 레지스트(19)는 외부 접속 단자(18)를 제외한 배선을 피복하기 위해 실리콘 부재(11)의 상면에 구비된다.
외부 접속 단자(22)를 갖는 배선(21)은 관통 비아(15)의 단부(15b)에 접속되 도록 실리콘 부재(11)의 하면에 구비된다. 외부 접속 단자(22)는 모 기판(motherboard) 등과 같은 다른 기판에 접속되기 위해 구비된다. 외부 접속 단자(22)를 노출시키는 땜납 레지스트(24)는 외부 접속 단자(22) 이외의 배선(21)을 피복하기 위해 실리콘 부재(11)의 하면에 구비된다.
[특허문헌 1] 일본국 공개특허평 제1-1258457
종래의 관통 비아(15)의 형상은 원주형이다. 그러나, 관통 비아(15)의 단부(15a)와 절연층(13) 사이의 갭(gap)과, 다른 단부(15b)와 절연층(13) 사이의 갭 내로 수분이 침입함으로써, 관통 비아(15)는 열화되고 배선(17, 21)을 접속하는 관통 비아(15)의 전기적인 접속 신뢰도 또한 열화된다. 또한, 관통 비아(15)를 형성하는 종래 방법에 따르면, 시드층의 표면에 분리된 도전성 금속층이 관통 구멍(12)의 내측 단부에 형성되고 도전성 금속층은 관통 구멍(12)의 내측 단부를 따라 성장된되므로, 보이드(캐비티)가 관통 비아(15)의 중심 부분에 형성된다. 그러므로, 배선(17, 21)에 접속된 관통 비아(15)의 전기적인 접속 신뢰도는 열화된다.
본 발명의 일반적인 목적은 배선에 접속하는 관통 비아의 전기적인 접속 신뢰도를 향상시키는 기판과 종래의 기술의 제한과 단점으로 인한 하나 이상의 문제점들이 충분히 제거된 제조 방법을 제공하는 것이다.
본 발명의 특징 및 장점은 다음의 설명을 통해 나타내고, 설명과 첨부한 도면으로부터 어느 정도 분명해지거나, 설명에서 제시된 가르치는 내용에 따른 본 발 명의 실시에 의해 알게 될 것이다. 본 발명의 목적뿐만 아니라 다른 특징 및 장점은 당업자가 본 발명을 실시할 수 있도록 충분하고, 명백하고, 명확하고, 정확한 용어로 본 명세서에서 구체적으로 지적한 기판에 의해 구현되고 달성될 것이다.
본 발명의 실시예 중 적어도 하나에 따르면, 관통 구멍, 관통 구멍에 구비된 관통 비아, 및 관통 비아에 접속된 제 1 및 제 2 배선을 갖는 기재를 포함하는 기판이 구비되고, 여기서 관통 비아는 관통 구멍에 구비된 관통부를 포함하고, 제 1 및 제 2 단부를 갖는 관통부, 기재로부터 돌출하여 제 1 배선을 접속되도록 관통부의 제 1 단부에 접속되는 제 1 돌출부, 기재로부터 돌출하고 제 2 배선에 접속되도록 관통부의 제 2 단부에 접속되는 제 2 돌출부를 포함하고, 여기서 제 1 돌출부와 제 2 돌출부는 관통 구멍의 직경보다 더 넓게 된다.
따라서, 관통 구멍의 직경보다 더 넓게 되는 제 1 돌출부와 제 2 돌출부는 관통부와 기재 사이의 갭에 수분이 침입되는 것을 방지하기 위해 관통 비아에 접속됨으로써, 관통 비아가 열화되는 것으로부터 방지되고, 그러므로, 배선에 접속된 관통 비아의 전기적인 접속 신뢰도가 향상될 수 있다.
본 발명의 다른 실시예에 따르면, 관통 구멍, 관통 구멍에 구비된 관통 비아, 및 관통 비아에 접속된 제 1 및 제 2 배선을 갖는 기재를 포함하는 기판이 구비되고, 여기서 관통 비아는 제 1 및 제 2 단부를 갖는 관통 구멍에 구비된 관통부, 및 제 1 배선에 접속되고 관통부의 제 1 단부에 접속되는 돌출부와 제 2 배선에 접속되고 관통부의 제 2 단부에 접속되는 다른 돌출부를 포함하고, 돌출부는 관통 구멍의 직경보다 더 넓게 된다.
따라서, 관통 구멍의 직경보다 더 넓게 되는 돌출부는 관통부와 기재 사이의 갭에 수분이 침입하는 것을 방지하기 위해 관통부의 각 단부에 접속됨으로써, 관통 비아가 열화되는 것이 방지되고, 그러므로, 배선에 접속된 관통 비아의 전기적인 접속 신뢰도가 향상될 수 있다.
본 발명의 다른 실시예에 따르면, 관통 구멍, 이 관통 구멍에 형성된 관통 비아, 및 관통 비아의 단부에 접속된 배선을 갖는 기재로 구성된 기판의 제조 방법에 있어서, 관통 비아는 관통 구멍에 구비되고 제 1 단부와 제 2 단부를 갖는 관통부, 기재로부터 돌출하고 배선에 접속되기 위해 관통부의 제 1 단부에 접속되는 제 1 관통부, 기재로부터 돌출하고 관통부의 제 2 단부에 접속되는 제 2 관통부를 포함하고, 제 1 관통부 및 제 2 관통부는 관통 구멍의 직경보다 더 넓게 된다. 기판의 제조 방법은 관통 비아를 형성하는 단계와, 제 1 돌출부에 접속되기 위해 배선을 형성하는 단계를 더 포함한다.
본 발명의 실시예 중 적어도 하나에 따르면, 관통 구멍의 직경보다 더 넓은 제 1 돌출부와 제 2 돌출부 모두는 관통부와 기재 사이의 갭에 수분이 침입하는 것을 방지하기 위해 관통 비아에 접속됨으로써, 관통 비아가 열화되는 것으로부터 방지되고, 그러므로, 배선에 접속된 관통 비아의 전기적인 접속 신뢰도가 향상될 수 있다.
그러므로, 배선에 접속된 관통 비아의 전기적인 접속 신뢰도가 향상된 기판과 그 제조 방법이 제공될 수 있다.
다음으로, 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
(제 1 실시예)
먼저, 도 2를 참조하여, 본 발명의 제 1 실시예에 따른 기판(50)의 구성을 상세히 설명한다. 도 2는 본 발명의 제 1 실시예에 따른 기판의 단면도이다. 기판(50)은 기재(51), 절연층(53), 관통 비아(54), 절연층(65), 배선(68), 제 1 확산 방지층(61), 제 2 확산 방지층(71), 및 땜납 레지스트(75)로 구성된다. 기판(50)은 인터포저이다. 도 2에 나타낸 바와 같이, 기판(50)의 하면에는, 예를 들어, 반도체의 미세 가공 기술이 사용된 MEMS(Micro Electro Mechanical System)와 반도체 장치가 탑재되고, 기판(50)의 상면에는, 예를 들어, 모 기판 등과 같은 다른 기판이 접속된다.
기재(51)는 실리콘으로 구성된 실리콘 부재이다. 기재(51)의 두께(M1)는, 예를 들어, 150㎛이다. 기재(51)에는, 관통 비아(54)를 배치하기 위한 복수의 관통 구멍(52)이 기재(51)를 관통하도록 구비된다. 직경 R1의 구멍을 갖는 관통 구멍(52)이 형성된다. 절연층(53)이 관통 구멍(52)을 포함하는 기재(51)의 표면에 구비된다. 따라서, 관통 구멍(52)을 포함하는 기재(51)의 표면에 절연층(53)을 구비함으로써, 기재(51)는 관통 비아(54)로부터 절연된다. 기재(51)로써는 실리콘을 제외한 유리 재료 등과 같은 재료가 사용될 수 있다. 이에 덧붙여, 유리 재료 등과 같은 절연 특성을 갖는 재료가 사용될 경우, 절연층(53)을 구비할 필요가 없다.
관통 비아(54)는 관통부(55), 제 1 돌출부로써의 배선 접속부(56), 제 2 돌출부로써의 접속 패드(57)로 구성된다. 관통부(55)는 절연층(53)이 형성된 관통 구멍(52)에 구비되고, 직경은 R1(이하, 이 직경을 "직경(R1)"으로 언급)이 되도록 미리 결정된다. 관통부(55)의 크기는 직경(R1)이다.
배선 접속부(56)는 관통부(55)의 상단부에 구비된다. 배선 접속부(56)는 기재의 측면(51a)으로부터 돌출하고, 배선 접속부(56)의 크기는 관통부(55)의 직경(R1)보다 더 넓게 된다. 즉, 배선 접속부(56)의 폭(W1)은 관통부(55)의 R1보다 더 크게 설정된다(W1>R1). 배선 접속부(56)는 관통부(55)와 일체로 된다. 배선 접속부(56)는 배선(68)을 접속하기 위해 구비된다.
접속 패드(57)는 관통부(55)의 하면에 구비된다. 접속 패드(57)는 기재의 측면(51b)로부터 돌출하고, 접속 패드(57)의 크기는 관통부(55)의 직경(R1)보다 더 넓게 설정된다. 즉, 접속 패드(57)의 넓이(W2)는 관통 패드(55)의 직경(R1)보다 더 넓게 설정된다(W2>R1). 접속 패드(57)는 반도체 장치 등과 같은 장치를 접속하기 위해 구비된다. 관통부(55), 배선 접속부(56), 및 접속 패드(57)는 도전성 금속층에 의해 일체화된다. 도전성 금속층으로는, 예를 들어, Cu 층이 사용될 수 있다.
제 1 확산 방지층(61)은 접속 패드(57) 상에 형성된다. 제 1 확산 방지층(61)은 땜납의 습윤성을 향상시키고 관통 비아에 함유된 Cu가 접속 패드(57)에 접속된 땜납(도시 생략) 내로 확산되는 것을 방지하기 위해 형성된다. 제 1 확산 방지층(61)은, 예를 들어, Ni층(62) Au층(63)으로 구성된 적층을 포함한다. Ni층(62)의 두께는, 예를 들어, 2 내지 5㎛이고, Au층(63)의 두께는, 예를 들어, 0.1 내지 0.5㎛이다. 상술한 Ni/Au층 대신에, 예를 들어, Ni/Pd층 및 Ni/Pd/Au층이 제 1 확산 방지층(61)으로 사용될 수 있다(접속 패드(57)에 접속되는 Ni층).
배선 접속부(56)를 노출시키는 개구부를 갖는 절연층(65)이 기재(51)의 표면(51a)에 형성된다. 절연층(65)으로는, 예를 들어, 도금용 촉매로 기능하는 금속 입자와 금속 화합물(염화물, 수산화물, 산화물 및 기타 등등)의 입자 중 하나가 확산되어 있는 수지가 사용될 수 있다. 이 경우의 수지로는, 예를 들어, 에폭시 수지와 폴리이미드 수지가 사용될 수 있다. 촉매로 기능하는 금속으로는 팔라듐과 백금이 사용될 수 있고, 특히, 백금이 바람직하다. 또한, 금속 화합물로는, 예를 들어, 염화 팔라듐과 황화 팔라듐이 사용될 수 있다. 본 실시예에서, 절연층(65)으로는 팔라듐 입자가 확산된 에폭시 수지가 사용된다. 팔라듐을 포함하는 수지를 절연층(65)로 사용함으로써, 디스미어(desmear) 처리와 팔라듐 활성화 처리를 행하지 않고 절연층(65)에 직접 무전해 도금을 행할 수 있다. 따라서, 기판(50)의 제조 단계가 단순화될 수 있다. 절연층(65)의 두께(M2)는 예를 들어, 5㎛이다.
배선 접속부(56)에 접속되도록 절연층(65)에 배선(68)이 구비된다. 외부 접속 단자(69)를 갖는 배선(68)은 도전성 금속층(67)과 시드층(66)으로 구성된다. 외부 접속 단자(69)는 모 기판 등과 같은 기판에 접속되기 위해 구비된다. 이 외부 접속 단자(69)를 구비함으로써, 외부 접속 단자(69)의 위치를 모 기판과 같이 기판의 외부 접속 단자의 위치에 대응하도록 설정될 수 있다. 도전성 금속층(67)으로는, 예를 들어, Cu층이 사용될 수 있다. Cu층이 도전성 금속층(67)으로 사용될 경우, 도전성 금속층(67)의 두께는, 예를 들어, 3 내지 10㎛이다. 시드층(66)으로는, 예를 들어, Ni층이 사용될 수 있다. 시드층(66)의 두께는, 예를 들어, 0.1㎛이다.
외부 접속 단자(69)를 제외한 배선(68)과 절연층(65)을 피복하기 위해 외부 접속 단자(69)를 노출시키는 개구부(76)를 갖는 땜납 레지스트(75)가 구비된다. 땜납 레지스트(75)는 배선(68)을 보호하기 위해 구비된다.
제 2 확산 방지층(71)이 외부 접속 단자(69)에 구비된다. 제 2 확산 방지층(71)은 땜납의 습윤성을 향상시키고 배선(68)에 함유된 Cu가 외부 접속 단자(69)에 접속된 땜납(도시 생략) 내로 확산하는 것을 방지하기 위해 형성된다. 제 2 확산 방지층(71)은, 예를 들어, Ni층(72)과 Au층(73)으로 구성된 적층을 포함한다. Ni층(72)의 두께는, 예를 들어, 2 내지 5㎛이고 Au층(73)의 두께는, 예를 들어, 0.1 내지 0.5㎛이다. 상술한 Ni/Au층 대신에, 예를 들어, Ni/Pd층과 Ni/Pd/Au층이 제 2 확산 방지층(71)으로 사용될 수 있다(Ni층은 외부 접속 단자(69)에 접속되어야 한다).
도 3은 본 실시예에 따른 기판(50) 제조용 기재(51)의 평면도이다. 도 3에 나타낸 "A"는 기판(50)이 형성되는 영역이다(이하, "A"를 "기판 형성 영역(A)"로 언급). 도 3에 나타낸 바와 같이, 본 실시예에 따르면, 복수의 기판 형성 영역(A)을 갖는 실리콘 기재(실리콘 웨이퍼)를 기재(51)로 사용한다. 상술한 바와 같이, 실리콘 부재를 기재(51)로 사용하고, 각각의 제조 단계를 수행한 후에, 기재(51)를 복수의 개소로 절단하여, 한번에 복수의 기판(50)이 제조된다. 따라서, 기판(50) 제조의 생산성이 향상된다.
다음으로, 도 4 내지 도 29를 참조하여, 제 1 실시예에 따른 기판(50)의 제조 방법을 설명한다. 도 4 내지 도 29는 제 1 실시예에 따른 기판의 제조 단계를 나타내는 도면이다. 실리콘 부재가 기재(51)로 사용되는 경우의 일례이다.
먼저, 도 4에 나타낸 바와 같이, 접착제(92)를 지지판(91) 위에 구비한다. 지지판(91)은 기재(51)를 지지하기 위해 구비된다. 지지판(91)으로는, 예를 들어, 유리 부재와 실리콘 부재(구체적으로 실리콘 웨이퍼)가 사용될 수 있다. 실리콘 부재가 지지판(91)으로 사용될 경우, 지지판(91)의 두께(M4)는, 예를 들어, 725㎛이다. 접착제(92)는 지지판(91) 위에 후술하는 금속박(93)을 접착하기 위해 구비된다. 접착제(92)로서는, 예를 들어, 가열시 접착력을 상실하는 서모 필(thermo peal) 테이프와 열분리(thermal ablation) 접착제가 사용될 수 있다.
다음으로, 도 5에 나타낸 바와 같이, Cu층 등과 같은 금속박(93)이 접착제(92)를 통하여 지지판(91)에 접착된다(금속박 설치 단계). 그런 다음, 도 6에 나타낸 바와 같이, 노광 상태가 아닌 제 1 레지스트층(94)을 금속박(93)에 형성한다(제 1 레지스트층 형성 단계). 접착력을 갖는 레지스트인 제 1 레지스트층(94)로는, 예를 들어, 감광성 건식 필름 레지스트와 액상 레지스트가 사용될 수 있다.
접착력을 갖는 제 1 레지스트층(94)을 사용함으로써, 관통 구멍(52)을 갖는 기재(51)를 제 1 레지스트층(94)를 통하여 지지판(91)에 고정시킬 수 있다(도 7 참조). 제 1 레지스트층의 두께는, 예를 들어, 10 내지 15㎛이다. 또한, 제 1 레지스트층(94) 대신에, 어떤 처리액에 의해 용해될 수 있다면 에폭시와 폴리이미드 등과 같은 다른 접착제가 사용될 수 있다.
다음으로, 도 7에 나타낸 바와 같이, 직경 R2(R1=R2)를 갖는 관통 구멍(52)을 형성하고, 기재(51)(관통 구멍(52)에 대응하는 기재 부분을 포함)의 표면을 피 복하도록 절연층(53)이 형성된 기재(51)가 접착력을 갖는 제 1 레지스트층(94)에 구비되고 고정된다(기재 배치 단계). 관통 구멍(52)은, 예를 들어, 드릴 가공, 레이저 가공, 및 이방성 에칭 중 하나에 의해 형성될 수 있다. 또한, 관통 구멍(52)의 직경(R2)은, 예를 들어, 10 내지 60㎛의 범위에서 적절하게 선택될 수 있다. 절연층(53)으로는, 예를 들어, CVD법에 의해 형성된 산화층(SiO2)과 산화로에 의해 형성된 열산화층(SiO2)이 사용될 수 있다. 또한, 기재(51)의 두께(M1)은, 예를 들어, 150㎛이다.
다음으로, 도 8에 나타낸 바와 같이, 현상액을 관통 구멍(52)의 내부에 공급하고, 다음에 현상액은 공간(97)을 형성하기 위해 관통 구멍(52)에 의해 노출된 제 1 레지스트층(94)을 용해한다(공간 형성 단계). 공간(97)은 관통 구멍(52)의 직경(R2)보다 더 넓고, 공간(97)의 폭(W2)은 관통 구멍(52)의 직경(R2)보다 더 넓다(W2>R2). 관통 구멍(52) 내로 현상액을 공급하는 방법으로는, 예를 들어, 도 7에 나타낸 구조를 현상액 내에 담그는 딥(dip) 현상법과 현상액을 샤워(shower)와 같이 뿌리는 스프레이 현상법이 적용된다.
현상의 다른 방법에서, 현상액에 담그는 시간을 제어함으로써, 공간을 형성할 수 있다. 스프레이 현상법에 의해 공간(97)을 형성하기 위한 조건으로는, 예를 들어, 현상액을 뿌리는 압력은 2.0kgf/㎝2, 온도는 25 내지 30℃, 현상액을 뿌리는 시간은 6분으로 한다. "관통 구멍의 크기"는 관통 구멍(52)의 직경(R2)이다. 그런 다음, 열처리(제 1 열처리)를 도 8에 나타낸 바와 같은 구조에 수행하고, 제 1 레지스트층(94)를 경화시키기 위해 노광 상태가 아닌 제 1 레지스트층(94)에 중합 반응을 실행한다(제 1 레지스트층 경화 단계). 그러므로 제 1 레지스트층이 도금액에 대해 내성을 가질 수 있도록 경화된다.
다음으로, 도 9에 나타낸 바와 같이, 관통 구멍(52)이 기재(51)의 표면(51a)에 형성되고, 관통 구멍(52)의 직경(R2)보다 더 넓은 개구부(102)를 갖는 제 2 레지스트층(101)을 형성한다(제 2 레지스트층 형성 단계). 제 1 개구부의 직경(W1), 즉, 개구부(102)는 관통 구멍(52)의 직경(R2)보다 더 크게 형성된다(W1>R2).
다음으로, 도 10에 나타낸 바와 같이, 급전층으로써 금속박(93)을 사용함으로써, Au층(63)과 Ni층(62)을 전해 도금법에 따라 금속박(93)에 차례로 석출 성장시키며, 그러므로 제 1 확산 방지층(61)이 형성된다(제 1 확산 방지층 형성 단계). Au층(63)의 두께는, 예를 들어, 0.1 내지 0.5㎛이고, Ni층(62)의 두께는, 예를 들어, 2 내지 5㎛이다. 따라서, 제 1 확산 방지층(61)은 전해 도금법에 의해 형성되고, 그러므로 무전해 도금법에 의해 형성된 층보다 우수한 층을 갖는 확산 방지층이 얻어질 수 있다.
다음으로, 도 11에 나타낸 바와 같이, 금속박(93)과 Ni층(62)을 급전층으로 사용함으로써, 공간(97), 도전성 금속층(104)을 석출 성장시키어 관통 구멍(52) 및 개구부(102)를 충전한다(도전성 금속층 형성 단계). 이 경우, 도전성 금속층(104)는 제 2 레지스트층(101)의 표면(101a)으로부터 돌출한다. 도전성 금속층(104)로는, 예를 들어, Cu층을 사용할 수 있다.
다음으로, 도 12에 나타낸 바와 같이, 도전성 금속층(104)과 제 2 레지스트 층(101)의 표면(101a)가 수평이 되도록 제 2 레지스트층(101)의 표면(101a)으로부터 돌출하는 도전성 금속층(104)을 연마하여 제거한다. 따라서, 다음의 구성 요소, 공간(97)에 폭(W2)을 갖는 접속 패드(57), 관통 구멍(52)에서 직경(R1)을 갖는 관통부(55), 개구부(102)에서 폭(W1)을 갖는 배선 접속부(56)(제 1 돌출부)는 모두 한번에 형성된다. 그러므로, 관통 비아(54)가 형성된다. 폭(W1, W2)은 관통부(55)의 직경(R1)보다 더 넓다.
따라서, 관통 비아(54)에서 관통부(55)의 직졍(R1)보다 더 넓은 접속 패드(57)와 배선 접속부(56)를 형성함으로써, 관통부(55)와 기재(51) 사이의 갭에 수분이 침입하는 것이 방지되고, 관통 비아(54)의 열화가 제어된다. 그러므로, 배선(68)에 접속된 관통 비아(54)의 전기적인 접속 신뢰도가 향상된다.
또한, 금속박(93)을 급전층으로써 사용하고, 도전성 금속층(104)을 금속박(93)에 석출 성장시키어 공간(97), 관통 구멍(52) 및 제 1 개구부(102)를 충전하며, 그러므로 보이드(캐비티)가 관통 비아(54)에 형성되는 것을 방지한다.
다음으로, 도 13에 나타낸 바와 같이, 제 2 레지스트층(101)을 레지스트 박리액에 의해 제거한다(제 2 레지스트층 제거 단계). 그런 다음, 도 14에 나타낸 바와 같이, 배선 접속부(56)를 노출시키는 개구부(103)를 갖는 절연층(65)이 기재(51)의 표면(51a)에 구비된다(절연층 형성 단계). 본 실시예에서, 팔라듐 입자를 함유하는 에폭시 수지를 절연층(65)으로 사용된다. 절연층(65)의 두께(M2)는, 예를 들어, 5㎛이다.
도 15에 나타낸 바와 같이, 시드층(66)을 절연층(65)의 상면(65a)과 측면 (65b)에 무전해 도금법에 의해 형성한다(시드층 형성 단계). 종래에서는, 무전해 도금법에 의해 시드층을 수지에 형성하기 전에, 사전에 디스미어 처리를 수지의 표면에 수행하여 거칠게 하고, 그런 다음 팔라듐 활성화 처리를 수지의 표면에 수행한다. 팔라듐 활성화 처리는 샘플을 촉매 처리액이나 촉진 처리액에 담그어 도금하고, 그런 다음 수지의 표면에 무전해 도금법에 의해 도금되는 코어(core)가 되는 팔라듐을 석출한다. 종래 기술에 따르면, 팔라듐 활성화 처리가 수행되지 전에는 무전해 도금법에 의해 도금층이 형성될 수 없다. 그러므로, 종래 기술에 따르면, 단계가 매우 번잡하다.
반면에, 본 실시예에 따르면, 팔라듐 입자를 함유하는 에폭시 수지를 절연층에 공급하여, 시드층(66)을 사전에 디스미어 처리와 팔라듐 활성화 처리를 수행하지 않고 무전해 도금법에 의해 절연층을 직접 형성할 수 있게 된다. 따라서, 기판(50)의 제조 단계가 단순화될 수 있다. 시드층(66)으로는, 예를 들어, Ni층이 사용될 수 있다. 팔라듐 입자를 함유하는 수지를 절연층(65)에 사용할 경우, Ni-B층을 형성할 수 있다.
다음으로, 도 16에 나타낸 바와 같이, 시드층(66)에, 배선(68)이 구비되는 영역에 대응하는 개구부(106)을 갖는 건식 필름 레지스트(105)를 형성한다. 건식 필름 레지스트(105)의 두께는, 예를 들어, 10 내지 15㎛이다. 그런 다음, 도 17에 나타낸 바와 같이, 배선 접속부(56)과 시드층(66)을 급전층으로 사용함으로써, 도전성 금속층(67)을 무전해 도금법에 의해 개구부(103, 106)에 석출한다.
따라서, 도전성 금속층(67)과 관통 비아(54)는 전기적으로 접속된다. 도전 성 금속층(67)과 관통 비아(54)를 접속한 후, 도 18에 나타낸 바와 같이, 건식 필름 레지스트(105)를 레지스트 박리액에 의해 제거한다. 그런 다음, 도 19에 나타낸 바와 같이, 도 18에 나타낸 구조에서, 건식 필름 레지스트(111)를 외주 접속 단자(69)가 형성된 영역(B)에 대응하는 도전성 금속층(67)을 노출하여 형성한다. 개구부(112)는 건식 필름 레지스트(111)에 형성되고, 영역(B)에 대응하는 도전성 금속층(67)은 개구부(112)로부터 노출된다.
다음으로, 도 20에 나타낸 바와 같이, 도전성 금속층(67)을 급전층으로 사용함으로써, 전해 도금법에 따라, Ni층(72)과 Au층(73)을 차례로 제 2 확산 방지층(71)을 형성하기 위해 개구부(112)로부터 노출된 도전성 금속층(67)에 석출 성장시킨다(제 2 확산 방지층 형성 단계). Ni층(72)의 두께는, 예를 들어, 2 내지 5㎛이고, Au층(73)의 두께는, 예를 들어, 0.1 내지 0.5㎛이다. 따라서, 제 2 확산 방지층(71)은 전해 도금법에 의해 형성되고, 그러므로 전해 도금법에 의해 형성된 층보다 우수한 층을 갖는 제 2 확산 방지층(71)을 얻을 수 있다. 제 2 확산 방지층(71)이 형성된 후 건식 필름 레지스트(111)을 제거한다.
다음으로, 도 21에 나타낸 바와 같이, 도전성 금속층(67)과 제 2 확산 방지층(71)만 피복하기 위해 건식 필름 레지스트층(114)을 형성한다. 그런 다음, 도 22에 나타낸 바와 같이, 절연층(65)에 형성된 시드층(66)을 에칭에 의해 제거한다. 따라서, 외부 접속 단자(69)가 구비되고 시드층(66)과 도전성 금속층(67)을 포함하는 배선(68)이 형성된다. 시드층(66)이 제거된 후, 도 23에 나타낸 바와 같이, 건식 필름 레지스트(114)를 레지스트 박리액에 의해 제거된다.
다음으로, 도 24에 나타낸 바와 같이, 내열성의 보호 부재, 즉, 내열 테이프(116)가 배선(68)과 제 2 확산 방지층(71)과 절연층(65)의 상면(65a)을 피복하기 위해 부착된다(방지 부재 배치 단계). 내열 테이프(116)는 에칭액에 대하여 내성을 갖는 테이프이다. 따라서, 배선(68)과 제 2 확산 방지층(71)은 지지판(91)을 기재(51)로부터 제거할 때 수행되는 제 2 열처리(도 25 참조)에서 발생된 열로부터 배선(68)과 제 2 확산 방지층(71)을 보호하기 위해 내열 테이프(116)에 의해 피복된다. 내열 테이프(116)로써, 예를 들어, 난연성의 PET와 PEN이 사용될 수 있다. 내열 테이프(116)는 적어도 배선(68)과 제 2 확산 방지층(71)을 피복하기 위해 구비된다.
다음으로, 도 25에 나타낸 바와 같이, 도 24에 나타낸 구조를 가열(제 2 열처리)하고 접착제(92)와 지지판(91)을 기재(51)로부터 제거한다(지지판 제거 단계). 본 실시예에 따르면, 가열시 접착력을 상실하는 서모 필 테이프가 접착제(92)로서 사용된다. 제 2 열처리의 조건은, 예를 들어, 150℃의 가열 온도와 30분의 가열 시간이다. 그런 다음, 도 26에 나타낸 바와 같이, 금속박(93)을 에칭에 의해 제거한다(금속박 제거 단계). 따라서, 제 1 레지스트층(94)와 제 1 확산 방지층(61)이 노출된다. 상술한 바와 같이, 배선(68)은 에칭액에 대하여 내성을 갖는 내열 테이프(116)에 의해 피복됨으로써, 배선(68)은 에칭되지 않는다.
다음으로, 도 27에 나타낸 바와 같이, 제 1 레지스트층(94)이 박리액에 의해 제거된다. 그런 다음, 도 28에 나타낸 바와 같이, 내열 테이프(116)가 제거된다. 테이프가 제거된 후, 도 29에 나타낸 바와 같이, 제 2 확산 방지층(71)을 노출시키 고 배선(68)과 절연층(65)을 피복시키기 위해 땜납 레지스트(75)가 구비된다. 땜납 레지스트(75)는 제 2 확산 방지층(71)을 노출하는 개구부(76)를 갖는다. 땜납 레지스트(75)가 형성된 후, 도 2에 나타낸 바와 같이 복수의 기판(50) 내로 기재(51)를 다이싱한다.
상술한 제조 단계와 같이, 관통 비아(54)는 관통부(55)의 한쪽 단부에 형성되고 관통부(55)의 직경(R1)보다 더 넓은 배선 접속부(56)와 관통부(55)의 다른 단부에 형성되고 관통부(55)의 직경(R1)보다 더 넓은 형상을 갖는 접속 패드(57)를 포함하도록 형성된다. 따라서, 관통부(55)와 기재(51) 사이의 갭에 수분이 침입하는 것이 방지되고, 관통 비아(54)의 열화가 제어된다. 그러므로, 배선(68)에 접속된 관통 비아(54)의 전기적인 접속 신뢰도가 향상된다. 또한, 배선(68)은 관통부(55)의 직경(R1)보다 더 넓은 형상을 갖는 배선 접속부(56)에 접속되므로, 배선 접속부(56)는 용이하게 배선(68)에 접속된다.
도 13에 나타낸 구조에서, 확산 방지층이 도전성 금속층 등과 같은 상술한 층을 형성하지 않고 전해 도금법에 의해 접속부(56)에 형성되는 것을 유의해야 한다. 그런 다음, 관통 비아(54)만 갖는 기판을 얻기 위해 지지판(91), 접착제(92), 금속박(93), 및 제 1 레지스트층(94)을 제거한다. 이 기판은 본 발명에 적용될 수도 있다.
(제 2 실시예)
다음으로, 도 30 내지 도 36을 참조하여, 기판(50) 제조용 다른 방법을 설명한다. 도 30 내지 도 36은 기판(50)의 다른 방법의 제조 단계를 나타내는 도면이 다.
먼저, 도 30에 나타낸 바와 같이, 접착제(92)를 지지판(91)을 구비하고 Cu 등과 같은 금속박(93)을 접착제(92)에 부착한다(금속박 배치 단계). 그런 다음, 개구부(119)를 갖는 건식 필름 레지스트(118)을 금속박(93)에 구비한다. 개구부(119)는 금속박(93)을 노출시킨다.
다음으로, 도 31에 나타낸 바와 같이, 금속박을 급전층으로 사용함으로써, Au층(63)과 Ni층(62)를 차례로 제 1 확산 방지층(61)을 형성하기 위해 개구부(119)로부터 노출된 금속박(93)에 석출 성장시킨다(제 1 확산 방지층 형성 단계). 그런 다음, 도 32에 나타낸 바와 같이, 건식 필름 레지스트(118)를 레지스트 박리액에 의해 제거한다.
다음으로, 도 33에 나타낸 바와 같이, 제 1 확산 방지층(61)을 피복하기 위해 노출 상태가 아닌 제 1 레지스트층(121)을 금속박(93)에 구비한다(제 1 레지스트층 형성 단계). 접착제를 갖는 레지스트인 제 1 레지스트층(121)로는, 예를 들어, 감광성 건식 필름 레지스트를 사용할 수 있다. 제 1 레지스트층(121)의 두께는, 예를 들어, 10㎛ 내지 15㎛이다.
다음으로, 도 34에 나타낸 바와 같이, 직경 R2를 갖는 관통 구멍(52)을 형성하고 기재(51)의 표면을 피복하기 위해 절연층(53)이 형성된 기재(51)를 접착력을 갖는 제 1 레지스트층(121)에 배치하고 제 1 레지스트층(121)에 고정시킨다(기재 배치 단계).
다음으로, 도 35에 나타낸 바와 같이, 현상액을 관통 구멍(52) 내로 공급하 고, 현상액은 공간(123)을 형성하기 위해 관통 구멍(52)에 노출된 제 1 레지스트층(121)을 용해한다. 공간(123)은 관통 구멍(52)의 직경(R2)보다 더 넓은 공간이고, 공간(123)의 폭(W3)은 관통 구멍(52)의 직경(R2)보다 더 크다(W3>R2). 공간(123)은 Ni층(62)으로부터 노출된다. 관통 구멍(52)에 현상액을 공급하는 방법에 대해서는, 제 1 실시예에서 설명한 딥 현상과 스프레이 현상을 적용할 수 있다.
다음으로, 도 36에 나타낸 바와 같이, 관통 구멍(52)이 기재(51)의 표면(51a)에 형성된 절연층(53)에서 노출되고, 관통 구멍(52)의 직경(R2)보다 더 넓은 개구부(102)를 갖는 제 2 레지스트층(101)을 형성한다(제 2 레지스트층 형성 단계). 제 1 개구부인 개구부(102)의 폭(W1)은 관통 구멍(52)의 직경(R2)보다 더 크다(W1>R2). 그런 다음, 기판(50)을 도 11 내지 도 29와 동일한 단계에 의해 제조할 수 있다.
따라서, 제 1 확산 방지층 형성 단계와 도전성 금속층 형성 단계 사이의 다른 단계를 삽입함으로써(본 실시예에서는, 예를 들어, 제 1 레지스트층 형성 단계), Ni층(63)을 형성하는데 사용한 도금액이 도전성 금속층(104)를 형성하는데 사용한 도금액과 혼합되는 것을 방지한다. 그러므로, 우수한 층을 갖는 도전성 금속층(104)을 형성할 수 있다.
또한, 본 발명은 이들 실시예로 제한되지 않으며, 본 발명의 범위를 벗어나지 않는 한 변경 및 변형이 될 수 있다. 배선(68)은 기재(51)의 상면(51a)에만 형성되고, 접속 패드(57)에 접속된 배선(외부 접속 단자를 포함)은 도 14 내지 도 23에 나타낸 동일한 제조 단계에 따라 구비될 수도 있음을 유의한다. 그러므로, 배 선은 모 기판, 반도체 장치 및 MEMS 등과 같은 각종 기판을 접속하기 위해 기재(51)의 양측(51a, 51b)에 배치된다. 그러므로, 기판의 응용 범위는 확장될 수 있고 기재(51)의 양측에 형성된 배선 사이의 전기적인 접속 신뢰도를 향상시킬 수 있다.
본 발명은 배선을 접속하는 관통 비아의 전기적인 접속 신뢰도를 향상시키는 기판과 그 제조 방법에 적용될 수 있다.
본 발명의 적어도 하나의 실시예에 따르면, 확산 방지층을 외부 접속 단자와 제 2 돌출부에 구비하고, 배선과 관통 비아가 Cu를 함유할 경우, 외부 접속 단자와 제 2 돌출부에 함유된 Cu를 확산 방지층에 의해 확산하는 것을 방지한다.
금속박을 급전층으로 사용함으로써, 도전성 금속층을 금속박에서 석출하고 전해 도금법에 따라 성장시킨다. 공간, 관통 구멍, 및 제 1 개구부는 차례로 도전성 금속층으로 충전되어 관통 비아가 됨으로써, 보이드(캐비티)가 관통 비아에 형성되는 것이 방지된다.
에칭액에 대한 제 1 레지스트층이 내성을 갖기 위해 제 1 레지스트층을 제 1 열처리에 따라 경화시킨다.
또한, 제 1 확산 방지층을 전해 도금법에 따라 형성함으로써, 전해 도금법에 따라 형성된 층보다 우수한 층을 갖는 확산 방지층을 얻을 수 있다.
팔라듐 입자를 함유하는 수지층이 절연층으로 사용되기 때문에, 시드층이 절연층에 형성될 경우, 사전에 절연층에 처리를 할 필요가 없다. 그러므로, 기판을 제조하는 단계는 단순화될 수 있다.
제 2 확산 방지층이 전해 도금법에 따라 형성됨으로써, 전해 도금법에 따라 형성된 층보다 우수한 층을 갖는 확산 방지층을 얻을 수 있다.
내열 보호 부재가 적어도 배선과 제 2 확산 방지층을 피복하기 위해 구비됨으로써, 접착제와 지지판을 기재로부터 제거하는 제 2 열처리 수행시에 발생된 열로부터 배선과 제 2 확산 방지층을 보호한다.
본 발명의 실시예의 다른 형태에 따르면, 기판 제조 방법은 지지판을 제거하는 단계 후에 에칭에 의해 금속박을 제거하는 단계, 제 1 레지스트층을 제거하는 단계, 및 제 1 레지스트층을 제거하는 단계 후에 보호 부재를 제거하는 단계를 포함한다.
상술한 단계에 따르면, 배선이 에칭되는 것을 방지하기 위해 금속박을 제거하는 단계 후에 보호 부재가 제거된다.
본 발명의 실시예에 따르면, 제 1 확산 방지층을 형성하는 단계는 금속박을 배치하는 단계 후에 바로 수행된다. 그러므로, 제 1 확산 방지층을 형성하기 위해 사용된 도금액이 관통 비아를 형성하기 위해 사용된 다른 도금액과 혼합되는 것을 방지함으로써, 우수한 층을 갖는 도전성 금속층을 형성할 수 있다.
본 발명의 실시예에 따르면, 배선에 접속된 관통 비아의 전기적인 접속 신뢰도가 향상된 기판과 그 제조 방법을 제공할 수 있다.

Claims (13)

  1. 관통 구멍을 갖는 기재와,
    상기 관통 구멍에 구비된 관통 비아(via)를 포함하고,
    상기 관통 비아는,
    상기 관통 구멍에 구비된, 제 1 단부 및 제 2 단부를 갖는 관통부와,
    상기 기재로부터 돌출하고, 상기 관통부의 상기 제 1 단부에 접속되는 제 1 돌출부와,
    상기 기재로부터 돌출하고, 상기 관통부의 상기 제 2 단부에 접속되는 제 2 돌출부를 포함하고,
    상기 제 1 돌출부와 상기 제 2 돌출부는 상기 관통 구멍의 직경보다 더 넓은 것을 특징으로 하는 기판.
  2. 제 1 항에 있어서,
    확산 방지층이 상기 제 1 돌출부와 상기 제 2 돌출부에 형성되는 것을 특징으로 하는 기판.
  3. 관통 구멍을 갖는 기재와,
    상기 관통 구멍에 구비된 관통 비아와,
    상기 관통 비아에 접속된 제 1 배선 및 제 2 배선을 포함하고,
    상기 관통 비아는,
    제 1 단부와 제 2 단부를 갖는 상기 관통 구멍에 구비된 관통부와,
    상기 제 1 배선에 접속되고 상기 관통부의 상기 제 1 단부에 접속되는 돌출부와, 상기 제 2 배선에 접속되고 상기 관통부의 상기 제 2 단부에 접속되는 다른 돌출부를 포함하고,
    상기 돌출부는 상기 관통 구멍의 직경보다 더 넓은 것을 특징으로 하는 기판.
  4. 제 3 항에 있어서,
    상기 제 1 배선과 상기 제 2 배선 중 하나는 외부 접속 단자를 갖고, 확산 방지층이 상기 외부 접속 단자에 형성되는 것을 특징으로 하는 기판.
  5. 관통 구멍을 갖는 기재와,
    상기 기재의 상기 관통 구멍에 형성된 관통 비아를 포함하고,
    상기 관통 비아는,
    상기 관통 구멍에 구비되고, 제 1 단부와 제 2 단부를 갖는 관통부와,
    상기 기재로부터 돌출하고, 상기 관통부의 상기 제 1 단부에 접속되는 제 1 돌출부와,
    상기 기재로부터 돌출하고, 상기 관통부의 상기 제 2 단부에 접속되는 제 2 돌출부를 포함하고,
    상기 제 1 돌출부와 상기 제 2 돌출부는 상기 관통 구멍의 직경보다 더 넓은 것을 특징으로 하는 기판의 제조 방법으로서,
    상기 관통 비아를 형성하는 단계를 포함하는 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 관통 비아를 형성하는 단계는,
    지지판에 접착제에 의해 금속박을 접착하는 단계와,
    상기 금속박에 제 1 레지스트층을 형성하는 단계와,
    상기 제 1 레지스트층에 상기 관통 구멍을 갖는 상기 기재를 배치하는 단계와,
    상기 금속박을 노출시키고 상기 관통 구멍의 직경보다 더 넓게 되는 공간을 형성하기 위하여, 현상제에 의해 상기 관통 구멍으로부터 노출된 상기 제 1 레지스트층을 제거하는 단계와,
    상기 기재에서 상기 관통 구멍을 노출시키기 위하여, 상기 관통 구멍의 직경보다 더 넓게 되는 제 1 개구부를 갖는 제 2 레지스트층을 형성하는 단계와,
    상기 공간, 상기 관통 구멍 및 상기 제 1 개구부를 충전하기 위해 전해 도금법에 따라 도전성 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 공간을 형성하는 단계 후에 열처리에 따라 상기 제 1 레지스트층을 경화하는 단계를 더 포함 것을 특징으로 하는 기판의 제조 방법.
  8. 제 6 항에 있어서,
    상기 제 2 레지스트층을 형성하는 단계 후에 전해 도금법에 따라 상기 공간에 노출된 상기 금속박에서의 제 1 확산 방지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 기판의 제조 방법.
  9. 제 6 항에 있어서,
    상기 제 1 돌출부에 접속되도록 배선을 형성하는 배선 형성 단계를 더 포함하고,
    상기 배선 형성 단계는,
    상기 제 2 레지스트층을 제거하는 단계와,
    상기 기재에서 상기 제 1 돌출부를 노출하는 제 2 개구부를 갖는 절연층을 형성하는 단계와,
    상기 배선이 형성된 상기 절연층에 시드층을 형성하는 단계를 포함하고,
    상기 절연층은 팔라듐 입자가 함유된 수지를 포함하는 것을 특징으로 하는 기판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 배선은 외부 접속 단자를 갖고,
    상기 배선을 형성하는 단계 후에 전해 도금법에 따라 상기 외부 접속 단자에서 제 2 확산 방지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 제 2 확산 방지층을 형성하는 단계 후에 적어도 상기 배선과 상기 제 2 확산 방지층을 피복하기 위해 내열 보호 부재를 배치하는 단계와,
    상기 보호 부재를 형성하는 단계 후에 열처리에 따라 상기 접착제와 상기 지지판을 상기 기재로부터 제거하는 단계를 더 포함하는 것을 특징으로 하는 기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 제 1 레지스트층을 제거하는 단계와,
    상기 제 1 레지스트층을 제거하는 단계 후에 상기 보호 부재를 제거하는 단계를 더 포함하는 것을 특징으로 하는 기판의 제조 방법.
  13. 제 8 항에 있어서,
    상기 제 1 확산 방지층을 형성하는 단계는 상기 금속박을 배치하는 단계 후에 바로 수행되는 것을 특징으로 하는 기판의 제조 방법.
KR1020050098430A 2004-11-08 2005-10-19 배선에 접속된 높은 전기적인 접속 신뢰도의 관통 비아를갖는 기판 및 그 제조 방법 KR20060054104A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004323939A JP3987521B2 (ja) 2004-11-08 2004-11-08 基板の製造方法
JPJP-P-2004-00323939 2004-11-08

Publications (1)

Publication Number Publication Date
KR20060054104A true KR20060054104A (ko) 2006-05-22

Family

ID=35784728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050098430A KR20060054104A (ko) 2004-11-08 2005-10-19 배선에 접속된 높은 전기적인 접속 신뢰도의 관통 비아를갖는 기판 및 그 제조 방법

Country Status (7)

Country Link
US (2) US20060096781A1 (ko)
EP (1) EP1656006B1 (ko)
JP (1) JP3987521B2 (ko)
KR (1) KR20060054104A (ko)
CN (1) CN100517678C (ko)
DE (1) DE602005004586T2 (ko)
TW (1) TWI402956B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140079311A (ko) * 2012-12-18 2014-06-26 신꼬오덴기 고교 가부시키가이샤 반도체 장치의 제조 방법

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4996160B2 (ja) * 2006-07-25 2012-08-08 新光電気工業株式会社 電子部品の製造方法
JP4957123B2 (ja) * 2006-08-25 2012-06-20 大日本印刷株式会社 センサーユニットおよびその製造方法
JP2008192651A (ja) * 2007-01-31 2008-08-21 Elpida Memory Inc 半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造
JP5003940B2 (ja) * 2007-02-02 2012-08-22 日立化成工業株式会社 配線板
JP5194537B2 (ja) * 2007-04-23 2013-05-08 株式会社デンソー 半導体装置およびその製造方法
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5297139B2 (ja) 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
CN102246292B (zh) * 2008-10-10 2014-06-18 台湾积体电路制造股份有限公司 在用于3d封装的基底中电镀基底贯通孔的方法
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP5350745B2 (ja) 2008-10-21 2013-11-27 新光電気工業株式会社 配線基板
JP5193809B2 (ja) 2008-11-05 2013-05-08 新光電気工業株式会社 配線基板及びその製造方法
TWI392069B (zh) 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
US9077344B2 (en) * 2010-12-07 2015-07-07 Atmel Corporation Substrate for electrical component and method
KR20120077876A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 이종 기판 접합 구조 및 방법
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
JP2012195465A (ja) * 2011-03-17 2012-10-11 Canon Inc 貫通電極基板及びその製造方法
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
CN104659017A (zh) * 2013-11-20 2015-05-27 宏启胜精密电子(秦皇岛)有限公司 中介板及其制作方法
WO2016063460A1 (ja) * 2014-10-22 2016-04-28 日本板硝子株式会社 ガラス基板の製造方法及び板状のガラス
US9633930B2 (en) * 2014-11-26 2017-04-25 Kookmin University Industry Academy Cooperation Foundation Method of forming through-hole in silicon substrate, method of forming electrical connection element penetrating silicon substrate and semiconductor device manufactured thereby
JP2016213283A (ja) 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
CN105070682B (zh) * 2015-07-17 2018-05-29 上海交通大学 一种高效制备硅转接板的方法
JP6191728B2 (ja) * 2015-08-10 2017-09-06 大日本印刷株式会社 イメージセンサモジュール
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
JP6790847B2 (ja) * 2017-01-13 2020-11-25 凸版印刷株式会社 配線基板、多層配線基板および配線基板の製造方法
WO2018199017A1 (ja) * 2017-04-28 2018-11-01 日東電工株式会社 配線回路基板、および、撮像装置
JP7105549B2 (ja) 2017-04-28 2022-07-25 日東電工株式会社 配線回路基板、および、撮像装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137498A (ja) * 1986-11-28 1988-06-09 松下電工株式会社 スル−ホ−ルプリント板の製法
JPH01258457A (ja) 1988-04-08 1989-10-16 Nec Corp 半導体集積回路の実装構造およびその製造方法
US5071359A (en) * 1990-04-27 1991-12-10 Rogers Corporation Array connector
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
JP3213037B2 (ja) 1992-01-07 2001-09-25 日東電工株式会社 加工フィルムの製造方法
US5638598A (en) * 1993-06-17 1997-06-17 Hitachi Chemical Company, Ltd. Process for producing a printed wiring board
US6055723A (en) * 1998-06-01 2000-05-02 Trw Inc. Process of fabricating high frequency connections to high temperature superconductor circuits
JP2002064270A (ja) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
JP4703061B2 (ja) * 2001-08-30 2011-06-15 富士通株式会社 薄膜回路基板の製造方法およびビア形成基板の形成方法
JP3826007B2 (ja) * 2001-10-11 2006-09-27 シャープ株式会社 配線接続構造およびこれを用いた送信機
JP3807312B2 (ja) * 2002-01-18 2006-08-09 富士通株式会社 プリント基板とその製造方法
TW523842B (en) * 2002-03-22 2003-03-11 Advanced Chip Eng Tech Inc Method for manufacturing i/o terminals and the structure thereof
JP2004146742A (ja) 2002-10-28 2004-05-20 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4287133B2 (ja) * 2002-12-11 2009-07-01 大日本印刷株式会社 スルーホール配線基板の製造方法
GB2420912B (en) * 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
JP4019960B2 (ja) * 2003-01-31 2007-12-12 三菱電機株式会社 基板の製造方法
US6839965B2 (en) * 2003-02-06 2005-01-11 R-Tec Corporation Method of manufacturing a resistor connector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140079311A (ko) * 2012-12-18 2014-06-26 신꼬오덴기 고교 가부시키가이샤 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US20060096781A1 (en) 2006-05-11
DE602005004586T2 (de) 2009-03-19
CN1783472A (zh) 2006-06-07
JP2006135174A (ja) 2006-05-25
JP3987521B2 (ja) 2007-10-10
TWI402956B (zh) 2013-07-21
CN100517678C (zh) 2009-07-22
US20080261396A1 (en) 2008-10-23
EP1656006A1 (en) 2006-05-10
TW200635021A (en) 2006-10-01
DE602005004586D1 (de) 2008-03-20
US7772118B2 (en) 2010-08-10
EP1656006B1 (en) 2008-01-30

Similar Documents

Publication Publication Date Title
KR20060054104A (ko) 배선에 접속된 높은 전기적인 접속 신뢰도의 관통 비아를갖는 기판 및 그 제조 방법
JP4369348B2 (ja) 基板及びその製造方法
US5527741A (en) Fabrication and structures of circuit modules with flexible interconnect layers
RU2297736C2 (ru) Способ встраивания компонента в основание и формирования электрического контакта с компонентом
US9247644B2 (en) Wiring board and method for manufacturing the same
KR101627574B1 (ko) 배선 기판 및 그 제조 방법
KR101178823B1 (ko) 반도체 칩 및 그 제조 방법
KR101117618B1 (ko) 관통 전극 형성 방법
KR100702018B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6461892B2 (en) Methods of making a connection component using a removable layer
KR101242998B1 (ko) 집적 회로용 범프 응력 완화 층
US20070045808A1 (en) Test carrier for semiconductor components having conductors defined by grooves
US8847082B2 (en) Multilayer wiring substrate
US10249561B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
CN109003963B (zh) 半导体封装及制造其的方法
KR20080106013A (ko) 배선 기판 및 그 제조 방법
KR20040051310A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
JP4055015B2 (ja) 半導体装置の製造方法
US20080302564A1 (en) Circuit assembly including a metal core substrate and process for preparing the same
US20030060032A1 (en) Microelectronic unit forming methods and materials
US8658905B2 (en) Multilayer wiring substrate
KR100393271B1 (ko) 다층 전자부품탑재용 기판의 제조 방법
KR20110129446A (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US7087510B2 (en) Method of making bondable leads using positive photoresist and structures made therefrom
JPH11121647A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid