CN100517678C - 具有连接到布线的贯穿通道的衬底及其制造方法 - Google Patents

具有连接到布线的贯穿通道的衬底及其制造方法 Download PDF

Info

Publication number
CN100517678C
CN100517678C CNB2005101161393A CN200510116139A CN100517678C CN 100517678 C CN100517678 C CN 100517678C CN B2005101161393 A CNB2005101161393 A CN B2005101161393A CN 200510116139 A CN200510116139 A CN 200510116139A CN 100517678 C CN100517678 C CN 100517678C
Authority
CN
China
Prior art keywords
layer
hole
substrate
wiring
substrate parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101161393A
Other languages
English (en)
Other versions
CN1783472A (zh
Inventor
山野孝治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1783472A publication Critical patent/CN1783472A/zh
Application granted granted Critical
Publication of CN100517678C publication Critical patent/CN100517678C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0236—Plating catalyst as filler in insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

所公开的衬底由具有通孔的基底部件、提供在通孔中的贯穿通道、以及连接到贯穿通道的布线组成。此贯穿通道包括提供在通孔中的在基底部件二侧上具有二个端部的贯穿部分、形成在贯穿部分第一端部上以便被连接到布线的从基底部件伸出的第一突出、以及形成在贯穿部分第二端部上的从基底部件伸出的第二突出。第一突出和第二突出宽于通孔的直径。

Description

具有连接到布线的贯穿通道的衬底及其制造方法
技术领域
本发明一般涉及到衬底及其制造方法，更确切地说是涉及到具有贯穿基底部件的贯穿通道和连接到贯穿通道的布线的衬底及其制造方法。
背景技术
近年来，利用半导体的精细加工技术，开发了微机械和诸如其中安装半导体器件的插件之类的衬底的所谓MEMS(微电机系统)的封装件。上述衬底包括形成在衬底二侧上的布线以及贯穿衬底并电连接形成在衬底二侧上的布线的贯穿通道。
图1示出了一个常规衬底。如图1所示，衬底10由硅部件11、绝缘层13、贯穿通道15、布线17和21、阻焊剂19和24、以及布线21组成。在硅部件11中，形成了通孔12。绝缘层13被形成在其中形成通孔12的硅部件11的表面上。绝缘层13被提供来将硅部件11隔离于贯穿通道15、布线17、以及布线21。柱形的贯穿通道15被提供在其中形成绝缘层13的通孔12中。而且，贯穿通道15的端部15a和绝缘层13的表面13a要高度一样，且贯穿通道15的另一端部15b和绝缘层13的另一表面13b要高度一样。用下列步骤来形成上述的贯穿通道15：用溅射方法在其中形成绝缘层13的硅部件11上形成籽晶层，以及用电解镀方法在籽晶层上离析出导电金属层并生长金属层(例如见专利文献1)。
具有外部连接端子18的布线17，被提供在硅部件11的上表面上，以便被连接到贯穿通道15的端部15a。MEMS和半导体器件25被安装在外部连接端子18上。暴露外部连接端子18的阻焊剂层19，被提供在硅部件11的上表面上，以便覆盖除了外部连接端子18之外的布线17。
具有外部连接端子22的布线21，被提供在硅部件11的下表面上，以便被连接到贯穿通道15的另一端部15b。外部连接端子22被提供来连接到诸如母板之类的另一衬底。暴露外部连接端子22的阻焊剂24，被提供在硅部件11的下表面上，以便覆盖除了外部连接端子22之外的布线21。
[专利文献1]日本专利申请公开No.1-258457。
常规贯穿通道15的形状是柱形。但水渗透到贯穿通道15的端部15a与绝缘层13之间的间隙以及另一端部15b与绝缘层13之间的间隙中，从而使贯穿通道15退化，还使连接布线17和21的贯穿通道15的电连接可靠性退化。而且，根据形成贯穿通道15的常规方法，籽晶层表面上的分立的导电金属层被形成在通孔12的内端部上，且导电金属层沿通孔12内端部生长，从而在贯穿通道15的中心附近保留一个空洞(空腔)。因此，连接到布线17和21的贯穿通道15的电连接可靠性退化。
发明内容
本发明的一般目的是提供一种衬底及其制造方法，此衬底改善了连接布线的贯穿通道的电连接可靠性，此方法基本上避免了由相关技术的限制和缺点所引起的一个或多个问题。
本发明的特点和优点在下列描述中被提出，并部分地从此描述和附图中变得明显，或可以借助于根据描述提供的技术来实施本发明而得到了解。利用说明书中使本技术领域一般熟练人员得以实施本发明的完整、清晰、简明而准确地具体指出的衬底，可以实现并得到本发明的这些目的和其它的特点和优点。
根据本发明的至少一个实施方案，提供了一种衬底，它包括具有通孔的基底部件、提供在通孔中的贯穿通道、以及连接到贯穿通道的第一布线和第二布线，其中，贯穿通道包括提供在通孔中的贯穿部分、从基底部件伸出的第一突出、以及从基底部件伸出的第二突出，贯穿部分具有第一端部和第二端部，第一突出被连接到贯穿部分的第一端部，以便被连接到第一布线，第二突出被连接到贯穿部分的第二端部，以便被连接到第二布线，其中，第一突出和第二突出比通孔的直径更宽。
因此，比通孔的直径更宽的第一突出和第二突出，被连接到贯穿通道，以便防止水渗透到贯穿部分与基底部件之间的间隙，从而防止了贯穿通道的退化；于是能够改善连接到布线的贯穿通道的电连接可靠性。
根据本发明的另一实施方案，提供了一种衬底，它包括具有通孔的基底部件、提供在通孔中的贯穿通道、以及连接到贯穿通道的第一布线和第二布线，其中，贯穿通道包括提供在具有第一端部和第二端部的通孔中的贯穿部分、要连接到被连接于贯穿部分第一端部的第一布线的一个突出、以及要连接到连接于贯穿部分第二端部的第二布线的另一突出，其中，突出比通孔的直径更宽。
因此，比通孔的直径更宽的突出，被连接到贯穿通道的各个端部，以便防止水渗透到贯穿部分与基底部件之间的间隙，从而防止了贯穿通道的退化；于是能够改善连接到布线的贯穿通道的电连接可靠性。
根据本发明的另一实施方案，提供了一种制造衬底的方法，此衬底包含具有通孔的基底部件、形成在基底部件内的通孔中的贯穿通道、以及连接到贯穿通道端部的布线，其中，贯穿通道包括提供在通孔中的具有第一端部和第二端部的贯穿部分、从基底部件伸出的被连接到贯穿部分第一端部以便被连接到布线的第一突出、以及从基底部件伸出的被连接到贯穿部分第二端部的第二突出，其中，第一突出和第二突出比通孔的直径更大。此方法还包括形成贯穿通道的步骤以及形成布线以便被连接到第一突出的步骤。
根据本发明的至少一个实施方案，比通孔直径都宽的第一突出和第二突出，被连接到贯穿通道，以便防止水渗透到贯穿部分与基底部件之间的间隙，从而防止了贯穿通道的退化；于是能够改善连接到布线的贯穿通道的电连接可靠性。
因此，能够提供其中改善了连接到布线的贯穿通道的电连接可靠性的衬底及其制造方法。
附图说明
从结合附图的下列详细描述中，本发明的其它目的和进一步特点是显而易见的，其中：
图1示出了现有技术的衬底。
图2是根据本发明第一实施方案的衬底的剖面图。
图3是用来制造根据本实施方案的衬底的基底部件的平面图。
图4-29示出了根据第一实施方案的衬底的各个制造步骤。
图30-36示出了衬底的其它制造步骤。
具体实施方式
下面参照附图来描述本发明的各个实施方案。
(第一实施方案)
首先参照图2来详细描述根据本发明第一实施方案的衬底50的构造。图2是根据本发明第一实施方案的衬底的剖面图。衬底50由基底部件51、绝缘层53、贯穿通道54、绝缘层65、布线68、第一扩散保护层61、第二扩散保护层71、以及阻焊剂层75组成。衬底50是一种插件。如图2所示，例如其中采用了制造半导体的精细加工技术的MEMS(微电机系统)和半导体器件，被安装在衬底50的下表面上，同时，诸如母板之类的另一衬底被连接在衬底50的上侧上。
基底部件51是由硅组成的硅部件。基底部件51的厚度M1是例如150微米。用来安置贯穿通道54的多个通孔52被提供在基底部件51中以便贯穿基底部件51。形成了孔径为R1的通孔52。绝缘层53被提供在包括通孔52的基底部件51表面上。因此，借助于在包括通孔52的基底部件51表面上提供绝缘层53，基底部件51被隔离于贯穿通道54。应该指出的是，除了硅之外，诸如玻璃材料之类的材料也可以被用作基底部件51。此外，当采用诸如玻璃材料之类的具有绝缘性质的材料时，无须提供绝缘层53。
贯穿通道54由贯穿部分55、作为第一突出的布线连接部分56、以及作为第二突出的布线连接焊点57组成。贯穿部分55被提供在其上形成绝缘层53的通孔52中，且直径被预定为R1(以下，此直径被称为“直径R1”)。贯穿部分55的尺寸为直径R1。
布线连接部分56被提供在贯穿部分55的上端部上。布线连接部分56从基底部件51侧51a伸出，且布线连接部分56的尺寸比贯穿部分55的直径R1更宽。换言之，布线连接部分56的宽度W1被设定为大于贯穿部分55的直径R1(W1＞R1)。布线连接部分56与贯穿部分55成统一体。布线连接部分56被提供来连接布线68。
连接焊点57被提供在贯穿部分55的下表面上。连接焊点57，从基底部件51的51b侧伸出，且连接焊点57的尺寸比贯穿部分55的直径R1更宽。换言之，连接焊点57的宽度W2被设定为大于贯穿部分55的直径R1(W2＞R1)。连接焊点57被提供来连接诸如半导体器件之类的器件。导电金属层使贯穿部分55、布线连接部分56、以及连接焊点57成统一体。例如Cu可以被用作导电金属层。
第一扩散保护层61被提供在连接焊点57上。第一扩散保护层61被形成来改善焊料的浸润性并防止包含在贯穿通道54中的Cu扩散进入到连接于连接焊点57的焊料(未示出)中。第一扩散保护层包含例如由Ni层62和Au层63组成的叠层。Ni层62的厚度是例如2-5微米，而Au层63的厚度是例如0.1-0.5微米。应该指出的是，例如可以用Ni/Pd层和Ni/Pd/Au层代替上述Ni/Au层作为第一扩散保护层61(Ni层被连接到连接焊点57)。
具有暴露布线连接部分56的开口部分的绝缘层65，被形成在基底部件51的表面51a上。例如其中分散有用作电镀催化剂的金属颗粒和金属化合物(氯化物、氢氧化物、氧化物等)颗粒的树脂，可以被用于绝缘层65。在此情况下例如可以采用环氧树脂和聚酰亚胺树脂作为树脂。钯和铂可以被用作起催化剂作用的金属，铂尤其可取。而且，例如氯化钯和硫化钯可以被用作金属化合物。在本实施方案中，其中分散有钯颗粒的环氧树脂被用作绝缘层65。利用包括钯的树脂作为绝缘层65，能够直接在绝缘层65上执行无电镀而无须执行去污处理和钯激活处理。因而能够简化衬底50的制造步骤。绝缘层65的厚度M2是例如5微米。
布线68被提供在绝缘层65上，以便被连接到布线连接部分56。具有外部连接端子69的布线68由导电金属层67和籽晶层66组成。外部连接端子69被提供来连接到诸如母板之类的衬底。借助于提供外部连接端子69，外部连接端子69的位置能够相应于母板之类的衬底的外部连接端子的位置而被安置。例如Cu层可以被用作导电金属层67。当Cu层被用作导电金属层67时，导电金属层67的厚度M3是例如3-10微米。例如Ni层可以被用作籽晶层66。籽晶层66的厚度是例如约为0.1微米。
具有暴露外部连接端子69的开口部分76的阻焊剂层75，被提供来覆盖布线68和除了外部连接端子69之外的绝缘层65。阻焊剂层75被提供来保护布线68。
第二扩散保护层71被提供在外部连接端子69上。第二扩散保护层71被提供来改善焊料的浸润性并防止包含在布线68中的Cu扩散进入到连接于外部连接端子69的焊料(未示出)中。第二扩散保护层71包含例如Ni层72和Au层73组成的叠层。Ni层72的厚度是例如2-5微米，而Au层73的厚度是例如0.1-0.5微米。应该指出的是，例如Ni/Pd层和Ni/Pd/Au层可以代替上述Ni/Au层被用作第二扩散保护层71(Ni层必须被连接到外部连接端子69)。
图3是用来制造根据本实施方案的衬底50的基底部件51的平面图。图3所示的“A”是其中形成衬底50的区域(以下“A”被称为“衬底形成区域A”)。如图3所示，根据本实施方案，具有多个衬底形成区域A的硅基底部件(硅晶片)被用作基底部件51。如上所述，硅部件被用作基底部件51，并在执行各个制造步骤之后，基底部件51被切割成多个小片，从而就同时提供了多个衬底50。因而改善了衬底50的制造产率。
接着，参照图4-29来描述用来制造根据第一实施方案的衬底50的方法。图4-29示出了根据第一实施方案的衬底50的各个制造步骤。应该指出的是，给出了其中硅部件被用作基底部件51的例子。
首先，如图4所示，粘合剂92被提供在支持板91上。支持板91被提供来支持基底部件51。例如玻璃部件和硅部件(更具体地说是硅晶片)可以被用作支持板91。当硅部件被用作支持板91时，支持板91的厚度M4是例如725微米。粘合剂92被提供在支持板91上，以便键合下面描述的金属箔93。例如，当被加热时丧失粘合性的热剥离带和热烧蚀粘合剂，可以被用作粘合剂92。
接着，如图5所示，诸如Cu层之类的金属箔93经由粘合剂92被键合在支持板91上(金属箔提供步骤)。然后如图6所示，不处于暴光状态的第一抗蚀剂层94被形成在金属箔93上(第一抗蚀剂层形成步骤)。例如光敏干膜抗蚀剂和液体抗蚀剂，可以被用作是为具有粘合性的抗蚀剂的第一抗蚀剂层94。
利用具有粘合性的抗蚀剂层94，具有通孔52的基底部件51能够经由第一抗蚀剂层94被固定在支持板91上(如图7所示)。第一抗蚀剂层的厚度是例如10-15微米。而且，可以用诸如环氧树脂和聚酰亚胺之类的其它粘合剂来代替第一抗蚀剂层94，只要粘合剂能够被某些处理液体溶解即可。
接着，如图7所示，直径为R2(R1＝R2)的通孔52被形成，并在具有粘合性的第一抗蚀剂层94上提供和固定其中形成绝缘层53以便覆盖基底部件51(包括对应于通孔52的基底部件51部分)的基底部件51(基底部件安置步骤)。例如可以用钻孔加工、激光加工、以及各向异性腐蚀中的一种方法，来形成通孔52。而且，通孔52的直径R2可以被适当地选择为例如10-60微米。例如用CVD方法形成的氧化层(二氧化硅)以及用氧化炉形成的热氧化层(二氧化硅)，可以被用作绝缘层53。而且，基底部件51的厚度M1是例如150微米。
接着，如图8所示，显影剂被馈送到通孔52内部，然后，显影剂就溶解通孔52所暴露的第一抗蚀剂层94，以形成空间97(空间形成步骤)。空间97比通孔52的直径R2更宽，且空间97的宽度W2大于通孔52的直径R2(W2＞R2)。作为用来将显影剂馈送到通孔52中的一种方法，例如可以采用浸入显影和喷雾显影，在浸入显影中，图7所示的结构被浸入在显影剂中，而在喷雾显影中，显影剂像阵雨似地被喷洒到通孔52上。
无论在哪种显影方法中，借助于控制在显影剂中的浸润时间，都能够形成空间。作为用喷雾显影形成空间97的条件，例如显影剂喷雾压力为每平方厘米2.0kgf，温度为25-30℃，而显影剂喷雾时间为6分钟。应该指出的是，“通孔的尺寸”是通孔52的直径R2。然后，对图8所示的结构进行热处理(第一热处理)，并对不处于暴露状态的第一抗蚀剂层94进行聚合反应，以便使第一抗蚀剂层94硬化(第一抗蚀剂层硬化步骤)。于是，第一抗蚀剂层被硬化，第一抗蚀剂层从而能够耐受镀液。
接着，如图9所示，通孔52被暴露在形成于基底部件51的表面51a上的绝缘层53上，并形成具有大于通孔52直径R2的开口部分102的第二抗蚀剂层101(第二抗蚀剂层形成步骤)。第一开口部分亦即开口部分102的直径W1被形成为大于通孔52的直径R2(W1＞R2)。
接着，如图10所示，利用金属箔93作为电源层，Au层63和Ni层62根据电解镀方法被依次离析在金属箔93上并生长，从而形成第一扩散保护层61(第一扩散保护层形成步骤)。Au层63的厚度是例如0.1-0.5微米，而Ni层62的厚度是例如2-5微米。于是，用电解镀方法形成了第一扩散保护层61；从而能够得到具有优越于无电镀方法形成的层的扩散保护层。
接着，如图11所示，利用金属箔93和Ni层62作为电源层，导电金属层104被离析和生长，以便填充空间97、通孔52、以及开口部分102(导电金属层形成步骤)。在此情况下，导电金属层104从第二抗蚀剂层101的表面101a伸出。例如Cu层可以被用作导电金属层104。
接着，如图12所示，从第二抗蚀剂层101的表面101a伸出的导电金属层104被研磨清除，使导电金属层104与第二抗蚀剂层104的表面101a齐平。下列元件于是就被同时形成：空间97中宽度为W2的连接焊点57、通孔52中直径为R1的贯穿部分55、以及开口部分102中宽度为W1的布线连接部分56(第一突出)。于是就形成了贯穿通道54。宽度W1和W2大于贯穿部分55的直径R1。
因此，借助于在贯穿通道54中形成宽于贯穿部分55的直径R1的连接焊点57和布线连接部分56，防止了水渗透到贯穿部分55与基底部件51之间的间隙，从而控制了贯穿通道54的退化。因此，改善了连接到布线68的贯穿通道54的电连接可靠性。
而且，金属箔93被用作电源层，导电金属层104被离析和生长在金属箔93上以填充空间97、通孔52、以及第一开口部分102，从而防止了空洞(空腔)形成在贯穿通道54中。
接着，如图13所示，第二抗蚀剂层101被抗蚀剂剥离剂清除(第二抗蚀剂层清除步骤)。然后如图14所示，具有暴露布线连接部分56的开口部分103的绝缘层65，被提供在基底部件51的表面51a上(绝缘层形成步骤)。在本实施方案中，例如其中包含钯颗粒的环氧树脂被用作绝缘层65。绝缘层65的厚度M2是例如5微米。
如图15所示，用无电镀方法，籽晶层66被形成在绝缘层65的上表面65a和横向侧65b上(籽晶层形成步骤)。应该指出的是，通常在用无电镀方法于树脂层上形成籽晶层之前，预先对树脂(绝缘层)的表面执行去污处理和糙化，然后对树脂表面执行钯激活处理。此钯激活处理是将要镀敷的样品浸入在催化处理液或加速处理液之一中，待要成为用无电镀方法镀敷的核心的钯就被离析在树脂的表面上。根据常规的技术，直到执行钯激活处理，无法用无电镀方法来形成镀层。因此，根据常规技术，步骤是非常麻烦的。
相反，根据本实施方案，其中包含钯颗粒的环氧树脂材料被涂敷到绝缘层，使籽晶层66能够用无电镀方法直接形成在绝缘层上而无须预先执行去污处理和钯激活处理。因而能够简化衬底50的制造步骤。例如Ni层可以被用作籽晶层66。当其中包含钯颗粒的树脂被用作绝缘层65时，能够形成Ni-B层。
接着，如图16所示，具有对应于其中提供布线68的区域的开口部分106的干膜抗蚀剂层105，被形成在籽晶层66上。干膜抗蚀剂层105的厚度是例如10-15微米。然后如图17所示，用布线连接部分56和籽晶层66作为电源层，用电解镀方法，导电金属层67被离析在开口部分103和106上。导电金属层67和贯穿通道54因而被电连接。在连接导电金属层67和贯穿通道54之后，如图18所示，用抗蚀剂剥离剂清除干膜抗蚀剂层105。然后如图19所示，干膜抗蚀剂111被形成在图18所示的结构上，使对应于其中要形成外部连接端子69的区域B的导电金属层67暴露。开口部分112被形成在干膜抗蚀剂层111中，且对应于区域B的导电金属层67从开口部分112暴露。
接着，如图20所示，用导电金属层67作为电源层，根据电解镀方法，Ni层72和Au层73被依次离析和生长在从开口部分112暴露的导电金属层67上，以便形成第二扩散保护层71(第二扩散保护层形成步骤)。Ni层72的厚度是例如2-5微米，而Au层73的厚度是例如0.1-0.5微米。从而用电解镀方法形成了第二扩散保护层71，于是，能够得到具有优越于用无电镀方法形成的层的第二扩散保护层71。在形成第二扩散保护层71之后，清除干膜抗蚀剂层111。
接着，如图21所示，干膜抗蚀剂层114被形成，以便仅仅覆盖导电金属层67和第二扩散保护层71。然后如图22所示，用腐蚀方法清除绝缘层65上形成的籽晶层66。从而提供外部连接端子69，并形成包括籽晶层66和导电金属层67的布线68。如图23所示，在清除籽晶层66之后，用抗蚀剂剥离剂清除干膜抗蚀剂114。
接着，如图24所示，抗热保护部件亦即抗温带116被固定，以便覆盖布线68、第二扩散保护层71、以及绝缘层65的上表面65a(保护部件安置步骤)。抗温带116是具有抗腐蚀剂性质的带。布线68和第二扩散保护层于是被抗温带116覆盖，以便防止布线68和第二扩散保护层71受到在从基底部件51清除支持板91中执行的第二热处理(如图25所示)中产生的热的影响。例如阻燃的PET和PEN可以被用作抗温带116。应该指出的是，抗温带116被提供来覆盖至少布线68和第二扩散保护层71。
接着，如图25所示，图24所示的结构被加热(第二热处理)，并从基底部件51清除粘合剂92和支持板91(支持板清除步骤)。根据本实施方案，在被加热时丧失粘合性的热剥离带被用作粘合剂92。例如作为第二热处理的条件，加热温度为150℃，而加热时间为30分钟。然后如图26所示，用腐蚀方法清除金属箔93(金属箔清除步骤)。第一抗蚀剂层94和第一扩散保护层61从而被暴露。如上所述，布线68被耐受腐蚀剂的抗温带116覆盖，布线68从而不被腐蚀。
接着，如图27所示，用烧蚀液清除第一抗蚀剂层94。然后如图28所示，清除抗热带116。在清除抗温带之后，如图29所示，阻焊剂75被提供，以便暴露第二扩散保护层71并覆盖布线68和绝缘层65。阻焊剂75具有暴露第二扩散保护层71的开口部分76。在形成阻焊剂75之后，基底部件51被切割成多个图2所示的衬底50。
如所述各制造步骤那样，贯穿通道54被形成，它包括形成于贯穿部分55一端上且宽于贯穿部分55的直径R1的布线连接部分56以及形成于贯穿部分55另一端上并具有宽于贯穿部分55的直径R1的形状的连接焊点57。因而防止了水渗透到贯穿部分55与基底部件51之间的间隙，从而控制了贯穿通道54的退化；因此，改善了连接到布线68的贯穿通道54的电连接可靠性。而且，布线68被连接到具有宽于贯穿部分55直径R1的形状的布线连接部分56，布线连接部分56从而被容易地连接到布线68。
应该指出的是，在图13所示的衬底中，用电解镀方法，扩散保护层被形成在连接部分56上而无须形成诸如导电金属层之类的上述各层。然后，支持板91、粘合剂92、金属箔93、以及第一抗蚀剂层94被清除，以便得到仅仅具有贯穿通道54的衬底。此衬底也可以被应用于本发明。
(第二实施方案)
接着，参照图30-36来描述制造衬底50的另一种方法。图30-36示出了衬底50的其它方法的制造步骤。
首先，如图30所示，粘合剂92被提供在支持板91上，且诸如Cu之类的金属箔93被固定在粘合剂92上(金属箔安置步骤)。然后，具有开口部分119的干膜抗蚀剂118被提供在金属箔93上。开口部分119暴露了金属箔93。
接着，如图31所示，用金属箔93作为电源层，Au层63和Ni层62依次被离析和生长在从开口部分119暴露的金属箔93上，以便形成第一扩散保护层61(第一扩散保护层形成步骤)。然后，如图32所示，用抗蚀剂剥离剂清除干膜抗蚀剂118。
接着，如图33所示，不处于暴光状态的第一抗蚀剂层121被提供在金属箔93上，以便覆盖第一扩散保护层61(第一抗蚀剂层形成步骤)。例如光敏干膜树脂可以被用作是为具有粘合性的抗蚀剂的第一抗蚀剂层121。第一抗蚀剂层121的厚度是例如10-15微米。
接着，如图34所示，具有直径R2的通孔52被形成，且其中形成绝缘层53以便覆盖基底部件51的表面的基底部件51(包括对应于通孔52的基底部件部分)，被安置在具有粘合性的第一抗蚀剂层121上，并被固定在第一抗蚀剂层121上(基底部件安置步骤)。
接着，如图35所示，显影剂被馈送到通孔52中，且显影剂溶解暴露在通孔52上的第一抗蚀剂层121，以便形成空间123(空间形成步骤)。空间123是宽于通孔52的直径R2的空间，且空间123的宽度W3大于通孔52的直径R2(W3＞R2)。空间123从Ni层62被暴露。至于用来馈送通孔52中的显影剂的方法，可以应用第一实施方案所述的浸入显影和喷雾显影。
接着，如图36所示，通孔52被暴露在形成于基底部件51的表面51a上的绝缘层53上，并形成具有宽于通孔52直径R2的开口部分102的第二抗蚀剂层101(第二抗蚀剂层形成步骤)。是为第一开口部分的开口部分102的宽度W1大于通孔52的直径R2(W1＞R2)。然后，可以用相似于图11-29的步骤来制造衬底50。
因此，借助于在第一扩散保护层形成步骤与导电金属层形成步骤之间插入另一步骤(例如在本实施方案中是第一抗蚀剂层形成步骤)，防止了用来形成Ni层63的镀液与用来形成导电金属层104的镀液发生混合。因此能够形成具有优异层的导电金属层104。
而且，本发明不局限于这些实施方案，而是可以做出各种改变和修正而不偏离本发明的范围。应该指出的是，布线68仅仅被形成在基底部件51的上表面51a上，但也可以根据图14-23所示相似的制造步骤来提供连接到连接焊点57的布线(包括外部连接端子)。于是，布线被安置在基底部件51的二侧51a和51b上，以便连接诸如母板之类的各种衬底、半导体器件、以及MEMS。因此，能够扩大衬底的应用范围，并能够改善形成在基底部件51二侧上的布线之间的电连接可靠性。
本发明能够被应用于改善连接布线的贯穿通道电连接可靠性的衬底及其制造方法。
根据本发明的至少一个实施方案，扩散保护层被提供在外部连接端子上和第二突出上，且当布线和贯穿通道包含其中的Cu时，由扩散保护层防止了包含在外部连接端子和第二突出中的Cu发生扩散。
利用金属箔作为电源层，导电金属层被离析在金属箔上，并根据电解镀方法生长；空间、通孔、以及第一开口部分依次被导电金属层填充成为贯穿通道，从而防止了空洞(空腔)形成在贯穿通道中。
第一抗蚀剂层根据第一热处理而被硬化，以便提供耐受腐蚀剂的第一抗蚀剂层。
而且，第一扩散保护层根据电解镀方法而被形成，从而能够得到具有优越于根据无电镀方法形成的层的扩散保护层。
由于其中包含钯颗粒的树脂层被用于绝缘层，故当籽晶层被形成在绝缘层上时，无须预先对绝缘层执行处理。因此，能够简化衬底的制造步骤。
第二扩散保护层根据电解镀方法而被形成，从而能够得到具有优越于根据无电镀方法形成的层的扩散保护层。
抗热保护部件被提供来覆盖至少布线和第二扩散保护层，从而防止了布线和第二扩散保护层受到在为从基底部件清除粘合剂和支持板而执行的第二热处理中产生的热的影响。
根据本发明实施方案的另一情况，制造衬底的方法包括在清除支持板的步骤之后用腐蚀方法清除金属箔的步骤、清除第一抗蚀剂层的步骤、以及在清除第一抗蚀剂层的步骤之后清除保护部件的步骤。
根据上述的各个步骤，在清除金属箔的步骤之后清除保护部件，以便防止布线被腐蚀。
根据本发明的实施方案，形成第一扩散保护层的步骤在安置金属箔的步骤之后立即被执行；于是防止了用来形成第一扩散保护层的镀液与用来形成贯穿通道的另一镀液发生混合，从而能够形成具有优异层的导电金属层。
根据本发明的实施方案，能够提供其中连接到布线的贯穿通道的电连接可靠性得到了改善的衬底及其制造方法。

Claims (11)

1.一种制造衬底的方法，此衬底包含：
具有通孔的基底部件；以及
设置在所述通孔内的贯穿通道，其中，所述贯穿通道包括：
设置在所述通孔中的贯穿部分；以及
设置在所述贯穿部分的一端的第一突出部，所述第一突出部从所述基底部件突出；以及从所述基底部件伸出的第二突出部，所述第二突出部被连接到所述贯穿部分的另一端，其中，所述第一突出部和第二突出部宽于所述通孔的直径，
所述方法包含如下步骤：
将具有所述通孔的所述基底部件通过第一抗蚀剂层设置在金属箔的电源层上；
用显影剂清除由所述通孔暴露的所述第一抗蚀剂层，以暴露所述电源层并形成比所述通孔的直径更宽的空间；
暴露所述基底部件上的所述通孔，并形成具有宽于所述通孔的直径的第一开口部分的第二抗蚀剂层；以及
利用所述电源层作为电源按照电解镀方法来为所述通孔和更宽的空间填充要形成的导电金属层，从而填充所述空间、所述通孔和所述第一开口部分以形成所述贯穿通道。
2.权利要求1所述的方法，其中，该金属箔暴露到所述空间。
3.权利要求1所述的方法，
其中用所述导电金属层填充所述第一开口部分以形成所述第二突出部。
4.权利要求1所述的方法，还包含如下步骤：在形成所述更宽的空间的步骤之后，利用第一热处理硬化所述第一抗蚀剂层。
5.权利要求1所述的方法，还包含如下步骤：在形成所述第二抗蚀剂层的步骤之后，通过电解镀方法，在所述更宽的空间中暴露的所述金属箔上形成第一扩散保护层。
6.权利要求3所述的方法，还包括形成连接到所述第二突出部的布线的步骤。
7.权利要求6所述的方法，还包括如下步骤：
清除所述第二抗蚀剂层；
在所述基底部件上形成具有暴露所述第二突出部的第二开口部分的绝缘层；以及
在要形成所述布线的所述绝缘层上形成籽晶层；
其中，所述绝缘层包含其中含有钯颗粒的环氧树脂。
8.权利要求6所述的方法，其中，所述布线包含外部连接端子，并且所述方法还包含如下步骤：在形成所述布线的步骤之后，通过电解镀方法，在所述外部连接端子上形成第二扩散保护层。
9.权利要求8所述的方法，还包括下列步骤：
在设置所述基底部件的步骤之前，设置用于支持所述基底部件的支持板；
在形成所述第二扩散保护层的步骤之后，设置抗热的保护部件以便覆盖所述布线和所述第二扩散保护层；以及
在设置保护部件的步骤之后，通过第二热处理从所述基底部件清除所述支持板和被提供在所述支持板上以键合所述金属箔的粘合剂。
10.权利要求9所述的方法，还包括下列步骤：
在清除所述支持板的步骤之后，通过腐蚀清除所述金属箔；
清除所述第一抗蚀剂层；以及
在清除所述第一抗蚀剂层的步骤之后，清除所述保护部件。
11.权利要求5所述的方法，该方法还包括：
在设置所述基底部件的步骤之前，设置用于支持所述基底部件的支持板，并通过经由粘合剂将所述金属箔键合在所述支持板上而在所述支持板上设置所述金属箔，
其中，在所述支持板上设置所述金属箔之后，立即形成所述第一扩散保护层。
CNB2005101161393A 2004-11-08 2005-10-24 具有连接到布线的贯穿通道的衬底及其制造方法 Expired - Fee Related CN100517678C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004323939A JP3987521B2 (ja) 2004-11-08 2004-11-08 基板の製造方法
JP2004323939 2004-11-08

Publications (2)

Publication Number Publication Date
CN1783472A CN1783472A (zh) 2006-06-07
CN100517678C true CN100517678C (zh) 2009-07-22

Family

ID=35784728

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101161393A Expired - Fee Related CN100517678C (zh) 2004-11-08 2005-10-24 具有连接到布线的贯穿通道的衬底及其制造方法

Country Status (7)

Country Link
US (2) US20060096781A1 (zh)
EP (1) EP1656006B1 (zh)
JP (1) JP3987521B2 (zh)
KR (1) KR20060054104A (zh)
CN (1) CN100517678C (zh)
DE (1) DE602005004586T2 (zh)
TW (1) TWI402956B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4996160B2 (ja) * 2006-07-25 2012-08-08 新光電気工業株式会社 電子部品の製造方法
JP4957123B2 (ja) * 2006-08-25 2012-06-20 大日本印刷株式会社 センサーユニットおよびその製造方法
JP2008192651A (ja) * 2007-01-31 2008-08-21 Elpida Memory Inc 半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造
JP5003940B2 (ja) * 2007-02-02 2012-08-22 日立化成工業株式会社 配線板
JP5194537B2 (ja) * 2007-04-23 2013-05-08 株式会社デンソー 半導体装置およびその製造方法
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5297139B2 (ja) 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
WO2010041165A1 (en) * 2008-10-10 2010-04-15 Nxp B.V. Method of plating through wafer vias in a wafer for 3d packaging
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP5350745B2 (ja) 2008-10-21 2013-11-27 新光電気工業株式会社 配線基板
JP5193809B2 (ja) * 2008-11-05 2013-05-08 新光電気工業株式会社 配線基板及びその製造方法
TWI392069B (zh) 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
US9077344B2 (en) * 2010-12-07 2015-07-07 Atmel Corporation Substrate for electrical component and method
KR20120077876A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 이종 기판 접합 구조 및 방법
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
JP2012195465A (ja) * 2011-03-17 2012-10-11 Canon Inc 貫通電極基板及びその製造方法
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
JP6196893B2 (ja) * 2012-12-18 2017-09-13 新光電気工業株式会社 半導体装置の製造方法
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
CN104659017A (zh) * 2013-11-20 2015-05-27 宏启胜精密电子(秦皇岛)有限公司 中介板及其制作方法
CN111018364B (zh) 2014-10-22 2023-01-10 日本板硝子株式会社 玻璃基板
US9633930B2 (en) * 2014-11-26 2017-04-25 Kookmin University Industry Academy Cooperation Foundation Method of forming through-hole in silicon substrate, method of forming electrical connection element penetrating silicon substrate and semiconductor device manufactured thereby
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
CN105070682B (zh) * 2015-07-17 2018-05-29 上海交通大学 一种高效制备硅转接板的方法
JP6191728B2 (ja) * 2015-08-10 2017-09-06 大日本印刷株式会社 イメージセンサモジュール
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
JP6790847B2 (ja) * 2017-01-13 2020-11-25 凸版印刷株式会社 配線基板、多層配線基板および配線基板の製造方法
JP7105549B2 (ja) * 2017-04-28 2022-07-25 日東電工株式会社 配線回路基板、および、撮像装置
WO2018199017A1 (ja) * 2017-04-28 2018-11-01 日東電工株式会社 配線回路基板、および、撮像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
US6055723A (en) * 1998-06-01 2000-05-02 Trw Inc. Process of fabricating high frequency connections to high temperature superconductor circuits
CN1433256A (zh) * 2002-01-18 2003-07-30 富士通株式会社 印刷电路板及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137498A (ja) * 1986-11-28 1988-06-09 松下電工株式会社 スル−ホ−ルプリント板の製法
JPH01258457A (ja) 1988-04-08 1989-10-16 Nec Corp 半導体集積回路の実装構造およびその製造方法
US5071359A (en) * 1990-04-27 1991-12-10 Rogers Corporation Array connector
JP3213037B2 (ja) 1992-01-07 2001-09-25 日東電工株式会社 加工フィルムの製造方法
US5638598A (en) * 1993-06-17 1997-06-17 Hitachi Chemical Company, Ltd. Process for producing a printed wiring board
JP2002064270A (ja) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
JP4703061B2 (ja) * 2001-08-30 2011-06-15 富士通株式会社 薄膜回路基板の製造方法およびビア形成基板の形成方法
JP3826007B2 (ja) * 2001-10-11 2006-09-27 シャープ株式会社 配線接続構造およびこれを用いた送信機
TW523842B (en) * 2002-03-22 2003-03-11 Advanced Chip Eng Tech Inc Method for manufacturing i/o terminals and the structure thereof
JP2004146742A (ja) 2002-10-28 2004-05-20 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4287133B2 (ja) * 2002-12-11 2009-07-01 大日本印刷株式会社 スルーホール配線基板の製造方法
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
JP4019960B2 (ja) * 2003-01-31 2007-12-12 三菱電機株式会社 基板の製造方法
US6839965B2 (en) * 2003-02-06 2005-01-11 R-Tec Corporation Method of manufacturing a resistor connector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
US6055723A (en) * 1998-06-01 2000-05-02 Trw Inc. Process of fabricating high frequency connections to high temperature superconductor circuits
CN1433256A (zh) * 2002-01-18 2003-07-30 富士通株式会社 印刷电路板及其制造方法

Also Published As

Publication number Publication date
CN1783472A (zh) 2006-06-07
DE602005004586D1 (de) 2008-03-20
US20060096781A1 (en) 2006-05-11
TWI402956B (zh) 2013-07-21
EP1656006A1 (en) 2006-05-10
US20080261396A1 (en) 2008-10-23
JP2006135174A (ja) 2006-05-25
JP3987521B2 (ja) 2007-10-10
US7772118B2 (en) 2010-08-10
EP1656006B1 (en) 2008-01-30
KR20060054104A (ko) 2006-05-22
TW200635021A (en) 2006-10-01
DE602005004586T2 (de) 2009-03-19

Similar Documents

Publication Publication Date Title
CN100517678C (zh) 具有连接到布线的贯穿通道的衬底及其制造方法
CN100517679C (zh) 具有贯穿通道和连接到贯穿通道的布线的衬底及其制造方法
US20020031905A1 (en) Methods of making a connection component
US20040161626A1 (en) Tape substrate and method for fabricating the same
KR100503940B1 (ko) 반도체장치 및 그 제조방법
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
KR100288405B1 (ko) 반도체 칩에 대한 전기적 접착 방법 및 그 장치
KR20000011968A (ko) 전자구성요소의제조방법
US20060030140A1 (en) Method of making bondable leads using positive photoresist and structures made therefrom
KR20020022122A (ko) 트랙 및 마이크로비어로 이루어지는 다단 회로 소자의제조방법
US7563703B2 (en) Microelectronic interconnect device comprising localised conductive pins
JP6485098B2 (ja) 電子デバイス及びその製造方法
JP3156417B2 (ja) 半導体素子の電極形成方法
US6846735B1 (en) Compliant test probe with jagged contact surface
KR20090048358A (ko) 배선 기판, 회로 기판, 이것들의 제조 방법
JP2009277987A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP4249328B2 (ja) 配線部材の製造方法
JP2003046019A (ja) 多層プリント配線板および多層プリント配線板の製造方法
CN110739289B (zh) 基板结构及其制造方法
JP2005129665A (ja) 半導体装置およびその製造方法
JP2014197569A (ja) 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置
JP3812280B2 (ja) スズ−はんだ２色めっきｔａｂテープの製造方法
JP2004172423A (ja) 半導体装置およびその製造方法
JP2010021163A (ja) 貫通電極回路基板およびその形成方法
JP2001298058A (ja) スズ−はんだ２色めっきｔａｂテープの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20161024