CN1433256A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1433256A
CN1433256A CN03101702A CN03101702A CN1433256A CN 1433256 A CN1433256 A CN 1433256A CN 03101702 A CN03101702 A CN 03101702A CN 03101702 A CN03101702 A CN 03101702A CN 1433256 A CN1433256 A CN 1433256A
Authority
CN
China
Prior art keywords
hole
circuit board
printed circuit
pcb
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03101702A
Other languages
English (en)
Other versions
CN1230053C (zh
Inventor
首藤贵志
高桥康仁
饭田宪司
高野宪治
宫崎幸雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1433256A publication Critical patent/CN1433256A/zh
Application granted granted Critical
Publication of CN1230053C publication Critical patent/CN1230053C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种制造印刷电路板的方法，该方法包括：在绝缘衬底上的预定位置形成穿透孔；然后，在绝缘衬底的正面和背面，形成具有预定图形的抗蚀剂薄膜；对形成了抗蚀剂薄膜的绝缘衬底进行电镀以在绝缘衬底的正面和背面形成导电电镀图形，并在穿透孔的内表面形成导电通路，该导电电镀图形通过导电通路互相相连；以及后续清除抗蚀剂薄膜。

Description

印刷电路板及其制造方法
技术领域
本发明涉及用于制造用作核心材料的印刷电路板以构成多层印刷电路板的方法。
背景技术
图3是示出具有传统填隙通孔结构的多层印刷电路板的剖视图。标号30表示多层印刷电路板，标号31表示双面印刷电路板，标号31A和31B分别表示导电电路，标号31C表示通孔，标号31D表示填孔树脂，标号31E表示绝缘衬底，标号32表示单面印刷电路板，标号32A表示绝缘衬底，标号33表示导电区通孔，标号32B表示导电电路。
在用作核心材料的双面印刷电路板31的两个表面的每个表面上，对至少一个单面印刷电路板32设置位于其间的至少一个半固化片35。在其中每个单面印刷电路板32上，穿过绝缘衬底32A形成导电区通孔33。这些通孔将单面印刷电路板32的导电电路32B电连接到双面印刷电路板31的导电电路31A和31B。如图3所示，在多个单面印刷电路板32互相层叠在双面印刷电路板31的每面上时，位于外侧的单面印刷电路板的导电区通孔33电连接到位于内侧的相邻单面印刷电路板32的导电电路32B。
此外，在双面印刷电路板31上，为了将设置在两个表面上的导电电路31A与31B互相连接在一起，形成通孔31C。形成此通孔31C的步骤包括：在形成双面印刷电路板31的绝缘衬底31E上形成孔，在上述孔的内表面顺序进行化学镀和电镀以形成空心圆柱形导电通路，利用填孔树脂31D填充这样形成的通孔以及对双面印刷电路板31的两个表面进行抛光。
如上所述，在制造用作核心材料的双面印刷电路板31的方法中，利用激光照射绝缘衬底31E以在其内形成孔，然后利用通孔电镀方法形成导电通路。接着，在绝缘衬底表面形成导电图形，从而形成双面印刷电路板3L然而，由于在各单独步骤形成导电通路和导电图形，所以增加了制造步骤。此外，在利用精制过程(subtractive process)形成图形时，存在的严重问题是，不能获得微细间距图形。
发明内容
因此，本发明的一个目的是提供一种可以在其上实现高密度安装的印刷电路板以及一种因为在同一个步骤形成导电电镀图形和导电通路而减少制造步骤并且可以形成微细间距图形的制造方法。
为此，根据本发明的一个方面，制造印刷电路板的方法包括：在绝缘衬底上的预定位置形成穿透孔的步骤；在设置了穿透孔的绝缘衬底的正面和背面，形成分别具有预定图形的抗蚀剂薄膜的步骤；对设置了抗蚀剂薄膜的绝缘衬底进行电镀以在绝缘衬底的正面和背面形成导电电镀图形、并在穿透孔的内表面形成导电通路的电镀步骤，导电电镀图形通过导电通路互相相连；以及清除抗蚀剂薄膜的后续清除步骤。因此，因为可以在同一个步骤形成导电通路和导电电镀图形，所以可以减少加工步骤，并且可以形成微细间距图形，因此可以获得一种在其上可以实现高密度安装的印刷电路板，而且可以获得一种制造这种印刷电路板的制造方法。
根据上述方法，最好利用无电镀铜的过程进行电镀步骤。因此，由于可以在同一个步骤形成导电通路和导电电镀图形，所以可以减少加工步骤，并且可以形成微细间距图形，因此可以获得一种在其上可以实现高密度安装的印刷电路板，而且可以获得一种制造这种印刷电路板的制造方法。
根据上述方法，导电通路在穿透孔的内表面上形成后，最好持续进行电镀步骤，直到包括穿透孔形成的位置在内的绝缘衬底的整个表面被大致平整化。因此，由于可以在同一个步骤形成导电通路和导电电镀图形，所以可以减少加工步骤，并且可以形成微细间距图形，因此可以获得一种在其上可以实现高密度安装的印刷电路板，而且可以获得一种制造这种印刷电路板的制造方法。
上述方法可以进一步包括在进行清除步骤之前，对设置在绝缘衬底的正面和背面上的导电电镀图形表面进行浸蚀的步骤。因此，可以降低导电电镀图形表面的不平整性，并且可以调整其厚度。
在上述方法中，最好持续进行电镀步骤直到绝缘衬底的正面上的导电电镀图形的厚度大于每个穿透孔的半径。因此，由于可以在同一个步骤形成导电通路和导电电镀图形，所以可以减少加工步骤，并且可以形成微细间距图形，因此可以获得一种在其上可以实现高密度安装的印刷电路板，而且可以获得一种制造这种印刷电路板的制造方法。
上述方法可以进一步包括在互相相连的导电电镀图形上形成绝缘层的步骤，以及在该绝缘层上形成电路图形以形成组合衬底的步骤。因此，由于可以在同一个步骤形成导电通路和导电电镀图形，所以可以减少加工步骤，并且可以形成微细间距图形，因此可以获得一种在其上可以实现高密度安装的印刷电路板，而且可以获得一种制造这种印刷电路板的制造方法。
根据本发明的另一个方面，提供了一种制造印刷电路板的方法，该方法包括：制备由具有中间树脂层的两层树脂层构成的衬底的步骤，该中间树脂层设置在这两层树脂层之间并且其预定分解温度比这两层树脂层中每层的分解温度高；利用激光照射衬底上的预定位置以形成穿透孔，使得在两层树脂层的每层上形成的每个孔的直径大于形成在中间树脂层上的孔的直径的照射步骤；在设置了穿透孔的衬底的正面和背面形成分别具有预定图形的抗蚀剂薄膜的步骤；对设置了抗蚀剂薄膜的衬底进行电镀以同时在绝缘衬底的正面和背面上形成导电电镀图形、以及在穿透孔的内表面形成导电通路的电镀步骤，所述导电电镀图形通过导电通路互相相连；以及清除抗蚀剂薄膜的后续清除步骤。因此，由于采用了利用互相具有不同分解温度的材料形成的衬底，所以在对衬底形成孔以及进行浸蚀时，形成在高分解温度材料上的每个孔的直径小于形成在低分解温度材料上的孔的直径。在对衬底进行电镀时，该较小孔被封闭，而且电镀层同时朝着该较小孔的形成位置的上侧和下侧同时逐渐形成。因此与仅在该孔内的一个方向逐渐形成电镀层的情况相比，可以在短时间周期内实现上述电镀步骤。
根据所述另一个方面的方法可以进一步包括利用高锰酸浸蚀衬底的步骤，该衬底设置有在照射步骤形成的穿透孔。因此，可以容易地清除残留在穿透孔内的树脂。
根据本发明的又一个方面，印刷电路板包括：设置有穿透孔的绝缘树脂衬底；设置在绝缘树脂衬底的正面和背面的导电电镀图形；以及设置在穿透孔的内表面上的导电通路，并将导电电镀图形互相连接在一起；其中利用电镀铜过程同时形成导电电镀图形和导电通路。因此，足够电镀量可以填充到每个穿透孔内，不仅如此，还可以同时获得具有要求厚度的导电电镀图形。
根据本发明的上述印刷电路板可以进一步包括：绝缘层，其设置在印刷电路板的正面和背面；电路图形，其设置在绝缘层上以形成复合结构。因此，由于可以在同一个步骤形成导电通路和导电电镀图形，所以可以减少加工步骤，并且可以形成微细间距图形，因此可以获得一种在其上可以实现高密度安装的印刷电路板，而且可以获得一种制造这种印刷电路板的制造方法。
附图说明
图1A至1G是示出根据本发明第一实施例制造印刷电路板的各步骤的示意图；
图2A至2G是示出根据本发明第二实施例制造印刷电路板的各步骤的示意图；以及
图3是示出具有传统填隙通孔结构的多层印刷电路板的剖视图。
具体实施方式
第一实施例
图1A至1G是示出根据本发明第一实施例制造印刷电路板的各步骤的示意图。
标号1表示绝缘衬底，标号1B表示导电电路，标号1C表示穿透孔(通孔)，标号1D表示干膜抗蚀剂，标号1E表示电镀层，标号1F表示绝缘材料。
如图1A所示，首先制备绝缘衬底L例如，利用玻璃布环氧树脂、玻璃布双马来酰亚胺三嗪树脂(bismaleimide triazin resin)、玻璃布聚合(次苯基醚)(phenylene ether)树脂、或者聚酰亚胺-芳族聚酰胺(polyimide-aramid)液晶聚合物形成绝缘衬底L例如，利用热凝环氧树脂形成制备的绝缘衬底1，其厚度约为50μm。在此绝缘衬底1上，利用激光加工过程形成穿透孔1C。利用脉冲发生型CO2气体激光束发生器进行激光加工。在脉冲能量在0.1至1.0mJ范围内、脉冲宽度在1至100μs范围内、光点数量在2至50范围内的条件下进行此加工过程。利用此激光加工过程形成的穿透孔1C具有约60μm的直径d1和约40μm的直径d2。此后，为了清除残留在穿透孔1C内的树脂，利用氧等离子放电过程、电晕放电、采用高锰酸钾的处理过程等进行清除。此外，在穿透孔1C的内表面以及绝缘衬底1的整个正面和背面上，进行无电敷镀。无电敷镀形成的层的厚度约为4,500。
接着，在绝缘衬底1的正面和背面喷涂干膜抗蚀剂。具体地说，此干膜抗蚀剂是碱性显影剂型而且具有光敏性。此干膜抗蚀剂的厚度约为40μm。随后，对干膜抗蚀剂进行曝光和显影，从而形成分别具有要求图形的抗蚀剂膜1D，如图1B所示。
接着，图1C是示出进行电镀处理过程中的状态的示意图。将在图1A所示的步骤通过无电敷镀形成的层作为电极，利用DC电镀方法进行此电镀处理过程。此外，构成电镀层1E的材料可以是铜、锡、银、金、铜与锡的合金、铜与银的合金等，而且可以采用可以进行电镀的任何金属材料。将具有图1B所示步骤实现的干膜抗蚀剂1D的绝缘衬底1浸泡在电镀槽内。因此，在穿透孔1C和内表面和绝缘衬底1的正面和背面上同时逐渐形成电镀层1E，因此提高了电镀层1E的厚度。在进行电镀时，在分别具有从下表面部分到上表面部分倾斜剖面的、穿透孔1C的内表面上逐渐形成电镀层1E，因此每个穿透孔1C的底部均被电镀层1E封闭。
此外，如图1D所示，以图1C所示的状态对绝缘衬底1持续进行电镀，以使在绝缘衬底1的正面和背面形成的电镀层1E的厚度t1提高到约60μm。因此，绝缘衬底1的正面和背面包括形成穿透孔的位置，被大致平整化(planarize)。随后，为了降低分别形成在绝缘衬底1的正面和背面上的电镀层1E的不平整性，并且为了调整其厚度，进行浸蚀。用于此浸蚀过程的浸蚀溶液含有氯化铜。
采用半加(semi-additive)法，因为在同一个步骤形成导电通路和导电电镀图形，所以减少了加工步骤，而且，除此之外，可以形成具有微细间距的图形，因此可以获得一种在其上可以实现高密度安装的印刷电路板，而且可以获得一种制造这种印刷电路板的制造方法。
接着，如图1E所示，清除形成在绝缘衬底1的正面和背面上的干膜抗蚀剂1D。利用脱膜剂实现此清除方法。例如，在此实施例中使用的脱膜剂是碱性脱膜剂。因此，在清除干膜抗蚀剂1D后，在图1A所示的步骤形成的无电敷镀层被部分暴露，如图1E所示。随后，对无电敷镀层1E进行浸蚀。例如，在此实施例中使用的浸蚀溶液是过氧化氢与硫酸的混合液。
接着，如图1F所示，在将绝缘材料层1F形成在绝缘衬底1的正面和背面以及无电敷镀层1E上后，在绝缘材料层1F上进一步形成电路图形，从而形成组合衬底(build-up substrate)。作为一种涂敷绝缘材料1F的方法，作为例子提及旋涂、幕涂(curtain coating)、喷涂、或真空层压。例如，在此实施例中使用的绝缘材料是热凝环氧树脂。所涂敷的绝缘材料层1F的厚度在约30μm至50μm范围内。此外，在涂敷在绝缘衬底1两面的绝缘材料层1F上形成上述电路图形，从而形成多层结构。在将导电材料涂敷到绝缘材料层1F的每层上后，通过在导电材料上涂敷抗蚀剂材料、对抗蚀剂材料进行曝光和显影以及对导电材料进行蚀刻，首先进行上述图形形成过程。特别是，形成四层印刷电路板1G。
此外，如图1G所示，在这样形成的四层印刷电路板1G的最上表面和最下表面上形成其它电路图形，从而形成组合衬底。具体地说，获得六层印刷电路板1H。
第二实施例
图2A至2G是示出根据本发明第二实施例制造印刷电路板的各步骤的示意图。图2A、2B、2C、2D、2E、2F和2G所示的、第二实施例的各步骤分别对应于图1A、1B、1C、1D、1E、1F和1G所示的、第一实施例的各步骤。以下将主要说明第二实施例不同于第一实施例的各方面。
首先，制备图2A所示的绝缘衬底1。此绝缘衬底1具有三层结构，其中第二绝缘衬底12设置在第一绝缘衬底11的正面，而第三绝缘衬底13设置在其背面。利用从第一实施例中说明的材料中选择的材料，形成第一绝缘衬底11、第二绝缘衬底12以及第三绝缘衬底13。特别是，利用芳族聚酰胺或环氧树脂形成第一绝缘衬底11。第一绝缘衬底11的厚度约为25μm，并且其热分解温度约为500℃。此外，利用同一种材料构成分别形成在第一绝缘衬底11的正面和背面的第二绝缘衬底12和第三绝缘衬底13。特别是，利用热凝环氧树脂形成第二绝缘衬底12和第三绝缘衬底13。第二绝缘衬底12和第三绝缘衬底13均具有约12.5μm的厚度和约300℃的热分解温度。利用激光加工过程在此第一绝缘衬底1上形成穿透孔1C。以与第一实施例中的方式相同的方式进行此激光加工过程。然而，由于第一绝缘衬底1的热分解温度不同于第二和第三绝缘衬底12和13的热分解温度，所以第一绝缘衬底11上的孔的直径不同于第二和第三绝缘衬底12和13上的孔的直径。在分解温度低的第二绝缘衬底12上形成的孔的直径大于在分解温度高的第一绝缘衬底11上形成的孔的直径。更详细地说，形成在第二绝缘衬底12上的孔具有锥形截面。随后，为了提高第二绝缘衬底12上的孔直径与第一绝缘衬底11上的孔直径之间的差值，对具有穿透孔1C的绝缘衬底11进行浸蚀。此浸蚀过程采用的浸蚀溶液含有高锰酸。与利用芳族聚酰胺或环氧树脂形成的第一绝缘衬底11相比，容易对利用热凝环氧树脂形成的第二绝缘衬底12和第三绝缘衬底13进行浸蚀。因此，形成在第二绝缘衬底12上表面上的孔的直径d3和这样形成在其下表面上的直径d4分别约为50μm和40μm。形成在第一绝缘衬底11上的孔的直径d5约为30μm，而形成在第三绝缘衬底13上的孔的直径d6约为40μm。这3个孔构成穿透孔1C。在穿透孔1C的整个内表面和绝缘衬底1的整个正面和整个背面上进行无电敷镀。无电敷镀形成的层的厚度约为4,500。
接着，如图2B所示，以与第一实施例中的方式相同的方式，将干膜抗蚀剂涂敷到绝缘衬底1的正面和背面上。
接着，图2C是示出进行电镀时的状态的示意图。与在第一实施例中相同，将具有在图2B所示步骤形成的干膜抗蚀剂1D的绝缘衬底1浸泡在电镀槽内。因此，在穿透孔1C的整个内表面和绝缘衬底1的整个正面和整个背面上同时逐渐形成电镀层1E，因此提高了电镀层1E的厚度。在进行电镀时，首先用逐渐形成的电镀层1E填充形成在第一绝缘衬底11上的孔，从而封闭上述孔。由于电镀层1E同时朝着第一绝缘衬底11内形成孔的位置的上侧和下侧同时逐渐形成，所以与在第一实施例中仅在孔内的一个方向逐渐形成电镀层相比，可以缩短电镀时间。
以与第一实施例中的方式相同的方式和顺序执行图2D至2G所示的后续步骤。
在此实施例中，如上所述，在图2A所示的步骤利用无电敷镀过程获得电镀层，然后，在上述无电敷镀层上以图2C所示步骤进行电镀，从而形成具有要求厚度的电镀层。然而，可以仅利用以图2A所示的步骤进行的无电敷镀过程形成具有要求厚度的电镀层。
正如参考第一和第二实施例对本发明所说明的那样，在利用本发明方法制造印刷电路板时，因为可以在同一个步骤形成导电通路和导电电镀图形，所以可以减少加工步骤，并且可以形成微细间距图形，因此可以获得一种在其上可以实现高密度安装的印刷电路板，而且可以获得一种制造这种印刷电路板的制造方法。

Claims (14)

1.一种用于制造印刷电路板的方法，该方法包括：
在绝缘衬底上的预定位置形成穿透孔的步骤；
在设置了穿透孔的绝缘衬底的正面和背面，形成分别具有预定图形的抗蚀剂薄膜的步骤；
对设置了抗蚀剂薄膜的绝缘衬底进行电镀以在绝缘衬底的正面和背面形成导电电镀图形、并在穿透孔的内表面形成导电通路的电镀步骤，导电电镀图形通过导电通路互相相连；以及
清除抗蚀剂薄膜的后续清除步骤。
2.根据权利要求1所述的制造印刷电路板的方法，其中所述电镀步骤是利用无电镀铜实现的。
3.根据权利要求1或2所述的制造印刷电路板的方法，其中导电通路在穿透孔的内表面上形成后，持续进行电镀步骤，直到包括穿透孔形成的位置在内的绝缘衬底的整个表面被大致平整化。
4.根据权利要求1所述的制造印刷电路板的方法，该方法进一步包括在进行后续清除步骤之前，对设置在绝缘衬底的正面和背面上的导电电镀图形表面进行浸蚀的步骤。
5.根据权利要求1或2所述的制造印刷电路板的方法，其中持续进行电镀步骤直到绝缘衬底的正面上的导电电镀图形的厚度大于每个穿透孔的半径。
6.根据权利要求1、2和4之一所述的制造印刷电路板的方法，该方法进一步包括在互相相连的导电电镀图形上形成绝缘层的步骤，以及在该绝缘层上形成电路图形以形成组合衬底的步骤。
7.根据权利要求3所述的制造印刷电路板的方法，该方法进一步包括在互相相连的导电电镀图形上形成绝缘层的步骤，以及在该绝缘层上形成电路图形以形成组合衬底的步骤。
8.根据权利要求5所述的制造印刷电路板的方法，该方法进一步包括在互相相连的导电电镀图形上形成绝缘层的步骤，以及在该绝缘层上形成电路图形以形成组合衬底的步骤。
9.一种用于制造印刷电路板的方法，该方法包括：
制备由具有中间树脂层的两层树脂层构成的衬底的步骤，该中间树脂层设置在这两层树脂层之间并且其预定分解温度比这两层树脂层中每层的分解温度高；
利用激光照射衬底上的预定位置以形成穿透孔，使得在两层树脂层的每层上形成的每个孔的直径大于形成在中间树脂层上的孔的直径的照射步骤；
在设置了穿透孔的衬底的正面和背面形成分别具有预定图形的抗蚀剂薄膜的步骤；
对设置了抗蚀剂薄膜的衬底进行电镀以同时在绝缘衬底的正面和背面上形成导电电镀图形、以及在穿透孔的内表面形成导电通路的电镀步骤，所述导电电镀图形通过导电通路互相相连；以及
清除抗蚀剂薄膜的后续清除步骤。
10.根据权利要求9所述的制造印刷电路板的方法，该方法进一步包括利用高锰酸浸蚀衬底的步骤，该衬底设置有在照射步骤形成的穿透孔。
11.一种印刷电路板，该印刷电路板包括：
设置有穿透孔的绝缘树脂衬底；
设置在绝缘树脂衬底的正面和背面的导电电镀图形；以及
设置在穿透孔的内表面上的导电通路；
其中利用电镀铜过程同时形成导电电镀图形和导电通路。
12.根据权利要求11所述的印刷电路板，该印刷电路板进一步包括：
绝缘层，其设置在印刷电路板的正面和背面；电路图形，其设置在绝缘层上以形成复合结构。
13.一种用于制造印刷电路板的方法，该方法包括：
在绝缘衬底上的预定位置形成穿透孔的步骤；
在绝缘衬底的正面和背面形成分别具有预定图形的抗蚀剂薄膜的步骤；
对绝缘衬底进行电镀以在绝缘衬底的正面和背面形成导电电镀图形并在穿透孔的内表面形成导电通路的步骤，所述导电电镀图形通过导电通路互相相连；以及
清除抗蚀剂薄膜的步骤。
14.一种用于制造印刷电路板的方法，该方法包括：
制备由具有中间树脂层的两层树脂层构成的衬底的步骤，该中间树脂层设置在这两层树脂层之间并且其预定分解温度比这两层树脂层中每层的分解温度高；
利用激光照射衬底上的预定位置以形成穿透孔，使得在两层树脂层的每层上形成的每个孔的直径大于形成在中间树脂层上的孔的直径的照射步骤；
在衬底的正面和背面形成分别具有预定图形的抗蚀剂薄膜的步骤；
对衬底进行电镀以同时在绝缘衬底的正面和背面上形成导电电镀图形、以及在穿透孔的内表面形成导电通路的电镀步骤，所述导电电镀图形通过导电通路互相相连；以及
清除抗蚀剂薄膜的后续清除步骤。
CNB031017029A 2002-01-18 2003-01-17 印刷电路板及其制造方法 Expired - Fee Related CN1230053C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002009747A JP3807312B2 (ja) 2002-01-18 2002-01-18 プリント基板とその製造方法
JP009747/2002 2002-01-18

Publications (2)

Publication Number Publication Date
CN1433256A true CN1433256A (zh) 2003-07-30
CN1230053C CN1230053C (zh) 2005-11-30

Family

ID=19191534

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031017029A Expired - Fee Related CN1230053C (zh) 2002-01-18 2003-01-17 印刷电路板及其制造方法

Country Status (5)

Country Link
US (1) US20030135994A1 (zh)
JP (1) JP3807312B2 (zh)
KR (1) KR20030063140A (zh)
CN (1) CN1230053C (zh)
TW (1) TW558932B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517678C (zh) * 2004-11-08 2009-07-22 新光电气工业株式会社 具有连接到布线的贯穿通道的衬底及其制造方法
CN101069458B (zh) * 2005-07-07 2010-04-07 揖斐电株式会社 多层印刷电路板
CN101352109B (zh) * 2006-02-22 2010-09-22 揖斐电株式会社 印刷线路板及其制造方法
CN102014589A (zh) * 2009-09-04 2011-04-13 揖斐电株式会社 印刷线路板的制造方法
CN102265709A (zh) * 2008-12-29 2011-11-30 揖斐电株式会社 印刷电路板及其制造方法
CN102573279A (zh) * 2010-11-17 2012-07-11 三星电子株式会社 半导体封装及其形成方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4280583B2 (ja) * 2003-08-25 2009-06-17 新光電気工業株式会社 ヴィアの形成方法
US20060289202A1 (en) * 2005-06-24 2006-12-28 Intel Corporation Stacked microvias and method of manufacturing same
US7759582B2 (en) 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
JPWO2008069055A1 (ja) * 2006-11-28 2010-03-18 京セラ株式会社 配線基板およびそれを用いた半導体素子の実装構造体
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
WO2009119600A1 (ja) * 2008-03-26 2009-10-01 株式会社村田製作所 配線基板の製造方法及び配線基板
KR20090110596A (ko) * 2008-04-18 2009-10-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2010045155A (ja) * 2008-08-12 2010-02-25 Fcm Kk 多層積層回路基板
JP2010062372A (ja) * 2008-09-04 2010-03-18 Fcm Kk 多層積層回路基板の製造方法
CN101790903B (zh) * 2008-09-30 2012-04-11 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
US8304657B2 (en) 2010-03-25 2012-11-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5432800B2 (ja) * 2010-03-31 2014-03-05 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
JP2012094662A (ja) * 2010-10-26 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
CN103517583B (zh) * 2012-06-27 2016-09-28 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
JP2014045020A (ja) * 2012-08-24 2014-03-13 Ibiden Co Ltd プリント配線板の製造方法
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
CN110612783B (zh) * 2017-05-16 2022-11-01 住友电工印刷电路株式会社 印刷配线板及其制造方法
US10950463B2 (en) * 2019-01-31 2021-03-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Manufacturing trapezoidal through-hole in component carrier material
US20220418106A1 (en) * 2019-12-04 2022-12-29 Lg Innotek Co., Ltd. Printed circuit board

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017968A (en) * 1975-09-18 1977-04-19 Jerobee Industries, Inc. Method of making plated through hole printed circuit board
US4285780A (en) * 1978-11-02 1981-08-25 Schachter Herbert I Method of making a multi-level circuit board
US4604799A (en) * 1982-09-03 1986-08-12 John Fluke Mfg. Co., Inc. Method of making molded circuit board
US4706167A (en) * 1983-11-10 1987-11-10 Telemark Co., Inc. Circuit wiring disposed on solder mask coating
JPH02106091A (ja) * 1988-10-15 1990-04-18 Hitake Seiko Kk 両面パターンの形成方法
JPH06232560A (ja) * 1992-04-27 1994-08-19 Tokuyama Soda Co Ltd 多層回路基板及びその製造方法
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5707893A (en) * 1995-12-01 1998-01-13 International Business Machines Corporation Method of making a circuitized substrate using two different metallization processes
JP2921504B2 (ja) * 1996-08-23 1999-07-19 日立エーアイシー株式会社 多層プリント配線板およびその製造方法
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
EP1893005B1 (en) * 1997-07-08 2012-02-29 Ibiden Co., Ltd. Printed wiring board and method of producing a printed wiring board
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
JP3904361B2 (ja) * 2000-01-27 2007-04-11 日本特殊陶業株式会社 配線基板の製造方法
JP2002009435A (ja) * 2000-06-20 2002-01-11 Sumitomo Heavy Ind Ltd 有機物基板におけるビア処理方法及びビア形成方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517678C (zh) * 2004-11-08 2009-07-22 新光电气工业株式会社 具有连接到布线的贯穿通道的衬底及其制造方法
CN101069458B (zh) * 2005-07-07 2010-04-07 揖斐电株式会社 多层印刷电路板
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US8212363B2 (en) 2005-07-07 2012-07-03 Ibiden Co., Ltd. Multilayer printed wiring board
CN101772261B (zh) * 2005-07-07 2012-08-29 揖斐电株式会社 多层印刷电路板
US8481424B2 (en) 2005-07-07 2013-07-09 Ibiden Co., Ltd. Multilayer printed wiring board
CN101352109B (zh) * 2006-02-22 2010-09-22 揖斐电株式会社 印刷线路板及其制造方法
CN101790283B (zh) * 2006-02-22 2012-08-29 揖斐电株式会社 印刷线路板
CN101888742B (zh) * 2006-02-22 2013-05-08 揖斐电株式会社 印刷线路板及其制造方法
CN102265709A (zh) * 2008-12-29 2011-11-30 揖斐电株式会社 印刷电路板及其制造方法
CN102014589A (zh) * 2009-09-04 2011-04-13 揖斐电株式会社 印刷线路板的制造方法
CN102573279A (zh) * 2010-11-17 2012-07-11 三星电子株式会社 半导体封装及其形成方法

Also Published As

Publication number Publication date
TW200302690A (en) 2003-08-01
US20030135994A1 (en) 2003-07-24
CN1230053C (zh) 2005-11-30
KR20030063140A (ko) 2003-07-28
JP2003218519A (ja) 2003-07-31
TW558932B (en) 2003-10-21
JP3807312B2 (ja) 2006-08-09

Similar Documents

Publication Publication Date Title
CN1230053C (zh) 印刷电路板及其制造方法
US10455704B2 (en) Method for copper filling of a hole in a component carrier
US7084509B2 (en) Electronic package with filled blinds vias
EP2424338B1 (en) Multilayer printed wiring boards with holes requiring copper wrap plate
KR101156256B1 (ko) 회로 캐리어 제조 방법 및 이 방법의 사용
KR101409710B1 (ko) 전도성 중합체의 전착 및 비전도성 기판의 금속화
US20140166355A1 (en) Method of manufacturing printed circuit board
WO2013030007A1 (en) Direct plating method
US6350365B1 (en) Method of producing multilayer circuit board
KR20030091793A (ko) 다층 회로기판과 그 제조법 및 다층 회로용 기판 및전자장치
JP3166442B2 (ja) 多層配線基板およびその製造方法
KR20030016515A (ko) 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법
JP2004047836A (ja) プリント配線板とその製造方法
CN1173616C (zh) 制作多层接线板的方法
KR20100109698A (ko) 인쇄회로기판의 제조방법
US20220279662A1 (en) Method of preparing a high density interconnect printed circuit board including microvias filled with copper
US20050157475A1 (en) Method of making printed circuit board with electroplated conductive through holes and board resulting therefrom
JP2001135750A (ja) 半導体パッケージ用基板の製造方法
JP2006339483A (ja) 配線基板の製造方法及び配線基板
JPH06224529A (ja) プリント配線板及びその製造方法
JP2005136282A (ja) 多層配線基板及びその製造方法
JP2005311244A (ja) 部分多層配線板およびその製造方法
JP2003008222A (ja) 高密度多層ビルドアップ配線板及びその製造方法
KR20030080413A (ko) 스텝 전류 밀도를 이용한 다층 인쇄회로기판용 마이크로비아홀의 전기도금 방법
JP2015173160A (ja) ビアフィリングめっき方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051130

Termination date: 20190117