TW558932B - Printed circuit board and manufacturing method therefor - Google Patents

Printed circuit board and manufacturing method therefor Download PDF

Info

Publication number
TW558932B
TW558932B TW092100818A TW92100818A TW558932B TW 558932 B TW558932 B TW 558932B TW 092100818 A TW092100818 A TW 092100818A TW 92100818 A TW92100818 A TW 92100818A TW 558932 B TW558932 B TW 558932B
Authority
TW
Taiwan
Prior art keywords
printed circuit
substrate
hole
circuit board
conductive
Prior art date
Application number
TW092100818A
Other languages
English (en)
Other versions
TW200302690A (en
Inventor
Takashi Shuto
Yasuhito Takahashi
Kenji Iida
Kenji Takano
Yukio Miyazaki
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200302690A publication Critical patent/TW200302690A/zh
Application granted granted Critical
Publication of TW558932B publication Critical patent/TW558932B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

558932 玖、發明說明 (發明說明應敘明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 【】 發明領域 本發明係關於一種用來製造使用作為形成多層印刷電 5 路板的核心材料之印刷電路板的方法。 t Tltr ^ 發明背景 第3圖為一具有習知的間隙介層引洞結構之多層印刷 電路板的截面圖。參考標記30指為該多層印刷電路板,參 10考標記3 1指為一雙面的印刷電路板,參考標記3 1A及3 1B 每個皆指為導電電路,參考標記3 1C指為一通孔(through hole),參考標記3丨〇指為一裝填孔洞的樹脂,參考標記 3 1E指為一絕緣基材,參考標記32指為一單面的印刷電路 板,參考標記32A指為一絕緣基材,參考標記33指為一場 15介層引洞(field via hole),及參考標記32B指為一導電電路。 在使用作為核心材料的雙面印刷電路板3丨之二表面的 每面上’提供至少一片單面印刷電路板32且於此之間提供 至少一片聚脂膠片35。在這些單面印刷電路板32每片中, 形成貫穿該絕緣基材32A的導電場介層引洞33。這些介層 20引洞將該單面印刷電路板32的導電電路32B電連接至該雙 面印刷電路板31的導電電路3丨八及3 1B。如顯示在此圖中 ,當將數片的單面印刷電路板32彼此積層在雙面印刷電路 板31的每邊上時,位於外面邊的單面印刷電路板之場介層 引洞33會電連接至位於内面邊鄰接的單面印刷電路板32之 6 558932 玖、發明說明 導電電路32。
此外,在雙面印刷電路板31中,為了將已提供在二表面 上之導電電路31A與31B彼此連接,故形成通孔3ic。此通孔 31C可藉由在形成雙面印刷電路板31的絕緣基材31E中形成一 5 孔洞,相繼地在上述提及的孔洞之内部表面上進行化學電鑛及 電鍍以形成一中空的圓柱狀導電路徑,以填充孔洞樹脂3 id裝 填因此形成的通孔,且拋光該雙面印刷電路板31之二表面的步 驟而形成。 如上所述,在使用作為核心材料的雙面印刷電路板31 10之製造方法中’該絕緣基材31E以雷射照射而在其中形成 該孔洞’然後藉由通孔電鑛方法形成該導電路徑。其次, 在該絕緣基材的表面上形成導電圖案,因此形成雙面印刷 電路板31。但是,因為該導電路徑與導電圖案以個別的步 驟形成’因此增加步驟的數目。此外,當使用精製製程來
15形成圖案時,於此會有無法獲得具有細微間距的圖案之嚴 重問題。 C發明内容]| 發明概要 因此,本發明之目標為提供一種可實現高裝填密度的 20印刷電路板及一種可減少製造步驟數目(因為可在相同步 驟中形成導電電鑛圖案及導電路徑)且形成具有細微間距 的圖案之製造方法。 為此目的,根據本發明的一個觀點,該用來製造印刷 電路板的方法包括:一在絕緣基材的預定位置中形成貫穿 7 558932 玖、發明說明 孔之步驟;一在已提供該貫穿孔的絕緣基材之前及後表面 上形成一光阻薄膜(每片皆具有預定的圖案)之步驟;一電 鏡该已提供光阻薄膜的絕緣基材之電鍍步驟,以便在該絕 緣基材的前及後表面上形成導電電鍍圖案且在該貫穿孔的 5内部表面上形成導電路徑,該些導電電鍍圖案可經由該些 導電路徑彼此連接;及隨後的移除步驟,以移除光阻薄膜 。因此’因為可在相同步驟中形成導電路徑及導電電鑛圖 案,故可減少製造步驟的數目,且可形成具有細微間距的 圖案’藉此可提供已達成高裝填密度的印刷電路板及其製 10 造方法。 根據上述描述的方法,該電鍍步驟可較佳地藉由無電 銅電鍍來進行。結果,可因為在相同步驟中形成導電路徑 及導電電鍍圖案而減少步驟數目,且可形成具有細微間距 的圖案,藉此可提供一已達成高裝填密度的印刷電路板及 15 其製造方法。 根據上述描述的方法,在該導電路徑已於該貫穿孔之 内部表面上形成後,較佳的是持續地進行電鍍步驟直到該 絕緣基材的全部表面(包括該貫穿孔形成的位置)接近平面 化。結果,因為可在相同步驟中形成導電路徑及導電電鍍 20圖案而減少步驟數目,且可形成具有細微間距的圖案,藉 此可提供已達成高裝填密度的印刷電路板及其製造方法。 上述描述的方法可在進行移除步驟之前進一步包含一 蝕刻該提供在絕緣基材的前及後表面上之導電電鍍圖案表 面的步驟。結果,可減少該導電電鍍圖案的不規則表面, 8 558932 玖、發明說明 此外,可調整其厚度。 在上述描述的方法中,較佳地持續該電鍍步驟直到在 該絕緣基材前表面上的導電電鍍圖案之厚度變成大於每個 貫穿孔的半徑。結果,因為可在相同步驟中形成導電路徑 5及導電電鍍圖案而減少步驟數目,且可形成具有細微間距 的圖案,藉此可提供已達成高裝填密度的印刷電路板及其 製造方法。 上述描述的方法可進一步包含一在彼此連接的導電電 鍍圖案上形成一絕緣層之步驟,及一在該絕緣層上形成一 10電路圖案的步驟,以便形成一向上建構的基材。結果,因 為可在相同步驟中形成導電路徑及導電電鍍圖案而減少步 驟數目,且可形成具有細微間距的圖案,藉此可提供已達 成高裝填密度的印刷電路板及其製造方法。 根據本發明的另一個觀點,該用來製造印刷電路板之 15方法包含·一製備一由二樹脂層形成且於其之間提供一中 間樹脂層的基材之步驟,該中間樹脂層的預定分解溫度高 於該二樹脂層每片的溫度;一以雷射照射該基材的預定位 置用以形成一貫穿孔之照射步驟,所以在二樹脂層的每片 中所形成之每個孔洞的直徑皆大於在該中間樹脂層中所形 20成的直徑;一在已提供貫穿孔的前及後表面基材上形成一 光阻薄膜(每片皆具有預定的圖案)之步驟;一電鑛已提供 光阻薄膜的基材之電鍍步驟’以便在該絕緣基材的前及後 表面上形成一導電電鑛圖案及在該貫穿孔的内部表面上形 成一導電路徑,該導電電鍍圖案已經由該導電路徑彼此連 9 玖、發明說明 接;及隨後的移除步驟,以移除該光阻薄膜。因此,因為 該基材可使用刀解溫度彼此不同的材料來形成,當對該基 材進行孔洞形成和_時,在具有高分解溫度的材料中所 形成之每個孔洞的直控會小於在具有低分解溫度的材料中 所形成之直徑。當對該基材進行電鍍時,此較小的孔洞會 封閉,且該由電錢所形成的導電路徑可同時地朝向形成此 較小孔洞之上邊及下邊位置而增加。因此,比較至該導電 路控在孔洞的-個方向上增加之實例,上述描述的電鑛步 驟可在短的時間週期内進行。 根據另-個觀點,該方法可進一步包含一使用高㈣ 來#刻基材的步驟’而該基材已提供該在照射步驟中所形 成的貫穿孔。結果,可容易地移除殘餘在該貫穿孔中的樹 脂。 根據本發明仍然另一個觀點,該印刷電路板包含一提 供貫穿孔的絕緣樹脂基材;一提供在該絕緣樹脂基材的前 及後表面上之導電電鍍圖案;及一提供在該貫穿孔的内部 表面上且將该些導電電鑛圖案彼此連結的導電路徑;其中 該導電電鑛圖案及導電路徑可藉由銅電鍍同時地形成。因 此,每個貫穿孔可填入足夠的電鍍量,此外,可同步地獲 得具有想要的厚度之導電電鑛圖案。 上述描述之本發明的印刷電路板可進一步包含一提供 在該印刷電路板的前及後表面上之絕緣層;及一提供在該 各別的絕緣層上之電路圖案,以便具有一向上建構的結構 。結果,因為可在相同步驟中形成導電路徑及導電電鍍圖 558932 玖、發明說明 案故可減少步驟數目,且可开彡& 1 元成八有細微間距的圖案,藉 此可提供已達成高裝填密度的印刷電路板及其製造方法。 圖式簡單說明 具體實施例 第1A至1G圖用來闡明根據本發明的第 其製造印刷電路板的圖式步驟圖; 第2A至2G圖用來闞明根據本發明的第二具體實施例 其製造印刷電路板的圖式步驟圖;及 第3圖為具有習知的間隙介層引洞結構之多層印刷電 路板的截面圖。
【實施方式;J 較佳實施例之詳細說明 第一具體實施例 第1A至1G圖用來闡明根據本發明的第一具體實施例 其製造印刷電路板的步驟圖。 15 參考標記1指為一絕緣基材,參考標記1B指為一導電 電路,參考標圮1C指為一貫穿孔(通孔),參考標記m指為 一乾薄膜光阻,參考標記1E指為一電鍍層及參考標記1]?指 為一絕緣材料。 如顯示在第1A圖,首先製備絕緣基材1。絕緣基材1可 20例如由玻璃布料環氧樹脂、玻璃布料雙馬來醯亞胺三畊樹 脂、玻璃布料聚(伸苯基醚)樹脂或聚醯亞胺_芳族聚醯胺液 晶聚合物所形成。該已製備的絕緣基材1可例如由厚度約 50微米的熱固性環氧樹脂形成。在此絕緣基材1中,該貫 穿孔1C可藉由雷射機器而提供。該雷射機器可藉由一種脈 11 558932 玖、發明說明 衝產生型式c〇2氣體雷射束機器來進行。該機器可在下列 條件下進行,其中該脈衝能量範圍為〇.1至1.〇亳焦耳,該 脈衝寬度範圍為1至1〇〇微秒,及該射擊數目範圍為2至5〇 。藉由此雷射機器所形成的貫穿孔1C之直徑dl約60微米及 5直徑d2約40微米。隨後地,為了移除殘餘在該貫穿孔1(:中 的樹脂,可藉由氧電漿放電、電暈放電、使用過錳酸鉀處 理或其類似方法進行去膠潰製程。此外,在該貫穿孔1 C的 内部表面及該絕緣基材1的前及後邊之全部表面上,進行 無電極電鍍。藉此無電極電鍍所形成的層厚度約4,5〇〇A。 〇 其认’將4乾薄膜光阻提供在該絕緣基材1的前及後 表面上。特別地,此乾薄膜光阻為鹼性顯影型式且具有感 光性。此乾薄膜光阻的厚度為約40微米。隨後,進行該乾 薄膜光阻的曝光及顯影,因此形成每個具有想要的圖案之 光阻薄膜1D,如第1B圖所顯示。 5 其次’第1C圖為電鍵處理的進行狀態圖。該電鑛處理 可使用由第1A圖所顯示的無電極電鍍步驟而形成之層作為 電極,利用DC電鍍方法進行。此外,形成此電鍍層1E的 材料可為銅、錫、銀、焊接劑、銅與錫的合金、銅與銀的 合金或其類似物’且可使用任何型式能使用於電鍍的金屬 0 。將提供有乾薄膜光阻1D(其可以顯示在第1B圖中的步驟 獲得)的絕緣基材1浸入一電鍍浴中。因此,電鍍層1]£可在 貫穿孔1C的内部表面上及在該絕緣基材1的前後表面上同 時地成長,所以電鍍層1E的厚度會增加。當該電鍍在進行 時,該電鍍層1E會在貫穿孔1C的内部表面上(每邊具有一 12 558932 玖、發明說明 從底部表面部分至頂端表面部分傾斜之截面)成長,因此 ,每個貫穿孔1C的底部部分可由電鍍層比封閉。 此外,如第1D圖所顯示,可對顯示在第lc圖中的絕 緣基材1狀態持續地進行電鍍,所以在該絕緣基材丨的前及 5後表面上所形成的電鍍層1E之厚度tl會增加至約60微米。 因此,該絕緣基材1的前及後表面(包括形成貫穿孔的位置) 大致平面化。隨後’為了減低在該絕緣基材1的前及後表 面每邊上形成的電鍍層1E之不規則性並調整其厚度,則會 蝕刻進行。用於此蝕刻之蝕刻溶液包括氣化銅。 10 藉由使用半添加劑方法,可因為在相同步驟中形成導 電路徑及導電電鑛圖案而減少步驟數目,此外,可形成具 有細微間距的圖案,藉此可獲得一已達成高裝填密度的印 刷電路板及其製造方法。 其次,如第1E圖所顯示,可移除提供在該絕緣基材! 15的前及後表面上之乾薄膜光阻ID。其移除方法可使用一移 除劑來進行。在此具體實施例中所使用的移除劑可例如為 一種以鹼性為基礎的移除劑。因此,在移除該乾薄膜光阻 1D後,已部分曝露出以顯示在第ία圖的步驟所形成之無 電極電鍍層,如顯示在第1E圖。隨後,蝕刻該無電極電鍍 20層1E。使用在此具體實施例中的蝕刻溶液可例如為一種過 氧化氫與硫酸的混合物。 其次,如顯示在第1F圖,在該絕緣材料層1F於該絕緣 基材1的前及後表面和該無電極電鍍層1E上形成後,進一 步在該絕緣材料層1F上形成一電路圖案,因此形成一向上 13 558932 玖、發明說明 建構的基材。至於用來塗佈該絕緣材料1F的方法,可提及 的實例有旋轉塗佈、簾幕塗法、喷灑塗佈法或真空積層加 壓法。可使用在此具體實施例中的絕緣材料有例如熱固性 環氧樹脂。由該因此塗佈的絕緣材料1F所製得之層的厚度 5範圍約30至50微米。此外,在提供於絕緣基材1的二表面 上之絕緣材料層1F上形成上述提及的電路圖案,因此形成 一多層結構。在將導電材料提供於每層絕緣材料巧上後, 上述提及的圖案之形成可主要地藉由將一光阻材料塗佈在 導電材料上,進行該光阻材料的曝光及顯影,然後蝕刻該 1〇導電材料而進行。特別地,可形成一四層印刷電路板ig。 再者,如顯示在第1G圖,可在因此形成的四層印刷電 路板1G之最上面及最底部表面上形成其它電路圖案,因此 形成一向上建構的基材。特別地,可獲得一六層印刷電路 板1H。 15 第二具體實施例 第2A至2G圖用來闡明根據本發明之第二具體實施例 其製造印刷電路板的步驟圖。顯示在第二具體實施例的第 2A、2B、2C、2D、2E、2F及2G圖之步驟各別與顯示在第 一具體實施例的第ΙΑ、1B、1C、ID、IE、1F及1G圖之步 2〇驟相符合。於此之後,將主要描述第二具體實施例與第一 具體實施例的不同點。 首先製備顯示在第2 A圖的絕緣基材1。此絕緣基材i具 有一三層結構,其中該第二絕緣基材12提供在第一絕緣基 材11的前表面上,而第三絕緣基材13則提供在其後表面上 14 558932 玖、發明說明 。該第一絕緣基材11、第二絕緣基材12及第三絕緣基材13 可由選自於在第一具體實施例中提及的那些材料形成。特 別地,該第一絕緣基材11由以芳族聚醯胺或環氧樹脂為基 礎的樹脂形成。此第一絕緣基材11之厚度約25微米及熱分 5 解溫度約500°C。此外,該各別提供在第一絕緣基材11的 前及後表面上之第二及第三絕緣基材12及13則由相同材料 形成。特別是,該第二及第三絕緣基材12及13可由熱固性 環氧樹脂形成。這些第二及第三絕緣基材12及13每片之厚 度約12.5微米及熱分解溫度約3〇(Tc。在此絕緣基材1中利 10用雷射機器形成貫穿孔1C。該雷射機器可如在第一具體實 施例中般進行。但是,因為第一絕緣基材n的分解溫度與 第二及第三絕緣基材12及13每片的皆不同,故第一絕緣基 材11的孔洞直徑與第二及第三絕緣基材12及13每片的不同 。在具有低分解溫度的第二絕緣基材12上所形成之孔洞直 15徑大於具有高分解溫度的第一絕緣基材u。更詳細的是, 在該第二絕緣基材12中形成的孔洞具有一錐形的橫截面形 狀。為了增加在第二絕緣基材12與第一絕緣基材丨丨之孔洞 直徑間的差異,隨後姓刻具有貫穿孔⑴的絕緣基材u。使 用於此姓刻的餘刻溶液包含高猛酸。由熱固性環氧樹脂形 20成的第二及第三絕緣基材12及13比以芳族聚酿胺或環氧樹 脂為基礎的樹脂所形成之第一絕緣基材⑽易餘刻。結果 在第-絕緣基材12的頂端表面處之孔洞直徑们與在其因 此形成的底部表面處之直㈣各別約5〇及4〇微米。在第一 絕緣基材U中所形成的孔洞直徑d5為約3〇微求,及在第三 15 558932 玫、發明說明 絕緣基材13中所形成的孔洞直徑如約扣微米。這三個孔洞 可形成該貫穿孔1C。在該貫穿孔1C的全部内部表面和該 絕緣基材1的全部前及後表面上進行無電極電鍍。此由無 電極電鍍所形成的層厚度約4,500A。 5 其次’如第⑶圖所顯示(其在某種程度上等於第一具 體實施例)’在5亥絕緣基材1的前及後表面上提供一乾薄膜 光阻1D。 其次,第2C圖為電鍍的進行狀態圖。如在第一具體實 施例中般,將已提供乾薄膜光阻1D(其於第2B圖所顯示的 10 步驟中形成)之絕緣基材1浸入電鍍浴中。因此,該電鍵層 1E會同時地在貫穿孔ic的全部内部表面和絕緣基材1的全 部前及後表面上方成長,所以電鍍層1E的厚度會增加。當 電鍍進行時,在第一絕緣基材11中形成的孔洞首先會填滿 該成長的電鍍層1E,所以上述描述的孔洞因此封閉。因為 15 該電鍍層1E同時朝向該位置(第一絕緣基材11已於此形成 孔洞)的上邊及下邊成長,比較至該電鍍層在該孔洞的一 個方向上成長之實例(如第一具體實施例般),該電鍍時間 可縮短。 以等於第一具體實施例中之方法的順序進行則顯示在 20 第2D至2G圖中的隨後步驟。 在此具體實施例中,如上所述,該電鍍層可藉由顯示 在第2A圖中的無電極電鍍步驟而獲得,然後在上述提及的 無電極電鍍層上以第2C圖所顯示的步驟進行電鍍,因此形 成該具有想要的厚度之電鍍層。但是,具有想要的厚度之 16 558932 玖、發明說明 電鍍層僅可藉由顯示在第2A圖步驟中所進行的無電極電錢 而形成。 如已參考至第一及第二具體實施例而因此描述,當使 用本發明之方法來製造印刷電路板時,因為可在相同步騍 5中形成導電路徑及導電電鍵圖案而可減少步驟數目,且可 形成具有細微間距的圖案,藉此可獲得已實現高裝填密度 的印刷電路板及其製造方法。 【圖式簡單說明】 第1A至1G圖用來闡明根據本發明的第一具體實施例 10 其製造印刷電路板的圖式步驟圖; 第2A至2G圖用來闡明根據本發明的第二具體實施例 其製造印刷電路板的圖式步驟圖;及 第3圖為具有習知的間隙介層引洞結構之多層印刷電 路板的截面圖。 15 【圖式之主要元件代表符號表】 12…第二絕緣基材 13···第三絕緣基材 30…多層印刷電路板 1...絕緣基材 IB. ..導電電路 IC. ..貫穿孔 1D…光阻薄膜 1E...電鍍層 1F···絕緣材料層 1G···四層印刷電路板 1H.··六層印刷電路板 11···第一絕緣基材 31···雙面印刷電路板 31A···導電電路 31B··.導電電路 31C.··通孑匕 3 1D···裝填孔洞的樹脂 31E.··絕緣基材 17 558932 玖、發明說明 32...單面印刷電路板 32A...絕緣基材 32B…導電電路 3 3...場介層引洞 35…聚脂膠片 dl...直徑 d2...直徑 d3...孔洞直徑 d4...直徑 d5...孑L 洞 i # d6…孔洞直徑 tl...厚度
18

Claims (1)

  1. 558932 拾、申請專利範圍 i 一種用來製造印刷電路板之方法,其包含: 一在一絕緣基材的預定位置處形成一貫穿孔的步 驟; 一在該已提供貫穿孔的絕緣基材之前及後表面上 形成每片皆具有預定圖案的光阻薄膜之步驟; 一電鍍該已提供光阻薄膜的絕緣基材之電鍍步驟 ’以便在邊絕緣基材的前及後表面上形成一導電電錢 圖案且在該些貫穿孔的内部表面上形成一導電路徑, 4些導電電鍍圖案可經由該導電路徑彼此連接;及 10 长 一隨後的移除步驟,以移除該光阻薄膜。 2·如申請專利範圍第1項之用來製造印刷電路板的方法, 其中該電鍍步驟可藉由無電銅電鍍來進行。 3·如申請專利範圍第2項之用來製造印刷電路板的方法, 其中在該貫穿孔的内部表面上形成該導電路徑後,持 15 續地進行該電鍍步驟直到該絕緣基材的全部表面(包括 已形成貫穿孔的位置)大致平面化。 4·如申請專利範圍第1項之用來製造印刷電路板的方法, 在進行隨後的移除步驟之前更包含一蝕刻已提供在該 絕緣基材的前及後表面上之導電電鍍圖案表面的步驟。 •如申請專利範圍第1或2項之用來製造印刷電路板的方 法’其中持續地進行該電鍍步驟直到在該絕緣基材的 前表面上之導電電鍍圖案的厚度變成大於每個貫穿孔 的半彳呈。 6·如申請專利範圍第1、2及4項中之一項之用來製造印刷 19 558932 拾、申請專利範圍 電路板的方法,更包含一在該彼此連接的導電電鍍圖 案上形成一絕緣層的步驟,及一在該絕緣層上形成一 電路圖案的步驟,以便形成一向上建構的基材。 7·如申請專利範圍第3項之用來製造印刷電路板的方法, 5 更包含一在該彼此連接的導電電鍍圖案上形成一絕緣 層的步驟,及一在該絕緣層上形成一電路圖案的步驟 ,以便形成一向上建構的基材。 8.如申請專利範圍第5項之用來製造印刷電路板的方法, 更包含一在該彼此連接的導電電鍍圖案上形成一絕緣 1〇 層之步驟,及一在該絕緣層上形成一電路圖案的步驟 ,以便形成一向上建構的基材。 9· 一種用來製造印刷電路板之方法,其包含: 一製備一由二樹脂層形成且於其之間提供一中間 樹脂層的基材之步驟,其中該中間樹脂層的預定分解 15 溫度高於該二樹脂層每層; 一以雷射照射該基材的預定位置用以形成一貫穿 孔的照射步驟,所以在該二樹脂層的每層中所形成之 每個孔洞的直徑大於在該中間樹脂層中所形成的直徑; 一在該已提供貫穿孔的基材之前及後表面上形成 20 一每片具有預定圖案的光阻薄膜之步驟; 一電鍍該已提供光阻薄膜的基材之電鑛步驟,以 便同時在該絕緣基材的前及後表面上形成一導電電鑛 圖案及在該貫穿孔的内部表面上形成一導電路徑,該 些導電電鍍圖案可經由該導電路徑彼此連接;及 20 558932 拾、申請專利範圍 一隨後的移除步驟,以移除該光阻薄膜。 10.如申請專利範圍第9項之用來製造印刷電路板的方法, 更包含一使用咼猛酸來姓刻該基材的步驟,而該基材 已提供一已在照射步驟中形成的貫穿孔。 u· —種印刷電路板,其包含: 一提供有貫穿孔的絕緣樹脂基材; &供在该絕緣樹脂基材的前及後表面上之導電 電鑛圖案;及 一 &供在該貫穿孔的内部表面上之導電路徑; 其中该導電電鑛圖案及導電路徑可藉由銅電鑛同 時地形成。 12·如申請專利範圍第11項之印刷電路板,更包含: 一提供在該印刷電路板的前及後表面上之絕緣層 ;及一提供在該絕緣層上之電路圖案,以便具有一向 上建構的結構。 13 · —種製造印刷電路板之方法,其包含: 一在一絕緣基材的預定位置處形成一貫穿孔的步 驟; 一在該絕緣基材的前及後表面上形成一每片皆具 有預定圖案的光阻薄膜之步驟; 一電鍍該絕緣基材之步驟,以便在該絕緣基材之 前及後表面上形成一導電電鍍圖案及在該貫穿孔的内 部表面上形成一導電路徑,該導電電鍍圖案可經由該 導電路徑彼此連接;及 21 558932 拾、申請專利範圍 一移除該光阻薄膜的步驟。 14· 一種製造印刷電路板之方法,其包含: 一製備一由二樹脂層形成且於其之間提供一中間 樹脂層的基材之步驟,該中間樹脂層的預定分解溫度 5 高於該二樹脂層每層的溫度; 一以雷射照射該基材的預定位置用以形成一貫穿 孔的照射步驟,所以在該二樹脂層的每層中所形成之 每個孔洞的直徑大於在該中間樹脂層中所形成的直徑; 一在該基材的前及後表面上形成一每片具有一預 10 定圖案的光阻薄膜之步驟; 電鍍該基材的步驟,以便同時地在該絕緣基材 的刖及後表面上形成一導電電鍍圖案及在該貫穿孔的 内。卩表面上形成一導電路徑,該些導電電鍍圖案可經 由該導電路徑彼此連接;及 15 一移除步驟,以移除該光阻薄膜。
    22
TW092100818A 2002-01-18 2003-01-15 Printed circuit board and manufacturing method therefor TW558932B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002009747A JP3807312B2 (ja) 2002-01-18 2002-01-18 プリント基板とその製造方法

Publications (2)

Publication Number Publication Date
TW200302690A TW200302690A (en) 2003-08-01
TW558932B true TW558932B (en) 2003-10-21

Family

ID=19191534

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092100818A TW558932B (en) 2002-01-18 2003-01-15 Printed circuit board and manufacturing method therefor

Country Status (5)

Country Link
US (1) US20030135994A1 (zh)
JP (1) JP3807312B2 (zh)
KR (1) KR20030063140A (zh)
CN (1) CN1230053C (zh)
TW (1) TW558932B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4280583B2 (ja) * 2003-08-25 2009-06-17 新光電気工業株式会社 ヴィアの形成方法
JP3987521B2 (ja) * 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
US20060289202A1 (en) * 2005-06-24 2006-12-28 Intel Corporation Stacked microvias and method of manufacturing same
US7759582B2 (en) 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
WO2008069055A1 (ja) * 2006-11-28 2008-06-12 Kyocera Corporation 配線基板およびそれを用いた半導体素子の実装構造体
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
JP4748281B2 (ja) * 2008-03-26 2011-08-17 株式会社村田製作所 配線基板の製造方法及び配線基板
KR20090110596A (ko) * 2008-04-18 2009-10-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2010045155A (ja) * 2008-08-12 2010-02-25 Fcm Kk 多層積層回路基板
JP2010062372A (ja) * 2008-09-04 2010-03-18 Fcm Kk 多層積層回路基板の製造方法
CN101790903B (zh) * 2008-09-30 2012-04-11 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US20110056838A1 (en) * 2009-09-04 2011-03-10 Ibiden, Co., Ltd. Method of manufacturing printed wiring board
US8304657B2 (en) 2010-03-25 2012-11-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5432800B2 (ja) * 2010-03-31 2014-03-05 京セラSlcテクノロジー株式会社 配線基板の製造方法
JP2012094662A (ja) * 2010-10-26 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN103517583B (zh) * 2012-06-27 2016-09-28 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
JP2014045020A (ja) * 2012-08-24 2014-03-13 Ibiden Co Ltd プリント配線板の製造方法
JP2017123459A (ja) 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板
CN110612783B (zh) * 2017-05-16 2022-11-01 住友电工印刷电路株式会社 印刷配线板及其制造方法
US10950463B2 (en) * 2019-01-31 2021-03-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Manufacturing trapezoidal through-hole in component carrier material
US20220418106A1 (en) * 2019-12-04 2022-12-29 Lg Innotek Co., Ltd. Printed circuit board

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017968A (en) * 1975-09-18 1977-04-19 Jerobee Industries, Inc. Method of making plated through hole printed circuit board
US4285780A (en) * 1978-11-02 1981-08-25 Schachter Herbert I Method of making a multi-level circuit board
US4604799A (en) * 1982-09-03 1986-08-12 John Fluke Mfg. Co., Inc. Method of making molded circuit board
US4706167A (en) * 1983-11-10 1987-11-10 Telemark Co., Inc. Circuit wiring disposed on solder mask coating
JPH02106091A (ja) * 1988-10-15 1990-04-18 Hitake Seiko Kk 両面パターンの形成方法
JPH06232560A (ja) * 1992-04-27 1994-08-19 Tokuyama Soda Co Ltd 多層回路基板及びその製造方法
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5707893A (en) * 1995-12-01 1998-01-13 International Business Machines Corporation Method of making a circuitized substrate using two different metallization processes
JP2921504B2 (ja) * 1996-08-23 1999-07-19 日立エーアイシー株式会社 多層プリント配線板およびその製造方法
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
CN101106872B (zh) * 1997-07-08 2010-06-23 伊比登株式会社 印刷电路板及其制造方法
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板,多層配線基板およびその製造方法
JP3904361B2 (ja) * 2000-01-27 2007-04-11 日本特殊陶業株式会社 配線基板の製造方法
JP2002009435A (ja) * 2000-06-20 2002-01-11 Sumitomo Heavy Ind Ltd 有機物基板におけるビア処理方法及びビア形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US8212363B2 (en) 2005-07-07 2012-07-03 Ibiden Co., Ltd. Multilayer printed wiring board
US8481424B2 (en) 2005-07-07 2013-07-09 Ibiden Co., Ltd. Multilayer printed wiring board

Also Published As

Publication number Publication date
US20030135994A1 (en) 2003-07-24
CN1433256A (zh) 2003-07-30
JP2003218519A (ja) 2003-07-31
KR20030063140A (ko) 2003-07-28
JP3807312B2 (ja) 2006-08-09
TW200302690A (en) 2003-08-01
CN1230053C (zh) 2005-11-30

Similar Documents

Publication Publication Date Title
TW558932B (en) Printed circuit board and manufacturing method therefor
TWI334757B (zh)
JP2017143254A (ja) 積層埋込キャパシタを有する配線基板及びその製造方法
KR20030080023A (ko) 플렉서블 배선 기판의 제조 방법
KR20130096222A (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
KR20110025612A (ko) 프린트 배선판의 제조 방법
US6350365B1 (en) Method of producing multilayer circuit board
JP4128649B2 (ja) 薄膜多層回路基板の製造方法
JPH1167961A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP3596374B2 (ja) 多層プリント配線板の製造方法
JP2004193520A (ja) プリント配線板の製造方法
JP4052434B2 (ja) 多層基板及びその製造方法
JP4127213B2 (ja) 半導体装置用両面配線テープキャリアおよびその製造方法
JP4153328B2 (ja) 多層プリント配線板の製造方法
JPH11298141A (ja) 電子装置の製造方法
JP2005333050A (ja) プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
JP2005251894A (ja) プリント配線板の製造方法
CN113873786B (zh) 一种电路板的加工方法及电路板
TW466733B (en) Resin laminated wiring sheet, wiring structure using the same, and production method thereof
JP4934901B2 (ja) 多層プリント配線板及びその製造方法
JP2004059952A (ja) フレキシブル多層配線基板の電解めっき方法
JP2004288748A (ja) 配線板の製造方法
JP5452759B1 (ja) 配線基板の製造方法
JP2003017848A (ja) フィルドビア構造を有する多層プリント配線板の製造方法
KR20030080413A (ko) 스텝 전류 밀도를 이용한 다층 인쇄회로기판용 마이크로비아홀의 전기도금 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees