KR20130096222A - 프린트 배선판의 제조 방법 및 프린트 배선판 - Google Patents

프린트 배선판의 제조 방법 및 프린트 배선판 Download PDF

Info

Publication number
KR20130096222A
KR20130096222A KR1020137001688A KR20137001688A KR20130096222A KR 20130096222 A KR20130096222 A KR 20130096222A KR 1020137001688 A KR1020137001688 A KR 1020137001688A KR 20137001688 A KR20137001688 A KR 20137001688A KR 20130096222 A KR20130096222 A KR 20130096222A
Authority
KR
South Korea
Prior art keywords
layer
copper
copper plating
thickness
less
Prior art date
Application number
KR1020137001688A
Other languages
English (en)
Other versions
KR101882530B1 (ko
Inventor
히로토 이이다
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20130096222A publication Critical patent/KR20130096222A/ko
Application granted granted Critical
Publication of KR101882530B1 publication Critical patent/KR101882530B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

특수한 설비를 도입하지 않고 미세한 회로 형성을 행하는 것이 가능한 프린트 배선판을 저비용으로 그리고 높은 수율로 제조하기 위한 프린트 배선판의 제조 방법, 및 이러한 방법으로 제조된 프린트 배선판을 제공한다. 이 과제를 해결하기 위해, 절연층을 개재하여, 접착면의 표면 거칠기(Rzjis)가 2㎛ 이하이고 두께가 5㎛ 이하인 무조화 동박을 이용하여 형성된 동박층과, 도체층을 적층한 구성을 구비하는 적층체를 형성하고, 동박층 측으로부터 블라인드 비아를 형성하고, 동박층 상에 무전해 동도금층을 형성하고, 당해 절연층 상에 마련되는 동층의 총 두께가 15㎛ 이하가 되도록 전해 동도금층을 형성함과 함께, 블라인드 비아의 충전 도금을 완료하고, 두께가 15㎛ 이하인 에칭 레지스트층을 형성하고, 에칭 처리를 실시하여 배선 패턴을 형성하는 방법을 채용하였다.

Description

프린트 배선판의 제조 방법 및 프린트 배선판{METHOD FOR PRODUCING PRINTED WIRING BOARD, AND PRINTED WIRING BOARD}
본 발명은 층간 접속 방식으로서 필드 비아(Filled VIA)를 채용한 프린트 배선판의 제조 방법 및 프린트 배선판에 관한 것으로, 특히 서브트랙티브법(Subtractive Process)에 의해 배선 패턴이 형성되는 프린트 배선판의 제조 방법 및 프린트 배선판에 관한 것이다.
컴퓨터의 마이크로프로세서 등으로 사용되는 반도체 집적회로 소자(이하, ‘반도체 소자’라고 칭한다.)는 최근 더욱 고속화, 다기능화되고 있다. 이러한 반도체 소자의 고속화, 다기능화에 수반하여 반도체 소자의 단자간 피치는 더욱 좁아지는 경향에 있다. 이 때문에, 반도체 소자가 탑재되는 프린트 배선판인 패키지 기판 등(이하, ‘패키지 기판 등’이라고 칭한다.)에는 반도체 소자의 단자간의 협피치화에 수반하여 더욱 미세한 배선 패턴이 요구되고 있다.
그런데, 패키지 기판 등에서는 반도체 소자가 탑재되는 외층 회로(표층 회로)와 내층 회로는 블라인드 비아 홀(비관통공)이나 쓰루 홀(관통공)에 의해 층간 접속이 행해진다. 예를 들어, 특허문헌 1에는, 패키지 기판 등을 제조하는 방법으로서, 내층 회로를 형성한 내층 기판 위에, 절연층과 외층이 되는 동박을 적층하고, 층간 접속을 위한 비관통공과 관통공을 형성하고, 비관통공 내부, 관통공 내부, 및 외층의 동박 상에 무전해 동도금층과 전기 동도금층을 형성하고, 비관통공 및 관통공에 의해 외층과 내층과의 층간 접속을 행하는 방법이 기재되어 있다. 이때, 비관통공 내부에는, 무전해 동도금과 전기 동도금에 의해 홀 내부를 충전한 필드 비아가 형성되어 있다. 또한, 관통공의 내벽 상에는, 무전해 동도금층과 전해 동도금층으로 이루어지는 소정의 두께의 동도금층이 형성되어 있다. 그리고, 서브트랙티브법에 의해 외층 회로가 형성된다. 한편, 현재 시장에서 유통되고 있는 패키지 기판 등에는, 반도체 소자의 단자간의 협피치화에 대응하기 위해, 외층 회로에는 예를 들어, 배선 패턴의 피치 폭이 40㎛ 이하, 라인/스페이스(이하, L/S)가 20㎛/20㎛ 이하인 미세한 배선 패턴이 요구되고 있다.
특허문헌 1: 일본 특허 공개 2009-239188호 공보
그런데, 상기 특허문헌 1에서는, 층간 접속을 확실한 것으로 하기 위해서, 관통공의 내벽 상에 약 35㎛ 두께의 동도금층을 형성하고 있다. 이 경우, 동박층의 표면에도 약 35㎛ 두께의 동도금층이 형성되게 된다. 따라서, 특허문헌 1에 기재된 방법을 이용하여 서브트랙티브법으로 L/S=20㎛/20㎛ 이하의 미세한 배선 패턴을 형성하는 것은 매우 곤란해진다. 당해 동층의 두께가 너무 두껍기 때문이다.
또한, 특허문헌 1에 기재된 방법에서는, 조화(粗化) 처리를 실시한 동박을 사용하고 있다. 가령 특허문헌 1에 기재의 동층을, 더욱 하프 에칭에 의해 두께를 삭감한 경우라도, 조화 처리 부분을 완전히 용해하기 위해서는 오버 에칭을 필요로 하기 때문에, L/S=20㎛/20㎛ 이하의 미세한 배선 패턴을 형성하는 것은 곤란하다.
또한, 특허문헌 1에 기재된 방법에서는, 동박을 하프 에칭한 후 동도금을 행하고, 또한 동도금층 형성 후에 하프 에칭을 실시하고 있다. 이와 같이 하프 에칭의 횟수가 증가하고, 에칭 제거할 때의 동층의 두께가 증가함에 따라, 동층 두께의 면내(面內) 편차도 커지고, 설계대로 패턴 형성을 행할 수 없어서, 회로의 형성 정밀도의 저하를 초래한다.
한편, 서브트랙티브법에 의해 이와 같은 미세한 레벨의 회로 형성을 행하는 방법으로서, 진공 에칭(vacuum etching), 이방성 에칭(anisotropic etching) 등이 알려져 있지만, 어느 방법도 모두 특수한 설비나 에칭액의 관리 등이 필요해진다.
또한, 세미 애디티브법(Semi Additive Process)을 적용하면, 이러한 미세한 회로 형성을 행하는 것이 가능하다. 그렇지만, 세미 애디티브법은 서브트랙티브법에 비해 일반적으로 제조 비용이 높아지고, 수율도 낮아진다. 또한, 세미 애디티브법에 의해 배선 패턴을 형성함과 함께, 예를 들어 층간 접속을 행하기 위한 블라인드 홀을 전해 동도금으로 충전한다고 하면, 20㎛ 이상의 도금 두께가 필요해진다.
상술한 바와 같이, 시장에서는 특수한 설비를 도입하지 않고, 반도체 소자의 단자간의 협피치화에 대응한 미세한 회로 형성을 저비용으로 그리고 높은 수율로 제조하는 것이 가능한 프린트 배선판의 제조 방법, 및 이러한 방법으로 제조된 프린트 배선판이 요구되고 있다.
그래서, 본 발명자는 연구를 거듭한 결과, 본 발명에 따른 프린트 배선판의 제조 방법 및 프린트 배선판에 상도하여 상기 목적을 달성하는 데 이르렀다.
상기 목적을 달성하기 위하여, 본 발명에 따른 프린트 배선판의 제조 방법은, 절연층을 개재하여, 접착면(접합면)의 표면 거칠기(Rzjis)가 2㎛ 이하이고 두께가 5㎛ 이하인 무조화(無粗化) 동박을 이용하여 형성된 동박층과, 도체층을 적층한 구성을 구비하는 적층체를 형성하는 적층체 형성 공정과, 당해 적층체에 대하여, 당해 동박층과 절연층을 관통하고, 상기 도체층을 바닥부로 하는 블라인드 홀을 형성하는 블라인드 홀 형성 공정과, 당해 동박층의 표면 및 당해 블라인드 홀의 내벽면 상에 무전해 동도금층을 형성하는 무전해 동도금 공정과, 절연층 상에 마련되는 동층의 총 두께가 15㎛ 이하가 되도록 상기 무전해 동도금층의 표면에 전해 동도금층을 형성함과 함께, 당해 전해 동도금층의 표면과 같은 위치 정도까지 블라인드 홀을 충전하는 패널 도금 공정과, 당해 동층의 표면에, 두께가 15㎛ 이하인 에칭 레지스트층을 형성하는 에칭 레지스트 형성 공정과, 에칭 레지스트층 형성 후의 동층을 에칭하여 배선 패턴을 형성하는 에칭 공정을 구비하는 것을 특징으로 한다.
본 발명에 따른 프린트 배선판의 제조 방법에서는, 상기 무전해 동도금 공정에 있어서, 상기 무전해 동도금 후의 상기 동박층의 층 두께와 상기 무전해 동도금층의 층 두께를 더했을 때의 두께가 3㎛ 이하인 것이 바람직하다.
본 발명에 따른 프린트 배선판의 제조 방법에서는, 상기 에칭 공정에서 형성하는 배선 패턴이 L/S=20㎛/20㎛ 이하인 것이 바람직하다.
본 발명에 따른 프린트 배선판의 제조 방법에서는, 상기 적층체 형성 공정에 있어서, 상기 절연층을 개재하여 상기 무조화 동박과 상기 도체층을 적층할 때, 상기 무조화 동박의 접착면에, 상기 절연층과의 접착성을 확보하기 위한 프라이머 수지층을 구비한 프라이머 수지층 부착 동박을 이용하는 것이 바람직하다.
본 발명에 따른 프린트 배선판은, 절연층을 개재하여, 동층과 도체층이, 당해 도체층을 바닥부로 하는 필드 비아에 의해 층간 접속된 프린트 배선판으로서, 당해 동층은 접착면의 표면 거칠기(Rzjis)가 2㎛ 이하이고 두께가 5㎛ 이하인 무조화 동박을 이용하여 형성된 동박층, 무전해 동도금층 및 전해 동도금층을 순서대로 적층한 구성을 구비하는 것이며, 상기 전해 동도금층은 패널 도금법에 의해 절연층 상에 마련되는 동층의 총 두께(D)가 15㎛ 이하가 되도록 상기 무전해 동도금층의 표면에 형성된 것이며, 상기 필드 비아는 상기 전해 동도금층이 형성됨과 함께, 상기 전해 동도금층의 표면과 같은 위치 정도까지 전해 동도금에 의한 충전이 완료된 것인 것을 특징으로 한다.
본 발명에 따른 프린트 배선판에서는, 상기 동층에 있어서, 상기 무조화 동박층의 층 두께와 상기 무전해 동도금층의 층 두께를 더했을 때의 두께가 3㎛ 이하인 것이 바람직하다.
본 발명에 따른 프린트 배선판에서는, 상기 동층에는 L/S=20㎛/20㎛ 이하의 배선 패턴이 형성되는 것이 바람직하다.
본 발명에 따르면, 외층 회로와 내층 회로의 층간 접속 구조로서 필드 비아만 채용함으로써, 쓰루 홀을 이용해 층간 접속을 행하는 경우에 비해 블라인드 비아 내부의 충전 도금을 완료할 때까지 형성되는 전해 동도금층의 두께를 저감할 수 있다. 그 결과, 패널 도금 공정에서, 무전해 동도금층의 표면에 전해 동도금층을 형성함과 함께, 당해 전해 동도금층의 표면과 같은 위치 정도까지 블라인드 홀을 충전할 수 있어서, 절연층 상에 15㎛ 이하의 얇은 동층을 형성할 수 있다. 따라서, 무전해 동도금층 및 전해 동도금층 형성 후에 동층의 두께를 삭감하지 않고, 서브트랙티브법에 의해 L/S=20㎛/20㎛ 이하의 미세한 배선 패턴을 형성하는 것이 가능해진다.
또한 본 발명에서는, 접착면이 매우 평활한 무조화 동박을 이용하여 동박층을 형성하고 있기 때문에, 조화 처리 부분을 용해하기 위한 오버 에칭을 행할 필요가 없다. 따라서, 오버 에칭을 필요로 하는 경우에 비해 탑 폭의 감소를 억제할 수 있고, 더욱 미세한 배선 패턴을 형성할 수 있다.
또한 본 발명에서는, 두께가 5㎛ 이하인 극박 동박을 이용하여 동박층을 형성하고 있기 때문에, 무전해 동도금층 형성 전의 하프 에칭 공정을 생략할 수 있다. 또한 본 발명에서는, 절연층 상에 형성하는 동층의 총 두께가 15㎛ 이하가 되도록 전해 동도금층을 형성하기 때문에, 전해 동도금층 형성 후의 하프 에칭 공정을 생략할 수 있다. 따라서, 본 발명에 따르면, 하프 에칭에 의한 동층의 층 두께의 면내 편차가 커지는 것을 방지하고, 회로 형성 정밀도를 높여서, 얻어지는 회로의 신뢰성을 높일 수 있다.
이상으로부터, 본 발명에 따르면, 서브트랙티브법에 의해, 특수한 설비 등을 도입하지 않고, L/S=20㎛/20㎛ 이하의 미세한 배선 패턴을 저비용으로 그리고 높은 수율로 생산할 수 있다.
도 1은 본 발명에 따른 프린트 배선판의 층 구성을 모식적으로 나타내는 측면도이다.
도 2는 본 발명에 따른 프린트 배선판의 층 구성 및 블라인드 비아의 충전 도금 상태를 나타내는 광학 금속 현미경 사진이다.
도 3은 비교를 위한 프린트 배선판의 층 구성 및 블라인드 비아의 충전 도금 상태를 나타내는 광학 금속 현미경 사진이다.
도 4는 비교를 위한 프린트 배선판의 층 구성 및 블라인드 비아의 충전 도금 상태를 나타내는 광학 금속 현미경 사진이다.
이하, 본 발명에 따른 프린트 배선판 및 프린트 배선판의 제조 방법에 대한 실시의 형태를 순서대로 설명한다.
1. 프린트 배선판
먼저, 본 발명에 따른 프린트 배선판(100)에 대하여 설명한다. 본 발명에 따른 프린트 배선판(100)은, 양면 프린트 배선판, 혹은 도체 패턴을 3층 이상 가지는 다층 프린트 배선판이다. 본 발명에 따른 프린트 배선판은 미세한 배선 패턴의 형성이 가능하기 때문에, 예를 들어, 패키지 기판, 인터포저(interposer) 등으로 칭해지는 반도체 소자 탑재용의 프린트 배선판으로서 바람직하게 이용할 수 있다. 또한, 반도체 소자 탑재용의 프린트 배선판 뿐만 아니라, 마더 보드나 내층 회로로서 이용해도 되며, 당해 프린트 배선판의 용도에 특별히 한정은 없다. 또한, 이하에서, 도 1에 나타내는 동층(10)을 구성하는 도체 패턴과, 도체층(30)을 구성하는 도체 패턴을 구별하기 위해서, 동층(10)을 구성하는 도체 패턴을 배선 패턴(도시 생략)이라고 칭하고, 도체층(30)을 구성하는 도체 패턴을 회로 패턴(31)이라고 칭한다.
먼저, 본 발명에 따른 프린트 배선판(100)의 구성을 설명한다. 본 발명에 따른 프린트 배선판(100)은, 도 1에 나타내는 바와 같이, 절연층(20)을 개재하여 동층(10)과 도체층(30)이, 당해 도체층(30)을 바닥부로 하는 필드 비아(40)에 의해 층간 접속된 구성을 가진다. 여기서, 동층(10)과 도체층(30)이 층간 접속된다는 것은, 구체적으로는 동층(10)을 구성하는 배선 패턴과, 도체층(30)을 구성하는 회선 패턴(31)이 전기적으로 접속되는 것을 말한다. 여기서, 동층(10)은 동박층(11)과, 무전해 동도금층(12)과, 전해 동도금층(13)이 순서대로 적층된 구성을 가진다. 또한, 필드 비아(40)는 도체층(30)을 바닥부로 하고, 동층(10)과 절연층(20)을 관통하는 관통공(이하, 블라인드 홀(41)이라고 한다)의 내벽면이 무전해 동도금층(12)에 의해 피복되어 있고, 또한 블라인드 홀(41)의 내부는 전해 동도금층(13)의 표면과 같은 위치 정도까지 충전되어 있다. 여기서, ‘블라인드 홀(41)의 내부는 전해 동도금층(13)의 표면과 같은 위치 정도까지 충전되어 있다’란, 블라인드 홀(41)의 내부에 충전된 전해 동도금의 표면 위치와, 절연층(20) 상에 무전해 동도금층(12)을 개재하여 형성된 전해 동도금층(13)의 표면 위치가 대략 일치하고, 양 표면 위치의 깊이(두께) 방향의 어긋남이 5㎛ 이내인 것을 말한다. 본 발명에 따른 프린트 배선판(100)은, 주로 상기 도체층(30)의 하층에 도시하지 않은 절연층(20) 및 도체층을 더 구비한 다층 프린트 배선판(100)을 예로 들어 설명하지만, 본 발명에 따른 프린트 배선판(100)은 양면 프린트 배선판이어도 됨은 물론이다. 이하, 각 층의 구성 및 필드 비아(40)의 구성에 대하여 설명한다.
1-1 동층
동층(10)은, 반도체 소자가 탑재되는 외층 도체층이며, 상술한 바와 같이, 동박층(11)과, 무전해 동도금층(12)과, 전해 동도금층(13)이 순서대로 적층된 구성을 가진다. 당해 동층(10)의 총 두께(D)는 15㎛ 이하로 형성되어 있다. 여기서, 동층(10)의 총 두께(D)란, 동박층(11)의 층 두께(D1)와, 무전해 동도금층(12)의 층 두께(D2)와, 전해 동도금층(13)의 층 두께(D3)를 더한 총 두께(D=D1+D2+D3)를 말한다. 절연층(20) 상에 형성된 이들 각 층으로 이루어지는 동층(10)의 총 두께(D)를 15㎛ 이하로 함으로써, 서브트랙티브법에 의해 피치 폭 40㎛, 혹은 배선 패턴의 라인/스페이스 폭(이하, L/S)이 20㎛/20㎛ 이하인 미세한 배선 패턴을 형성할 수 있다. 미세한 배선 패턴을 형성 가능하게 하기 위해, 동층(10)의 총 두께(D)는 13㎛ 이하인 것이 바람직하고, 10㎛ 이하인 것이 더욱 바람직하다. 후술하는 본 발명에 따른 프린트 배선판의 제조 방법에 따르면, 동층(10)의 총 두께(D)를 10㎛ 이하로 하는 것이 가능하여, 더욱 미세한 배선 패턴의 형성이 가능하다. 단, 본 발명에 따른 프린트 배선판(100)에 있어서, 피치 폭 40㎛, 혹은 L/S=20㎛/20㎛를 넘는 배선 패턴을 형성해도 됨은 물론이다. 이하, 동층(10)을 구성하는 각 층에 대하여 설명한다.
<동박층>
동박층(11)은, 접착면의 표면 거칠기(Rzjis)가 2㎛ 이하이고 두께가 5㎛ 이하인 무조화 동박을 이용하여 형성된 것이다. 이 무조화 동박을 절연층(20) 상에 적층할 때는 표면 거칠기(Rzjis)가 2㎛ 이하인 평활한 접착면을 절연층(20) 상에 적층한다. 이와 같이, 평활한 접착면을 가지는 무조화 동박을 절연층(20)에 적층함으로써, 조화 처리 부분을 완전히 용해하기 위한 오버 에칭을 생략할 수 있어, 탑 폭의 감소를 방지할 수 있다. 또한, 5㎛ 이하의 무조화 동박을 이용함으로써, 하프 에칭 공정을 생략할 수 있다. 한편, 5㎛를 넘는 두께의 동박을 이용하면, 하프 에칭 공정에 의해 동박층(11)의 두께를 삭감할 필요가 생긴다. 이 경우, 동박층의 면내 편차가 커지고, 회로 형성 정밀도에 영향을 주기 때문에 바람직하지 않다.
동박층(11)의 층 두께(D1): 여기서, 본 발명에서 동박층(11)의 층 두께(D1)는 특별히 규정하지 않는다. 그렇지만, 동박층(11)의 층 두께(D1)와 무전해 동도금층(12)의 층 두께(D2)를 더한 두께(D1+D2)가 3㎛ 이하인 것이 바람직하다. 동박층(11)에 무전해 동도금층(12)을 적층했을 때의 두께(D1+D2)가 3㎛를 넘을 경우, 동층(10)의 전체 두께(D)를 15㎛ 이하로 형성하는 것이 곤란해지는 경우가 있기 때문이다. 이와 같이 매우 얇은 무조화 동박을 이용하는 경우, 지지체(캐리어)가 극박 무조화 동박의 접착면의 타면 측에 박리 가능하게 적층된 캐리어 부착 무조화 동박을 사용하는 것이 바람직하다. 캐리어 부착 무조화 동박을 이용함으로써, 절연층(20) 상에 무조화 동박을 적층할 때의 취급성이 향상되고, 예를 들어 층 두께가 3㎛ 이하인 극박 동박에 대해서도 바람직하게 이용할 수 있다.
프라이머 수지층: 또한, 당해 동박층(11)과 절연층(20)의 양호한 접착성을 확보하기 위해서, 상기 적층체에 있어서, 동박층(11)과 절연층(20) 사이에 프라이머 수지층을 개재시키는 것이 바람직하다. 본 발명에서 말하는 프라이머 수지층이란, 절연성을 가지는 수지 조성물로 이루어지고, 절연층(20)과의 양호한 접착성을 가지는 1㎛~5㎛ 두께의 층이다.
여기서, 프라이머 수지층의 형성 방법으로서는, 프라이머 수지 필름을 준비하여, 절연층(20) 상에 프라이머 수지 필름을 개재하여 무조화 동박을 적층하고, 열간 프레스 가공 등을 행함으로써, 절연층(20)과 동박층(11) 사이에 프라이머 수지층을 형성할 수 있다. 당해 방법 대신에, 프라이머 수지 조성물을 절연층(20)의 표면에 도포하여 프라이머 수지층을 형성하고, 프라이머 수지층 상에 동박을 적층하여, 열간 프레스 가공 등을 행하는 방법을 채용해도 된다.
그렇지만, 무조화 동박의 접착면에 이들 층이 미리 마련된 프라이머 수지층 부착 무조화 동박을 이용하는 것이 더욱 바람직하다. 프라이머 수지층이 미리 무조화 동박의 접착면에 마련되어 있음으로써, 상기 적층체를 형성할 때에 이들 층을 형성하기 위한 공정을 생략할 수 있다. 이와 같은 프라이머 수지층 부착 무조화 동박으로서, 예를 들어 미쓰이금속광업주식회사 제품인 ‘MultiFoil(등록상표) G(약칭: MFG)’, 히타치화성공업주식회사 제품인 ‘PF-E’ 등을 이용할 수 있다. 이들 프라이머 수지층 부착 무조화 동박은 5㎛ 이하 두께의 무조화 동박의 접착면에 프라이머 수지층이 마련되어 있고, 무조화 동박의 접착면과 반대측 면에는 캐리어가 마련되어 있다. 따라서, 무조화 동박의 취급성도 양호한 것 외에, 형성하는 동박층(11)의 층 두께(D1)에 따라 적절한 두께의 무조화 동박을 선정할 수 있다.
<무전해 동도금층>
무전해 동도금층(12)은, 동박층(11)의 표면 및 상기 블라인드 홀(41)의 내벽면에 무전해 도금법에 의해 형성된 동도금층이다. 블라인드 홀(41)의 내벽면에 무전해 동도금층(12)을 형성함으로써, 블라인드 홀(41)을 전해 동도금에 의해 충전하는 것이 가능해진다. 당해 무전해 동도금층(12) 자체의 층 두께(D2)는 특별히 규정되지 않지만, 상술한 바와 같이 상기 동박층(11)의 층 두께(D1)와 당해 무전해 동도금층(12)의 층 두께(D2)를 더했을 때의 두께(D1+D2)가 3㎛ 이하가 되도록 무전해 동도금층(12)을 형성하는 것이 바람직하다. 무전해 동도금층(12)은 블라인드 홀(41)의 내벽면에 도통성을 부여할 목적으로 마련되는 층이기 때문에, 무전해 동도금층의 층 두께(D2)는 전해 도금의 하지층으로서 충분한 두께가 있으면 충분하며, 0.5㎛ 정도의 두께가 있으면 충분하다.
<전해 동도금층>
전해 동도금층(13)은, 절연층(20) 상에 마련되는 동층(10)의 총 두께(D)가 15㎛ 이하가 되도록 무전해 동도금층(12) 상에 형성된 층이다. 또한, 당해 전해 동도금층(13)의 형성과 함께, 블라인드 홀(41)의 충전 도금이 완료된다. 본 발명에 있어서, 전해 동도금층(13) 자체의 층 두께(D3)는 특별히 규정하고 있지 않다. 동박층(11)의 층 두께(D1)와 무전해 동도금층(12)의 층 두께(D2)에 근거하여, 동층(10)의 총 두께(D)가 15㎛ 이하가 되도록 전해 동도금층(13)을 형성함으로써, 상술한 바와 같이 서브트랙티브법에 의해 L/S=20㎛/20㎛ 이하의 미세한 배선 패턴을 형성할 수 있기 때문이다.
여기서, ‘전해 동도금층(13)은, 절연층(20) 상에 마련되는 동층(10)의 총 두께(D)가 15㎛ 이하가 되도록 무전해 동도금층(12) 상에 형성된 층이다’란, 동박층(11)의 층 두께(D1)와 무전해 동도금층(12)의 층 두께(D2)를 고려하여, 무전해 동도금층(12)의 층 두께(D3)가 D3≤15-(D1+D2) 이하가 되도록 형성된 전해 동도금층(13)을 말한다. 즉, 본 발명에 따른 동층(10)은, 하프 에칭 처리 등에 의해 사후적으로 두께가 15㎛ 이하가 되도록 조정된 것은 아니라, 전해 동도금층(13) 형성 직후에 있어서의 동층(10)의 총 두께(D)가 15㎛ 이하가 되도록 각 층이 형성된 것을 의미한다. 하프 에칭 처리 등을 불필요하게 함으로써, 층 두께의 면내 편차가 커지는 것을 방지하고, 회로의 형성 정밀도를 높여서, 얻어지는 회로의 신뢰성을 높일 수 있고, 수율을 향상시킬 수 있다.
<필드 비아>
필드 비아(40)는, 상술한 바와 같이, 동층(10) 및 절연층(20)을 관통하고, 도체층(30)을 구성하는 회로 패턴(31)을 바닥부로 하는 비관통공이며, 전해 동도금에 의해, 절연층(20) 상에 형성된 전해 동도금층(13)의 표면과 같은 위치 정도까지 충전된 것이다. 본 발명에 있어서, 블라인드 홀(41) 내의 충전 도금은, 절연층(20) 상에 마련되는 동층(10)의 총 두께가 15㎛ 이하가 되도록 상기 무전해 동도금층(12)의 표면에 전해 동도금층(13)을 형성함과 함께 완료된 것이다. 블라인드 홀(41)의 홀 지름은 20㎛~120㎛ 정도인 것이 바람직하고, 어스펙트 비는 0.5~1 정도인 것이 바람직하다. 블라인드 홀(41)의 홀 지름 및 어스펙트 비가 상기 범위를 일탈하면, 전해 동도금층(13)을 소정의 두께까지 형성할 때까지 동안에, 전해 동도금층의 표면과 같은 위치 정도까지 블라인드 홀(41)의 충전을 완료시키기 어려워진다. 그 결과, 절연층(20) 상에 형성하는 동층(10)의 총 두께(D)를 두껍게 할 필요성이 생긴다.
본 발명에서는, 절연층(20) 상에 형성되는 동층(10)을 15㎛ 이하의 층으로 하고 있지만, 동층(10)을 구성하는 배선 패턴과 도체층(30)을 구성하는 회로 패턴(31) 사이를 블라인드 홀(41)의 홀 내부에 충전된 전해 동도금으로 전기적으로 접속하는 구성을 채용하고 있기 때문에, 동층(10)과 도체층(30) 사이의 층간 접속을 확실한 것으로 할 수 있다. 환언하면, 동층(10)과 도체층(30)의 층간 접속을 필드 비아(40)에 의해 행함으로써, 동층(10)을 구성하는 배선 패턴과 도체층(30)을 구성하는 회로 패턴(31) 사이의 전기적 접속을 확실하게 하고, 절연층(20) 상에 형성하는 동층(10)의 총 두께(D)를 얇게 하는 것이 가능해진다. 이에 의해, 서브트랙티브법에 의해 회로를 형성하는 경우에도, 절연층(20) 상에 적층해야 할 동층(10)의 전체 두께를 얇게 할 수 있기 때문에, L/S=20㎛/20㎛ 이하의 미세한 배선 패턴을 형성할 수 있다.
1-2 절연층
이어서, 절연층(20)에 대하여 설명한다. 본 발명에 있어서, 절연층(20)을 형성하는 재료에 대하여 특별히 규정은 없다. 에폭시 수지, 폴리이미드 수지, 시아네이트 수지, BT 수지, 열경화성 PPE 수지 등의 절연성 수지를 주성분으로 하는 필름상의 접착 시트 등을 이용할 수 있다. 또한, 상기 절연성 수지를 글라스 클로스(glass cloth)나 아라미드 수지의 섬유로 이루어지는 부직포 등에 함침시킨 프리프레그 등을 이용해도 된다. 또한, 절연성 수지는 무기 필러를 포함하는 것이어도 된다. 무기 필러를 포함함으로써, 절연층(20)에 강성(剛性)을 부여하고, 부품 실장성을 높임과 함께, 레이저의 가공성이 향상된다. 또한, 도전층(30) 상에 절연층(20)과 동박층(11)을 적층할 때, 상기 무조화 동박의 접착면에 수지층이 미리 마련된 수지 부착 무조화 동박을 이용해도 된다. 또한, 당해 절연성 수지를 주성분으로 하는 바니시 등을 이용해, 도체층(30) 상에 바니시를 도포하여 도포막을 형성하고, 건조, 열처리 등의 공정을 거쳐 형성된 것이어도 된다.
절연층(20)의 층 두께는, 블라인드 홀(41)에 충전 도금을 행하는 관점에서, 형성하는 전해 동도금층(13)의 층 두께(D3)나, 블라인드 홀(41)의 홀 지름 등에 따라 정해지는 소정 범위 내인 것이 바람직하다. 구체적으로는, 무전해 동도금층(12) 상에 전해 동도금층(13)의 층 두께(D3)를 D3≤15-(D1+D2)의 범위로 석출시킬 때까지 동안에, 블라인드 홀(41)의 충전 도금이 완료 가능한 범위의 층 두께이면 된다.
1-3 도체층
도체층(30)은, 회로 패턴(31)에 의해 구성된 층이며, 상술한 바와 같이 동층(10)과 층간 접속되는 층이다. 예를 들어, 회로 패턴(31)이 형성된, 다층 프린트 배선판(100)의 내층 회로층이 상당한다. 또한, 도체층(30)을 구성하는 회로 패턴(31)은 동 또는 동합금 등의 도전성 재료를 이용하여 형성되어 있으면 되며, 그 재료나 층 두께 등에 대해 특별히 규정은 없다. 한편, 본 명세서에서는, 설명이 복잡해지는 것을 방지하기 위해, 동층(10)을 구성하는 배선 패턴과 전기적으로 접속되는 부분을 간단히 회로 패턴(31)이라고 칭하고 있다. 또한, 회로 패턴(31)의 형성 방법이나 회로 패턴(31)의 피치 폭 등에 대해서도 특별히 한정되는 것은 아니다. 또한, 상술한 바와 같이, 본 발명에 따른 프린트 배선판(100)은 양면 프린트 배선판이어도 된다. 이 경우, 당해 도체층(30)은 동층(10)의 타면 측에 형성된 회로 패턴(31)에 의해 구성된 층에 상당한다.
2. 프린트 배선판의 제조 방법
이어서, 본 발명에 따른 프린트 배선판의 제조 방법에 대하여 설명한다. 본 발명에 따른 프린트 배선판의 제조 방법은 적층체 형성 공정과, 블라인드 홀 형성 공정과, 무전해 동도금 공정과, 패널 도금 공정과, 에칭 레지스트 형성 공정과, 에칭 공정을 구비하고 있다. 당해 각 공정을 거침으로써, 상술한 본 발명에 따른 프린트 배선판(100)을 제조할 수 있다. 이하, 공정 순서대로 설명한다.
2-1 적층체 형성 공정
본 발명에 따른 적층체 형성 공정은, 도체층(30)과, 절연층(20)과, 접착면의 표면 거칠기(Rzjis)가 2㎛ 이하이고 두께가 5㎛ 이하인 무조화 동박을 이용하여 형성된 동박층(11)을 적층한 적층체를 형성하는 공정이다. 여기에서는, 먼저, 도체층(30)이 다층 프린트 배선판의 내층 회로층인 경우에 대하여 설명한다.
절연층(20)의 형성에 상기 절연성 수지를 주성분으로 하는 접착 시트, 혹은 프리프레그를 사용하는 경우, 상기 도체층(30)의 상면에, 당해 접착 시트, 혹은 프리프레그와 상기 무조화 동박을 적층하고, 열간 프레스 가공, 혹은 진공 라미네이트 가공 등을 행함으로써, 도체층(30)과 무조화 동박이 절연층(20)에 접착되어 상기 적층체를 형성할 수 있다. 또한, 도체층(3O) 상에, 절연성 수지를 주성분으로 하는 바니시를 도포하여 도포막을 형성하고, 건조, 열처리 등의 공정을 거쳐 절연층(20)을 형성하는 경우, 이 절연층(20) 상에 상기 무조화 동박을 적층하고 열간 프레스 가공을 행함으로써 상기 적층체를 형성할 수 있다. 단, 절연층과 무조화 동박의 적층 방법에 대해 특별히 한정은 없으며, 적당하고 적절한 방법에 의해 행하면 된다.
또한, 당해 프린트 배선판(100)이 양면 프린트 배선판인 경우, 공지의 동장적층판(銅張積層板)의 제조 방법을 이용하여, 절연성 기판의 적어도 일방면에 접착면(접합면)의 표면 거칠기(Rzjis)가 2㎛ 이하이고 두께가 5㎛ 이하인 무조화 동박을 접합시키고, 타면 측에는 적당한 임의의 동박을 접합시킴으로써, 절연층(20)을 개재하여 동박층(11)과 도체층(30)이 적층된 구성을 가지는 상기 적층체를 형성할 수 있다. 그 후, 동박층(11)에 배선 패턴을 형성할 때, 도체층(30)에 대해서도 마찬가지의 방법으로 회로 패턴(31)을 형성할 수 있다. 즉, 공지의 양면 프린트 배선판의 제조 방법을 이용하여, 도체층(30)에 회로 패턴(31)을 형성할 수 있다.
또한, 당해 도체층(30)은, 전사법에 의해 회로 패턴(31)이 형성된 것이어도 된다. 이 경우, 예를 들어 스테인리스강 강판 등으로 이루어지는 지지체 위에 전해 동도금법에 의해 회로 패턴(31)을 형성, 혹은 특수한 시트 등으로 이루어지는 지지체에 적층된 동박을 에칭 등을 하여 회로 패턴(31)을 형성한 것이어도 된다. 이 경우, 지지체는 적당히 적절한 단계에서 제거하면 된다.
상기 어느 방법을 채용하는 경우라도 절연층(20)과 동박층(11)의 양호한 밀착성을 얻기 위해서, 상술한 층 두께가 1㎛~5㎛인 프라이머 수지층이 무조화 동박의 접착면에 적층된 프라이머 수지층 부착 무조화 동박을 이용하는 것이 바람직하다. 또한, 극박 무조화 동박을 절연층(20) 상에 적층할 때의 취급성을 향상시키기 위해, 캐리어 부착 무조화 동박을 이용하는 것이 바람직하다.
또한, 동박층(11)은 무전해 동도금 공정에 도달할 때까지 동안에, 그 표면에 대해 각종 전(前)처리(흑화(黑化) 처리, 소프트 에칭 처리 등)가 실시된다. 이들 전처리에 있어서, 동박층(11)의 두께가 미량으로 삭감되는 것을 고려하여, 적당히 동박층(11) 형성 시에 이용하는 무조화 동박의 두께를 선정하면 된다.
2-2 블라인드 홀 형성 공정
이어서, 블라인드 홀 형성 공정에 대하여 설명한다. 블라인드 홀 형성 공정은, 상기 적층체 형성 공정에서 형성된 적층체에 대하여, 동박층(11) 측으로부터, 도체층(30)을 바닥부로 하는 블라인드 홀(41)을 형성하는 공정이다. 블라인드 홀(41)은 레이저 가공에 의해 형성한다. 이때, 필요에 따라서, 레이저에 의한 블라인드 홀(41)의 형성을 용이하게 하기 위해, 홀을 형성하기 전에 동박층(11)에 흑화 처리를 실시해도 된다. 예를 들어, 상기 적층체의 동박층(11) 측으로부터 탄산 가스 레이저, YAG 레이저, 엑시머 레이저 등을 조사함으로써, 동박층(11) 및 절연층(20)을 관통하고, 도체층(30)에 형성된 회로 패턴(31)을 바닥부로 하는 블라인드 홀(41)을 형성할 수 있다. 한편, 다음의 무전해 동도금 공정에 앞서, 블라인드 홀(41)을 형성한 후, 블라인드 홀(41) 내에 잔류한 수지 스미어를 제거하는 디스미어 처리나, 동박층(11) 표면의 산화물을 제거하는 소프트 에칭 처리를 행하여도 된다.
2-3 무전해 동도금 공정
무전해 동도금 공정은, 절연층(20) 상에 적층된 동박층(11)의 표면 및 상기 블라인드 홀(41)의 내벽면 상에 무전해 동도금층(12)을 형성하는 공정이다. 무전해 동도금 공정에서는, 우선, 전처리로서, 예를 들어 프리 딥(pre-dip)하고, 팔라듐(Pd), 주석(Sn) 콜로이드 용액으로 이루어지는 캐터리스트(catalyst)로 촉매(Pd-Sn)를 동박층(11)의 표면 및 블라인드 홀(41)의 내벽면에 부착시킨다. 그리고, 악셀러레이터액으로 주석을 제거하고, 동박층(11)의 표면 및 블라인드 홀(41)의 내벽면에 무전해 동도금을 행하기 위한 팔라듐을 핵 부착한다. 그리고, 로셸염(Rochelle salt) 타입의 무전해 동도금액, EDTA 타입의 무전해 동도금액 등, 공지의 무전해 동도금액을 적당히 조제하고, 동박층(11)의 표면 및 블라인드 홀(41)의 내벽면에 무전해 동도금층(12)을 형성한다. 이때 석출시키는 무전해 동도금층(12)의 층 두께(D2)는 상술한 바와 같다. 당해 무전해 동도금 공정에 의해, 블라인드 홀(41)의 내벽면에 도통성을 부여할 수 있고, 다음 공정인 전해 동도금법에 따른 블라인드 홀(41)의 충전 도금이 가능해진다.
2-4 패널 도금 공정
패널 도금 공정은, 절연층(20) 상에 마련되는 동층(10)의 총 두께(D)가 15㎛ 이하가 되도록, 무전해 동도금층(12)의 표면에 전해 동도금층(13)을 형성함과 함께, 당해 전해 동도금층(13)의 표면과 같은 위치 정도까지 블라인드 홀(41)의 충전 도금을 완료하는 공정이다. 여기서, 절연층(20) 상에 마련되는 동층(10)의 총 두께(D)란, 상술한 바와 같이 절연층(20) 상에 마련되는 동박층(11)의 층 두께(D1)와, 이 동박층(11) 상에 형성된 무전해 동도금층(12)의 층 두께(D2)와, 이 무전해 동도금층(12) 상에 형성되는 전해 동도금층(13)의 층 두께(D3)를 더한 동층(10)의 총 두께(D)를 가리킨다. 따라서, 패널 도금 공정에 있어서, 전해 동도금층(13)의 층 두께(D3)가 D3≤15-(D1+D2)가 되도록 전해 동도금을 무전해 동도금층(12) 상에 석출시킨다. 패널 도금 공정에서는 전해 동도금층(13)의 층 두께(D3)가 D3≤15-(D1+D2)가 되도록 전해 동도금을 무전해 동도금층(12) 상에 석출시킴과 함께, 블라인드 홀(41)의 충전 도금을 완료시킨다.
패널 도금 공정에서는, 필링성을 높인 전해 동도금액을 이용하여 패널 도금을 행한다. 본 발명에서는, 패널 도금 공정에서 블라인드 홀(41)의 충전을 행함과 함께, 절연층(20) 상에 무전해 동도금층(12)을 개재하여 전해 동도금층(13)을 얇게 형성할 필요가 있다. 따라서, 필링성이 높은 전해 동도금액을 채용함으로써, 전해 동도금층(13)의 층 두께(D3)가 D3≤15-(D1+D2)가 될 때까지 동도금을 석출시킴과 함께, 도 2에 나타내는 바와 같이 전해 동도금층(13)의 표면과 같은 위치 정도까지 블라인드 홀(41)을 충전할 수 있다. 단, 도 2는 광학 금속 현미경을 이용하여 본 발명에 따른 프린트 배선판(100)의 층 구조의 단면을 촬영한 사진이다. 도 2에 나타내는 적층체에서는, 동박층(11)의 층 두께(D1)는 1.5㎛이고, 무전해 동도금층(12)의 층 두께(D2)는 0.5㎛ 정도이며, 전해 동도금층(13)의 층 두께(D3)는 10㎛이다. 이때 동박층(11)은 프라이머 수지층 부착 동박(Rzjis=1.3㎛)(미쓰이금속광업주식회사 제품인 MFG-MT)을 이용하여 형성하였다.
본 발명에서는, 층간 접속 구조로서 필드 비아(40)만 채용함으로써, 층간 접속 구조로서 쓰루 홀을 채용한 경우, 혹은 층간 접속 구조로서 필드 비아와 함께 쓰루 홀을 병용하는 경우에 비해, 전해 동도금액의 균일 전착성(쓰로잉 파워(throwing power))을 저하시키고, 필링성에 특화된 전해 동도금액을 채용할 수 있다. 이에 의해, 전해 동도금층(13)의 층 두께를 얇게 형성하는 경우라도, 블라인드 홀(41)을 전해 동도금층(13)의 표면과 적어도 같은 위치 정도까지 충전을 완료시킬 수 있다. 이에 의해, 동층(10)과 도체층(30)의 층간 접속을 확실하게 함과 함께, 절연층(20) 상의 동층(10)을 15㎛ 이하로 형성할 수 있다. 따라서, 전해 동도금층(13) 형성 후의 하프 에칭 공정을 생략할 수 있기 때문에, 하프 에칭에 의해 생기는 동층(10)의 층 두께의 면내 편차가 커지는 것을 방지하고, 회로의 형성 정밀도를 높여서, 얻어지는 회로의 신뢰성을 높일 수 있다.
여기서, 비교를 위해서, 도 3에 통상의 비아 필링용의 전해 동도금액에 의해, 무전해 동도금층(12) 상에 전해 동도금층(13)의 층 두께가 10㎛가 되도록 하여 패널 도금 공정을 행했을 때의 블라인드 홀 내의 충전 도금 상태를 나타낸다. 도 3은 전해 동도금액을 바꾼 것 이외에는 도 2에 나타내는 프린트 배선판(100)과 마찬가지로 하여 제조된 것이다. 도 3에 나타내는 바와 같이, 통상의 비아 필링용의 전해 동도금액을 채용한 경우에는, 블라인드 홀(41)의 충전 도금이 불충분하고, 당해 필드 비아의 상면은 전해 동도금층(13)의 표면 위치보다 크게 패여, 절연층(20)의 상면 위치에도 달해 있지 않음을 알 수 있다.
또한, 비교를 위해서, 도 4에 통상의 비아 필링용의 전해 동도금액을 이용하여 층간 접속에 문제가 없는 정도까지 블라인드 홀(41)을 충전했을 때의 전해 동도금층(13) 및 블라인드 홀(41)에 실시된 충전 도금의 상태를 나타낸다. 이때, 전해 동도금층(13)의 층 두께는 25㎛였다. 한편, 도 4에 나타내는 프린트 배선판(100)에서는 동박층(11)을 두께가 12㎛인 범용 전해 동박을 이용하여 형성한 것이다.
이상과 같이, 본 발명에서는, 패널 도금 공정에서 필링성을 높인 전해 동도금액을 채용함으로써, 무전해 동도금층(12) 상에 상술한 범위(D3≤15-(D1+D2))로 전해 동도금층(13)을 석출시킴과 함께, 당해 전해 동도금층(13)의 표면과 같은 위치 정도까지 블라인드 홀(41)의 전해 동도금에 의한 충전을 완료할 수 있다. 한편, 전해 동도금액으로서, 예를 들어 황산 동도금액을 들 수 있다. 여기서, 통상의 전해 동도금액에서는 쓰로잉 파워를 얻기 위해, 황산동 및 황산에, 전착 반응을 억제하기 위한 고분자 계면활성제 등이 첨가되어 있다. 그렇지만, 본 발명에서는, 쓰로잉 파워보다 필링성을 중시하기 때문에, 예를 들어 전착 반응을 억제하기 위한 첨가제의 첨가량을 줄이고, 전착 속도를 촉진하기 위한 첨가제나, 레벨링제 등의 레벨링성을 향상시키기 위한 첨가제 등의 필링성을 향상시키기 위한 첨가제의 양을 증가시키는 등, 전해 동도금액의 배합을 조정함으로써 필링성을 높인 전해 동도금액을 채용한다.
2-5 에칭 레지스트 형성 공정
에칭 레지스트 형성 공정은, 이상과 같이 하여 형성된 동층(10)의 표면에 두께가 15㎛ 이하인 에칭 레지스트층을 형성하는 공정이다. 동층(10)의 표면에 형성하는 에칭 레지스트층의 두께가 15㎛를 넘으면, 동층(10)의 두께가 15㎛ 이하여도, L/S=20㎛/20㎛ 이하의 미세한 배선 패턴을 에칭 처리에 의해 형성하는 것이 곤란해진다. 해상도가 나빠지고, 에칭액의 액 퍼짐이 나빠지기 때문이다. 또한, 배선 패턴을 양호한 에칭 팩터로 형성하기 위해서는, 에칭 레지스트층의 두께는 10㎛ 이하인 것이 더욱 바람직하다.
당해 에칭 레지스트 형성 공정에 있어서, 드라이 필름을 이용하여 외층 회로에 형성되는 배선 패턴에 따라 에칭 레지스트층을 형성할 수 있다. 드라이 필름을 이용함으로써 에칭 레지스트층을 간단하게 형성할 수 있어서 비용을 저감할 수 있다. 단, 액상 레지스트를 이용하여 당해 에칭 레지스트층을 형성해도 됨은 물론이다. 액상 레지스트를 이용함으로써 에칭 레지스트층의 두께를 저감할 수 있고, 더욱 고정밀한 배선 패턴을 형성하는 것도 가능하지만, 새로운 설비를 필요로 하기 때문에, 드라이 필름을 이용하는 것이 바람직하다.
2-6 에칭 공정
에칭 공정에서는, 상기 동층(10)에 대해 에칭 처리를 실시하여 외층 회로를 이루는 배선 패턴을 형성한다. 이때, 동층(10)을 상술한 바와 같이 형성함으로써, L/S=20㎛/20㎛ 이하의 배선 패턴을 형성하는 것이 가능해진다. 단, L/S=20㎛/20㎛를 넘는 배선 패턴의 형성이 가능함은 물론이다.
상술한 바와 같이, 본 발명에 따르면, 서브트랙티브법에 의해 특수한 설비 등을 도입하지 않고, L/S=20㎛/20㎛ 이하의 미세한 배선 패턴을 저비용으로 그리고 높은 수율로 생산할 수 있다.
[산업상 이용가능성]
본 발명에 따르면, 서브트랙티브법에 의해 특수한 설비 등을 도입하지 않고, L/S=20㎛/20㎛ 이하의 미세한 배선 패턴을 저비용으로 그리고 높은 수율로 생산할 수 있다. 따라서, 반도체가 탑재되는 패키지 기판 등의 경박단소화(輕薄短小化)를 더욱 진행할 수 있다. 또한, 특수한 설비 등을 도입하지 않고 패키지 기판을 제조할 수 있으므로, 당해 분야에의 신규 참가가 용이해져서 기술의 저변을 넓힐 수 있다.
10…동층
11…동박층
12…무전해 동도금층
13…전해 동도금층
20…절연층
30…도체층
100…프린트 배선판

Claims (7)

  1. 절연층을 개재하여, 접착면의 표면 거칠기(Rzjis)가 2㎛ 이하이고 두께가 5㎛ 이하인 무조화 동박을 이용하여 형성된 동박층과, 도체층을 적층한 구성을 구비하는 적층체를 형성하는 적층체 형성 공정과,
    상기 적층체에 대하여, 상기 동박층과 절연층을 관통하고, 상기 도체층을 바닥부로 하는 블라인드 홀을 형성하는 블라인드 홀 형성 공정과,
    상기 동박층의 표면 및 상기 블라인드 홀의 내벽면 상에 무전해 동도금층을 형성하는 무전해 동도금 공정과,
    절연층 상에 마련되는 동층의 총 두께가 15㎛ 이하가 되도록 상기 무전해 동도금층의 표면에 전해 동도금층을 형성함과 함께, 상기 전해 동도금층의 표면과 같은 위치 정도까지 블라인드 홀을 충전하는 패널 도금 공정과,
    상기 동층의 표면에, 두께가 15㎛ 이하인 에칭 레지스트층을 형성하는 에칭 레지스트 형성 공정과,
    에칭 레지스트층 형성 후의 동층을 에칭하여 배선 패턴을 형성하는 에칭 공정을 구비하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  2. 제1항에 있어서,
    상기 무전해 동도금 공정에 있어서, 상기 무전해 동도금 후의 상기 무조화 동박층의 층 두께와 상기 무전해 동도금층의 층 두께를 더했을 때의 두께가 3㎛ 이하인 것을 특징으로 하는 프린트 배선판의 제조 방법.
  3. 제1항에 있어서,
    상기 에칭 공정에서 형성하는 배선 패턴이 L/S=20㎛/20㎛ 이하인 것을 특징으로 하는 프린트 배선판의 제조 방법.
  4. 제1항에 있어서,
    상기 적층체 형성 공정에 있어서, 상기 절연층을 개재하여 상기 무조화 동박과 상기 도체층을 적층할 때, 상기 무조화 동박의 접착면에, 상기 절연층과의 접착성을 확보하기 위한 프라이머 수지층을 구비한 프라이머 수지층 부착 무조화 동박을 이용하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  5. 절연층을 개재하여, 동층과 도체층이, 상기 도체층을 바닥부로 하는 필드 비아에 의해 층간 접속된 프린트 배선판으로서,
    상기 동층은 접착면의 표면 거칠기(Rzjis)가 2㎛ 이하이고 두께가 5㎛ 이하인 무조화 동박을 이용하여 형성된 동박층, 무전해 동도금층 및 전해 동도금층을 순서대로 적층한 구성을 구비하는 것이며,
    상기 전해 동도금층은 패널 도금법에 의해 절연층 상에 마련되는 동층의 총 두께(D)가 15㎛ 이하가 되도록 상기 무전해 동도금층의 표면에 형성된 것이며,
    상기 필드 비아는 상기 전해 동도금층이 형성됨과 함께, 상기 전해 동도금층의 표면과 같은 위치 정도까지 전해 동도금에 의한 충전이 완료된 것인 것을 특징으로 하는 프린트 배선판.
  6. 제5항에 있어서,
    상기 동층에 있어서, 상기 무조화 동박층의 층 두께와 상기 무전해 동도금층의 층 두께를 더했을 때의 두께가 3㎛ 이하인 것을 특징으로 하는 프린트 배선판.
  7. 제5항에 있어서,
    상기 동층에 형성된 배선 패턴은 L/S=20㎛/20㎛ 이하인 것을 특징으로 하는 프린트 배선판.

KR1020137001688A 2010-08-03 2011-07-28 프린트 배선판의 제조 방법 및 프린트 배선판 KR101882530B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-174676 2010-08-03
JP2010174676A JP5580135B2 (ja) 2010-08-03 2010-08-03 プリント配線板の製造方法及びプリント配線板
PCT/JP2011/067257 WO2012017909A1 (ja) 2010-08-03 2011-07-28 プリント配線板の製造方法及びプリント配線板

Publications (2)

Publication Number Publication Date
KR20130096222A true KR20130096222A (ko) 2013-08-29
KR101882530B1 KR101882530B1 (ko) 2018-07-26

Family

ID=45559410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137001688A KR101882530B1 (ko) 2010-08-03 2011-07-28 프린트 배선판의 제조 방법 및 프린트 배선판

Country Status (7)

Country Link
US (1) US9144157B2 (ko)
JP (1) JP5580135B2 (ko)
KR (1) KR101882530B1 (ko)
CN (1) CN103039131B (ko)
MY (1) MY159991A (ko)
TW (1) TWI462668B (ko)
WO (1) WO2012017909A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6425399B2 (ja) * 2013-03-28 2018-11-21 Ｊｘ金属株式会社 キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
KR102149800B1 (ko) * 2013-08-08 2020-08-31 삼성전기주식회사 인쇄회로기판용 적층재, 이를 이용한 인쇄회로기판 및 그 제조 방법
CN106954343B (zh) * 2017-04-14 2019-02-01 深圳市牧泰莱电路技术有限公司 一种厚导体层的母排电路板的制作方法
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
CN110650587A (zh) * 2018-06-26 2020-01-03 宏启胜精密电子(秦皇岛)有限公司 柔性线路板及所述柔性线路板的制作方法
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
KR102591926B1 (ko) * 2019-07-31 2023-10-19 셰난 서키츠 씨오., 엘티디. 회로 기판 및 그 제작 방법
CN110499501B (zh) * 2019-10-08 2022-03-15 上海天承化学有限公司 一种化学镀铜液及其制备方法和盲孔处理方法
TWI723835B (zh) * 2020-04-07 2021-04-01 健鼎科技股份有限公司 任意層高密度連接板的製造方法
KR20230125209A (ko) * 2020-12-25 2023-08-29 가부시끼가이샤 레조낙 적층판 및 배선 기판의 제조 방법
CN113747669A (zh) * 2021-09-02 2021-12-03 大同共聚(西安)科技有限公司 一种布线板间通孔的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133726A (ja) * 2001-10-29 2003-05-09 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005064333A (ja) * 2003-08-18 2005-03-10 Mitsubishi Gas Chem Co Inc Ｕｖレーザーによる貫通孔の形成方法
WO2009084533A1 (ja) * 2007-12-28 2009-07-09 Mitsui Mining & Smelting Co., Ltd. 樹脂付銅箔および樹脂付銅箔の製造方法
JP2009239188A (ja) 2008-03-28 2009-10-15 Hitachi Aic Inc プリント配線板の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2259812B (en) * 1991-09-06 1996-04-24 Toa Gosei Chem Ind Method for making multilayer printed circuit board having blind holes and resin-coated copper foil used for the method
US6884944B1 (en) * 1998-01-14 2005-04-26 Mitsui Mining & Smelting Co., Ltd. Multi-layer printed wiring boards having blind vias
TW469228B (en) * 1998-01-14 2001-12-21 Mitsui Mining & Smelting Co Method for producing multi-layer printed wiring boards having blind vias
KR100635685B1 (ko) * 1998-05-25 2006-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
WO2000015015A1 (fr) * 1998-09-03 2000-03-16 Ibiden Co., Ltd. Carte imprimee multicouches et son procede de fabrication
US8035214B1 (en) * 1998-12-16 2011-10-11 Ibiden Co., Ltd. Conductive connecting pin for package substance
EP2086299A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
KR100659544B1 (ko) * 1999-11-12 2006-12-19 에바라 유지라이토 코포레이션 리미티드 비아 필링 방법
US7312400B2 (en) * 2002-02-22 2007-12-25 Fujikura Ltd. Multilayer wiring board, base for multilayer wiring board, printed wiring board and its manufacturing method
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof
JP3925523B2 (ja) * 2004-08-30 2007-06-06 三菱電機株式会社 温風暖房機
KR100601465B1 (ko) * 2004-10-05 2006-07-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
EP1741804B1 (en) * 2005-07-08 2016-04-27 Rohm and Haas Electronic Materials, L.L.C. Electrolytic copper plating method
JP2007129180A (ja) * 2005-10-03 2007-05-24 Cmk Corp プリント配線板、多層プリント配線板及びその製造方法
JP2007134364A (ja) * 2005-11-08 2007-05-31 Hitachi Cable Ltd 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置
KR101049390B1 (ko) * 2005-12-16 2011-07-14 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
TW200916525A (en) * 2007-06-25 2009-04-16 Mitsui Mining & Amp Smelting Co Ltd Resin composition and copper foil with resin obtained by using the resin composition
JP5636159B2 (ja) 2007-12-28 2014-12-03 三井金属鉱業株式会社 樹脂付銅箔および樹脂付銅箔の製造方法
TWI434965B (zh) 2008-05-28 2014-04-21 Mitsui Mining & Smelting Co A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method
JP2010153628A (ja) * 2008-12-25 2010-07-08 Hitachi Chem Co Ltd 多層配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133726A (ja) * 2001-10-29 2003-05-09 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005064333A (ja) * 2003-08-18 2005-03-10 Mitsubishi Gas Chem Co Inc Ｕｖレーザーによる貫通孔の形成方法
WO2009084533A1 (ja) * 2007-12-28 2009-07-09 Mitsui Mining & Smelting Co., Ltd. 樹脂付銅箔および樹脂付銅箔の製造方法
JP2009239188A (ja) 2008-03-28 2009-10-15 Hitachi Aic Inc プリント配線板の製造方法

Also Published As

Publication number Publication date
US9144157B2 (en) 2015-09-22
US20130213701A1 (en) 2013-08-22
TWI462668B (zh) 2014-11-21
TW201208507A (en) 2012-02-16
CN103039131B (zh) 2015-11-25
WO2012017909A1 (ja) 2012-02-09
KR101882530B1 (ko) 2018-07-26
MY159991A (en) 2017-02-15
CN103039131A (zh) 2013-04-10
JP5580135B2 (ja) 2014-08-27
JP2012038772A (ja) 2012-02-23

Similar Documents

Publication Publication Date Title
KR20130096222A (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
KR100778990B1 (ko) 양면 배선 기판 제조 방법, 양면 배선 기판 및 그 기재
US20140116769A1 (en) Printed wiring board and method for manufacturing the same
US20070074902A1 (en) Printed-wiring board, multilayer printed-wiring board and manufacturing process therefor
US20040136152A1 (en) Core substrate, and multilayer circuit board using it
US20120073865A1 (en) Carrier member for transmitting circuits, coreless printed circuit board using the carrier member, and method of manufacturing the same
US7794820B2 (en) Printed circuit board and fabricating method of the same
CN107251661B (zh) 印刷配线板及其制造方法
KR20070047219A (ko) 케이블부를 가지는 다층 배선기판의 제조방법
WO2008004382A1 (fr) Procédé de fabrication d&#39;une plaque de circuit imprimé à couches multiples
US20130146345A1 (en) Printed wiring board and method for manufacturing the same
KR100861616B1 (ko) 인쇄회로기판 및 그 제조방법
JP4225009B2 (ja) 多層配線基板の製造方法およびこれを用いた多層配線基板
KR20090085406A (ko) 다층 회로기판 및 그 제조방법
JP4233528B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
TW200829116A (en) Multilayer printed-wiring board and method of manufacturing the same
KR20060003847A (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판 및 이의 제조방법
JPH09232756A (ja) 多層プリント配線板の製造方法
JP2005294364A (ja) プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
KR200412591Y1 (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판
JP2003017848A (ja) フィルドビア構造を有する多層プリント配線板の製造方法
JP4397793B2 (ja) 回路基板およびその製造方法
JPH1140949A (ja) 多層配線板と面付部品の実装構造
JP3065766B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right