CN103039131A

CN103039131A - 印刷布线板的制造方法以及印刷布线板

Info

Publication number: CN103039131A
Application number: CN2011800374907A
Authority: CN
Inventors: 饭田浩人
Original assignee: Mitsui Mining and Smelting Co Ltd
Current assignee: Mitsui Mining and Smelting Co Ltd
Priority date: 2010-08-03
Filing date: 2011-07-28
Publication date: 2013-04-10
Anticipated expiration: 2031-07-28
Also published as: MY159991A; JP5580135B2; KR20130096222A; WO2012017909A1; CN103039131B; US9144157B2; TWI462668B; TW201208507A; KR101882530B1; JP2012038772A; US20130213701A1

Abstract

本发明提供了用于无需引入特殊的设备便能进行微细的电路形成的、以低的成本且高的成品率来制造印刷布线板的印刷布线板制造方法、以及用这样的方法制造的印刷布线板。为了解决该问题，采用了这样的方法：形成具有以夹持绝缘层的方式层叠铜箔层和导体层而得到的结构的层叠体，所述铜箔层是使用粘着面的表面粗糙度（Rzjis）为2μm以下、且厚度为5μm以下的非粗化铜箔而形成的铜箔层；从铜箔层侧开始形成盲孔；在铜箔层上形成化学镀铜层；以使该绝缘层上设置的铜层的总厚度为15μm以下的方式形成电镀铜层，同时完成盲孔的填充电镀；形成厚度为15μm以下的抗蚀剂层；进行蚀刻处理，形成配线图案。

Description

印刷布线板的制造方法以及印刷布线板

技术领域

本发明涉及采用塞孔作为层间连接方式的印刷布线板的制造方法、以及印刷布线板，尤其涉及通过减色法形成配线图案的印刷布线板的制造方法以及印刷布线板。

背景技术

作为计算机的宏处理器等而使用的半导体集成电路元件（以下称为“半导体元件”），近年来愈发高速化、多功能化。随着这样的半导体元件的高速化、多功能化，半导体元件的端子间的间距有愈发变狭窄的倾向。因此，在作为安装有半导体元件的印刷布线板的插件基板等（以下称为“插件基板等”）中，随着半导体元件端子间的窄间距化，需要更微细的配线图案。

在插件基板等中，通过盲孔（非贯通孔）或通孔（贯通孔），在安装有半导体元件的外层电路（表层电路）和内层电路之间进行层间连接。例如，在专利文献1中，作为制造插件基板等的方法，记载了如下方法：在形成有内层电路的内层基板上，层叠绝缘层和成为外层的铜箔，并形成用于层间连接的非贯通孔和贯通孔，在非贯通孔内、贯通孔内以及外层的铜箔上形成化学镀铜层和电镀铜层，从而通过非贯通孔以及贯通孔进行外层和内层之间的层间连接。此时，通过在非贯通孔内进行化学镀铜和电镀铜，形成填充了孔内部的塞孔。另外，在贯通孔的内壁上，形成有由化学镀铜层和电镀铜层构成的指定厚度的镀铜层。进而，通过减色法形成外层电路。另一方面，现在，在市场流通的插件基板等中，为了应对半导体元件端子间的窄间距化，在外层电路中需要例如配线图案的间距宽度为40μm以下、线宽/间距（以下称为L/S）为20μm/20μm以下的微细的配线图案。

现有技术文献

专利文献

专利文献1:日本特开2009-239188号公报

发明内容

发明要解决的问题

在上述专利文献1中，为了使层间连接可靠，在贯通孔的内壁上形成有约35μm厚的镀铜层。在这种情况下，铜箔层的表面中也形成有约35μm厚的镀铜层。因此，用专利文献1记载的方法，借助减色法而形成L/S＝20μm/20μm以下的微细的配线图案是非常困难的。这是因为，该铜层的厚度过大。

另外，在专利文献1记载的方法中，使用的是实施了粗糙化处理的铜箔。即使在假设通过半蚀刻对专利文献1记载的铜层进一步削减厚度的情况下，为了完全熔解粗糙化处理部分，也必须进行过蚀刻，因此难以形成L/S＝20μm/20μm以下的微细的配线图案。

进而，在专利文献1记载的方法中，对铜箔实施半蚀刻后进行镀铜，且在镀铜层形成后进一步实施半蚀刻。由此，随着半蚀刻次数增加、蚀刻去除时的铜层厚度增大，铜层厚度的面内偏差也增大，无法按照设计形成图案，导致电路的形成精度降低。

另一方面，作为借助减色法而进行这样的微细程度的电路形成的方法，虽然公知的有真空蚀刻、各向异性蚀刻等，但任何一种方法都需要特殊的设备或蚀刻液的管理等。

另外，如果用半加成法，能进行这样的微细的电路形成。但是，半加成法与减色法相比，通常生产成本高，成品率也低。另外，如果在借助半加成法形成配线图案的同时，例如用电镀铜来填充用于进行层间连接的盲孔，则需要20μm以上的镀层厚度。

综上所述，市场中一直以来需要这样的印刷布线板的制造方法：不用引入特殊的设备，便能以低成本、高成品率来制造形成满足半导体元件端子间的窄间距化的微细电路；以及用这样的方法制造的印刷布线板。

解决问题的方法

因此，本发明人进行了潜心研究，其结果是，想到了本发明的印刷布线板的制造方法以及印刷布线板，从而实现了上述目的。

为了实现上述目的，本发明的印刷布线板的制造方法，其特征在于，具有以下工序：层叠体形成工序，所述层叠体形成工序用于形成具有以夹持绝缘层的方式层叠铜箔层和导体层而得到的结构的层叠体，所述铜箔层是使用粘着面（贴合面）的表面粗糙度（Rzjis）为2μm以下、且厚度为5μm以下的非粗化铜箔而形成的铜箔层；盲孔形成工序，所述盲孔形成工序用于在该层叠体中，贯通该铜箔层和绝缘层，以形成以所述导体层为底部的盲孔；化学镀铜工序，所述化学镀铜工序用于在该铜箔层的表面和该盲孔的内壁面上形成化学镀铜层；面板电镀工序，所述面板电镀工序用于在以使绝缘层上设置的铜层的总厚度为15μm以下的方式，在所述化学镀铜层的表面形成电镀铜层的同时，将盲孔填充至与该电镀铜层的表面同位置的程度；抗蚀剂形成工序，所述抗蚀剂形成工序用于在该铜层的表面形成厚度为15μm以下的抗蚀剂层；蚀刻工序，所述蚀刻工序用于对形成抗蚀剂层后的铜层进行蚀刻，从而形成配线图案。

根据本发明的印刷布线板的制造方法，优选的是，在所述化学镀铜工序中，所述化学镀铜后的所述铜箔层的层厚与所述化学镀铜层的层厚合计而得的厚度为3μm以下。

根据本发明的印刷布线板的制造方法，优选的是，所述蚀刻工序中形成的配线图案为L/S＝20μm/20μm以下。

根据本发明的印刷布线板的制造方法，优选的是，在所述层叠体形成工序中，以夹持所述绝缘层的方式层叠所述非粗化铜箔和所述导体层时，所述非粗化铜箔的粘着面采用了带有底漆树脂层的铜箔，所述带有底漆树脂层的铜箔具有用于确保与所述绝缘层之间的粘着性的底漆树脂层。

本发明的印刷布线板，是以夹持绝缘层的方式，通过以导体层为底部的塞孔而使得铜层和该导体层进行层间连接的印刷布线板，其特征在于，该铜层具有依次将铜箔层、化学镀铜层以及电镀铜层进行层叠而得到的结构，所述铜箔层是使用粘着面的表面粗糙度（Rzjis）为2μm以下、且厚度为5μm以下的非粗化铜箔而形成的铜箔层；所述电镀铜层是通过面板电镀法，以使绝缘层上设置的铜层的总厚度（D）为15μm以下的方式，在所述化学镀铜层的表面形成的；所述塞孔是在所述电镀铜层形成的同时，完成通过电镀铜而填充直至和所述电镀铜层的表面同位置的程度。

根据本发明的印刷布线板，优选的是，在所述铜层中，所述非粗化铜箔层的层厚和所述化学镀铜层的层厚合计而得的厚度为3μm以下。

根据本发明的印刷布线板，优选的是，在所述铜层中形成L/S＝20μm/20μm以下的配线图案。

发明的效果

根据本发明，通过只采用塞孔作为外层电路和内层电路的层间连接结构，从而与用通孔进行层间连接的情况相比，能减小直到盲孔内部的填充电镀完成为止而形成的电镀铜层的厚度。其结果是，在面板电镀工序中，在化学镀铜层的表面形成电镀铜层的同时，能把盲孔填充至和该电镀铜层的表面同位置的程度，从而能在绝缘层上形成15μm以下的薄的铜层。因此，在化学镀铜层以及电镀铜层形成后，不会减小铜层的厚度，且能通过减色法形成L/S＝20μm/20μm以下的微细的配线图案。

另外，在本发明中，由于使用粘着面极其平滑的非粗化铜箔来形成铜箔层，因而不需要进行用于熔解粗糙化处理部分的过蚀刻。因此，与需要过蚀刻的情况相比，能抑制顶宽的减少，从而能形成更微细的配线图案。

进而，在本发明中，由于采用厚度5μm以下的极薄铜箔来形成铜箔层，因而可不需要化学镀铜层形成前的半蚀刻工序。另外，在本发明中，由于以使在绝缘层上形成的铜层的总厚度为15μm以下的方式来形成电镀铜层，因而可不需要电镀铜层形成后的半蚀刻工序。因此，根据本发明，可防止半蚀刻造成的铜层层厚的面内偏差变大，且能提高电路形成精度，提高所获得的电路的可靠性。

综上所述，根据本发明，借助减色法，不用引入特殊的设备等，便能以低的成本、优良的成品率生产L/S＝20μm/20μm以下的微细的配线图案。

附图说明

图1是表示本发明的印刷布线板的层结构的侧视示意图。

图2是表示本发明的印刷布线板的层结构以及盲孔的填充电镀状态的光学金相显微镜照片。

图3是用于比较的、表示印刷布线板的层结构以及盲孔的填充电镀状态的光学金相显微镜照片。

图4是用于比较的、表示印刷布线板的层结构以及盲孔的填充电镀状态的光学金相显微镜照片。

【部件代表符号说明】

10···铜层

11···铜箔层

12···化学镀铜层

13···电镀铜层

20···绝缘层

30···导体层

100···印刷布线板

具体实施方式

以下，依次对本发明的印刷布线板以及印刷布线板的制造方法的相关实施例进行说明。

1.印刷布线板

首先，对本发明的印刷布线板100进行说明。本发明的印刷布线板100是双面印刷布线板，或者是具有三层以上导体图案的多层印刷布线板。本发明的印刷布线板，由于能形成微细的配线图案，因而能适合充当例如称为插件基板、中介片等的半导体元件安装用的印刷布线板。另外，不仅可充当半导体元件安装用的印刷布线板，还可充当母板或内层电路，对该印刷布线板的用途没有特别的限定。另外，以下为了区别图1所示的构成铜层10的导体图案、和构成导体层30的导体图案，将构成铜层10的导体图案称为配线图案（省略图示），将构成导体层30的导体图案称为电路图案31。

首先，对本发明的印刷布线板100的结构进行说明。本发明的印刷布线板100具有如图1所示的如下构成：中间夹持有绝缘层20的铜层10和导体层30，通过以该导体层30为底部的塞孔40而实现层间连接。此处，铜层10和导体层30实现层间连接具体而言指的是，构成铜层10的配线图案和构成导体层30的电路图案31之间实现了电性连接。此处，铜层10具有依次层叠了铜箔层11、化学镀铜层12、电镀铜层13而得到的结构。另外，塞孔40将导体层30作为底部，且贯通了铜层10和绝缘层20的贯通孔（以下称为盲孔41）的内壁面被化学镀铜层12覆盖，进而，盲孔41的内部被填充至和电镀铜层13的表面同位置的程度。此处，“盲孔41的内部被填充至和电镀铜层13的表面同位置的程度”指的是，盲孔41内部所填充的电镀铜的表面位置，与以夹持化学镀铜层12的方式形成于绝缘层20上的电镀铜层13的表面位置大致一致，且两个表面位置的在深度（厚度）方向上的偏差为5μm以内。虽然本发明的印刷布线板100主要是以在上述导体层30的下层进一步具有未图示的绝缘层20和导体层的多层印刷布线板100为例子进行说明，但本发明的印刷布线板100当然还可以是双面印刷布线板。以下对各层的结构以及塞孔40的结构进行说明。

1-1铜层

铜层10是安装有半导体元件的外层导体层，如上所述，具有依次层叠了铜箔层11、化学镀铜层12、电镀铜层13而得到的结构。该铜层10的总厚度（D）形成为15μm以下。此处，铜层10的总厚度（D）指的是，铜箔层11的层厚（D₁）、化学镀铜层12的层厚（D₂）和电镀铜层13的层厚（D₃）合计而得的总厚度（D＝D₁+D₂+D₃）。通过使得在绝缘层20上形成的这些层所构成的铜层10的总厚度（D）为15μm以下，可借助减色法来形成间距宽度40μm的、或者配线图案的线宽/间距宽度（以下称为L/S）为20μm/20μm以下的微细的配线图案。由于能形成微细的配线图案，因而铜层10的总厚度（D）优选为13μm以下，进一步优选为10μm以下。根据后述的本发明的印刷布线板的制造方法，铜层10的总厚度（D）能形成为10μm以下，且能形成更微细的配线图案。但，在本发明的印刷布线板100中，当然也可以形成间距宽度超过40μm的、或者L/S超过L/S＝20μm/20μm的配线图案。以下对构成铜层10的各层进行说明。

【铜箔层】

铜箔层11是使用粘着面的表面粗糙度（Rzjis）为2μm以下、且厚度为5μm以下的非粗化铜箔而形成的。当将该非粗化铜箔层叠在绝缘层20上时，将表面粗糙度（Rzjis）为2μm以下的平滑粘着面层叠在绝缘层20上。如此，通过把具有平滑粘着面的非粗化铜箔层叠在绝缘层20上，可以不需要用于将粗糙化处理部分完全熔解的过蚀刻，可防止顶宽的减少。另外，通过使用5μm以下的非粗化铜箔，可以不需要半蚀刻工序。另一方面，如果使用超过5μm厚度的铜箔，则会需要用半蚀刻工序来削减铜箔层11厚度。在这种情况下，铜箔层的面内偏差变大，对电路形成精度造成影响，因此不优选。

铜箔层11的层厚（D₁）：此处，在本发明中，铜箔层11的层厚（D₁）没有特别的规定。但是，铜箔层11的层厚（D₁）和化学镀铜层12的层厚（D₂）合计而得的厚度（D₁+D₂）优选为3μm以下。这是由于，当在铜箔层11上层叠了化学镀铜层12后的厚度（D₁+D₂）超过3μm时，铜层10的总厚度（D）会有难以形成为15μm以下的问题。由此，当使用极薄的非粗化铜箔时，优选使用支撑体（载体）以能够从极薄的非粗化铜箔的粘着面的另一面侧剥离的方式层叠而成的、带有载体的非粗化铜箔。通过采用带有载体的非粗化铜箔，可提高在绝缘层20上层叠非粗化铜箔时的可操作性，也能适用于例如层厚为3μm以下的极薄铜箔。

底漆树脂层：另外，为了确保该铜箔层11和绝缘层20之间的良好粘着性，在上述层叠体中优选的是，底漆树脂层介于铜箔层11和绝缘层20之间。本发明所说的底漆树脂层指的是，由具有绝缘性的树脂组合物构成的，且具有与绝缘层20之间的良好粘着性的1μm～5μm厚度的层。

此处，作为底漆树脂层的形成方法，准备底漆树脂膜，以夹持底漆树脂膜的方式在绝缘层20上层叠非粗化铜箔，并通过进行热压加工等，能在绝缘层20和铜箔层11之间形成底漆树脂层。代替该方法可采用，将底漆树脂组合物涂覆于绝缘层20的表面而形成底漆树脂层，并在底漆树脂层上层叠铜箔，进行热压加工等方法。

但是，进一步优选采用，在非粗化铜箔的粘着面上预先设置有这些层的带有底漆树脂层的非粗化铜箔。通过把底漆树脂层预先设置在非粗化铜箔的粘着面上，能省去用于在形成上述层叠体时形成这些层的工序。作为这样的带有底漆树脂层的非粗化铜箔，可采用，例如三井金属矿业株式会社生产的“MultiFoil（注册商标）G（简称：MFG）”、日立化成工业株式会社生产的“PF-E”等。这些带有底漆树脂层的非粗化铜箔，在5μm以下厚的非粗化铜箔的粘着面上设置有底漆树脂层，在和非粗化铜箔的粘着面相反侧的面上设置有载体。因此，不但非粗化铜箔的可操作性良好，而且还可根据形成的铜箔层11的层厚（D₁）来选定适宜厚度的非粗化铜箔。

【化学镀铜层】

化学镀铜层12是通过化学镀法在铜箔层11的表面以及上述盲孔41的内壁面形成的镀铜层。通过在盲孔41的内壁面形成化学镀铜层12，使得用电镀铜填充盲孔41成为可能。虽然对该化学镀铜层12本身的层厚（D₂）没有特别的规定，但如上所述，优选以使上述铜箔层11的层厚（D₁）和该化学镀铜层12的层厚（D₂）合计而得的厚度（D₁+D₂）为3μm以下的方式形成化学镀铜层12。由于化学镀铜层12是为了给盲孔41的内壁面提供导通性为目的而设置的层，因此，化学镀铜层的层厚（D₂）只要具有作为电镀底层的足够厚度即可，即，有0.5μm大小的厚度就足够了。

【电镀铜层】

电镀铜层13是，以使在绝缘层20上设置的铜层10的总厚度（D）为15μm以下的方式，在化学镀铜层12上形成的层。另外，在形成该电镀铜层13的同时，完成盲孔41的填充电镀。在本发明中，对电镀铜层13本身的层厚（D₃）没有特别的规定。这是因为，根据铜箔层11的层厚（D₁）和化学镀铜层12的层厚（D₂），通过使铜层10的总厚度（D）为15μm以下的方式来形成电镀铜层13从而，如上所述，借助减色法能形成L/S＝20μm/20μm以下的微细的配线图案。

此处，“电镀铜层13是，以使在绝缘层20上设置的铜层10的总厚度（D）为15μm以下的方式，在化学镀铜层12上形成的层”指的是，在考虑了铜箔层11的层厚（D₁）和化学镀铜层12的层厚（D₂）的基础上，化学镀铜层12的层厚（D₃）以D₃≤15-（D₁+D₂）以下的方式而形成的电镀铜层13。即，本发明的铜层10关键在于，不是通过半蚀刻处理等在事后调整厚度为15μm以下而得到的，而是以使电镀铜层13形成后的铜层10的总厚度（D）即为15μm以下的方式来形成各层。由于不需要半蚀刻处理等，因而能防止层厚的面内偏差变大，提高电路的形成精度，提高所得到的电路的可靠性，并能提高成品率。

【塞孔】

塞孔40是，如上所述，贯通了铜层10以及绝缘层20，并以构成导体层30的电路图案31为底部的非贯通孔，且通过电镀铜，将该塞孔40填充至和形成于绝缘层20上的电镀铜层13的表面同位置的程度。在本发明中，盲孔41内的填充电镀是以使设置于绝缘层20上的铜层10的总厚度为15μm以下的方式，在所述化学镀铜层12的表面形成电镀铜层13的同时完成的。盲孔41的孔径优选为20μm～120μm的大小，长宽比优选为0.5～1的大小。如果盲孔41的孔径以及长宽比脱离上述范围，则在将电镀铜层13形成至指定厚度为止的期间，难以完成直至和电镀铜层的表面同位置程度的盲孔41的填充。其结果是，会需要增加在形成于绝缘层20上的铜层10的总厚度（D）。

在本发明中，虽然形成于绝缘层20上的铜层10为15μm以下的层，但由于采用了利用盲孔41孔内部所填充的电镀铜，对构成铜层10的配线图案和构成导体层30的电路图案31之间进行电性连接的结构，因此能使铜层10和导体层30之间的层间连接可靠。换言之，通过塞孔40来进行铜层10和导体层30之间的层间连接，能在确保了构成铜层10的配线图案和构成导体层30的电路图案31之间的电性连接的基础上，减小绝缘层20上形成的铜层10的总厚度（D）。由此，即使在借助减色法形成电路的情况下，也能减小在绝缘层20上应当层叠的铜层10的总厚度，因而可形成L/S＝20μm/20μm以下的微细的配线图案。

1-2绝缘层

下面对绝缘层20进行说明。在本发明中，对形成绝缘层20的材料没有特别的规定。可使用以环氧树脂、聚酰亚胺树脂、氰酸酯树脂、BT树脂、热固性PPE树脂等绝缘性树脂为主成分的膜状的粘着片等。另外，也可使用将上述绝缘性树脂浸渍在由玻璃布或芳纶树脂的纤维构成的无纺布等中而得到的预浸料等。进而，绝缘性树脂可含有无机填料。通过含有无机填料，在使绝缘层20具有刚性，提高部件安装性的同时，提高激光的加工性。另外，当在导电层30上层叠绝缘层20和铜箔层11时，可采用在上述非粗化铜箔的粘着面上预先设置树脂层的带有树脂的非粗化铜箔。进而，还可以是，通过使用以该绝缘性树脂为主成分的清漆等，将清漆涂覆在导体层30上，形成涂覆膜，经过干燥、热处理等工序而形成的材料。

从在盲孔41中进行填充电镀的观点来看，绝缘层20的层厚优选是在根据形成的电镀铜层13的层厚（D₃）、或盲孔41的孔径等而决定的指定范围内。具体而言，只要是，在化学镀铜层12上，使电镀铜层13的层厚（D₃）在D3≤15-（D₁+D₂）的范围内析出为止的期间内，能完成盲孔41的填充电镀的范围的层厚即可。

1-3导体层

导体层30是由电路图案31构成的层，如上所述，是和铜层10层间连接的层。例如，相当于形成了电路图案31的多层印刷布线板100的内层电路层。另外，构成导体层30的电路图案31可以用铜或者铜合金等导电性材料而形成，对其材料或层厚等没有特别规定。且，在本说明书中，为了防止说明复杂化，把与构成铜层10的配线图案电性连接的部分简称为电路图案31。另外，对电路图案31的形成方法、或电路图案31的间距宽度等也没有特别的规定。另外，如上所述，本发明的印刷布线板100可以是双面印刷布线板。此时，该导体层30相当于，由在铜层10的另一面侧形成的电路图案31构成的层。

2.印刷布线板的制造方法

下面对本发明的印刷布线板的制造方法进行说明。本发明的印刷布线板的制造方法具有层叠体形成工序、盲孔形成工序、化学镀铜工序、面板电镀工序、抗蚀剂形成工序、蚀刻工序。经过所述各工序，能制造出上述的本发明的印刷布线板100。以下对工艺步骤进行说明。

2-1层叠体形成工序

本发明的层叠体形成工序是形成由导体层30、绝缘层20和铜箔层11层叠而成的层叠体的工序，所述铜箔层11是用粘着面的表面粗糙度（Rzjis）为2μm以下、且厚度为5μm以下的非粗化铜箔而形成的铜箔层11。此处，首先对导体层30为多层印刷布线板的内层电路层的情况进行说明。

当在形成绝缘层20时使用以上述绝缘性树脂为主成分的粘着片，或使用预浸料时，在上述导体层30的上表面上，将该粘着片或预浸料与上述非粗化铜箔进行层叠，并通过热压加工、或者真空层压加工等，由此能够使导体层30和非粗化铜箔粘着到绝缘层20，形成上述层叠体。另外，当在导体层30上涂覆以绝缘性树脂为主成分的清漆，形成涂覆膜，并经过干燥、热处理等工序而形成绝缘层20时，通过在该绝缘层20上层叠上述非粗化铜箔，并进行热压加工，能形成上述层叠体。但，对绝缘层和非粗化铜箔的层叠方法没有特别的限定，可通过适宜、恰当的方法进行。

另外，当该印刷布线板100为双面印刷布线板时，采用公知的覆铜层压板的制造方法，通过在绝缘性基板的至少一侧的面上贴合粘着面（贴合面）的表面粗糙度（Rzjis）为2μm以下、且厚度为5μm以下的非粗化铜箔，且在另一侧面贴合适宜的任意铜箔，由此能形成具有以夹持绝缘层20的方式层叠铜箔层11和导体层30而得到的结构的上述层叠体。其后，当在铜箔层11上形成配线图案时，也可对导体层30采用同样的方法以形成电路图案31。即，可用公知的双面印刷布线板的制造方法，在导体层30上形成电路图案31。

另外，该导体层30也可以通过转印法来形成电路图案31。在该情况下，例如，可以在由不锈钢板等构成的支撑体上通过电镀铜法来形成电路图案31，或者可以对在由特殊片材等构成的支撑体上层叠的铜箔进行蚀刻等，而形成电路图案31。在该情况下，支撑体只要在适宜、恰当的阶段去除即可。

无论采用上述何种方法，为了获得绝缘层20和铜箔层11之间的良好粘着性，优选使用在非粗化铜箔的粘着面层叠有上述的层厚为1μm～5μm的底漆树脂层的带有底漆树脂层的非粗化铜箔。另外，为了提高把极薄的非粗化铜箔层叠在绝缘层20上时的可操作性，优选使用带有载体的非粗化铜箔。

另外，对于铜箔层11，在直至化学镀铜工序为止的期间内，对铜箔层11的表面实施各种前处理（黑化处理、软蚀刻处理等）。考虑到在这些前处理中，铜箔层11的厚度被微量地削减，因此只要适宜地选定铜箔层11形成时所用的非粗化铜箔的厚度即可。

2-2盲孔形成工序

下面对盲孔形成工序进行说明。盲孔形成工序是，在上述层叠体形成工序中形成的层叠体中，从铜箔层11侧开始，形成以导体层30为底部的盲孔41的工序。盲孔41通过激光加工形成。此时，根据需要，可在开孔前对铜箔层11实施黑化处理，以便容易地借助激光来形成盲孔41。例如，从上述层叠体的铜箔层11侧开始，通过照射二氧化碳激光、YAG激光、准分子激光等，从能形成贯通铜箔层11及绝缘层20、并以在导体层30上形成的电路图案31为底部的盲孔41。且，在接下来的化学镀铜工序之前，还可在形成盲孔41后进行去除盲孔41内残留的胶渣的除胶渣处理、或去除铜箔层11表面的氧化物的软蚀刻处理。

2-3化学镀铜工序

化学镀铜工序是，在绝缘层20上层叠的铜箔层11的表面以及上述盲孔41的内壁面上形成化学镀铜层12的工序。在化学镀铜工序中，首先，作为前处理，例如进行预浸，用由钯（Pd）、锡（Sn）胶体溶液构成的催化剂，使催化剂（Pd-Sn）附着于铜箔层11的表面以及盲孔41的内壁面。进而，用加速剂溶液除去锡，对用于在铜箔层11的表面以及盲孔41的内壁面进行化学镀铜的钯加以赋核。进而，适当地配制罗谢尔盐类的化学镀铜液、EDTA类的化学镀铜液等公知的化学镀铜液，并在铜箔层11的表面以及盲孔41的内壁面形成化学镀铜层12。此时，析出的化学镀铜层12的层厚（D₂）如上所述。通过该化学镀铜工序，能在盲孔41的内壁面提供导通性，且使得能够通过作为下一道工序的电镀铜法来进行盲孔41的填充电镀。

2-4面板电镀工序

面板电镀工序是，在通过使绝缘层20上设置的铜层10的总厚度（D）为15μm以下的方式，在化学镀铜层12的表面上形成电镀铜层13的同时，将盲孔41填充电镀至与该电镀铜层13的表面同位置程度的工序。此处，绝缘层20上设置的铜层10的总厚度（D）指的是，如上所述，绝缘层20上设置的铜箔层11的层厚（D₁）、该铜箔层11上形成的化学镀铜层12的层厚（D₂）与在该化学镀铜层12上形成的电镀铜层13的层厚（D₃）合计而得的铜层10的总厚度（D）。因此，在面板电镀工序中，以使电镀铜层13的层厚（D₃）为D₃≤15-（D₁+D₂）的方式，在化学镀铜层12上使电镀铜析出。在面板电镀工序中，在以使电镀铜层13的层厚（D₃）为D₃≤15-（D₁+D₂）的方式，在化学镀铜层12上使电镀铜析出的同时，完成盲孔41的填充电镀。

在面板电镀工序中，用提高了充填能力的电镀铜液进行面板电镀。在本发明中，在面板电镀工序中，需要在进行盲孔41的填充的同时，在绝缘层20上以夹持化学镀铜层12的方式薄薄地形成电镀铜层13。因此，通过采用充填能力高的电镀铜液，能使镀铜层析出，直至电镀铜层13的层厚（D₃）变成D₃≤15-（D₁+D₂）为止，同时如图2所示地，能将盲孔41填充至和电镀铜层13的表面同位置的程度。图2是用光学金相显微镜拍摄本发明的印刷布线板100的层结构的剖面的照片。在图2所示的层叠体中，铜箔层11的层厚（D₁）为1.5μm，化学镀铜层12的层厚（D₂）为0.5μm左右，电镀铜层13的层厚（D₃）为10μm。此时，铜箔层11是用带有底漆树脂层的铜箔（Rzjis＝1.3μm）（三井金属矿业株式会社生产的MFG-MT）形成的。

在本发明中，通过仅采用塞孔40作为层间连接结构，与采用通孔作为层间连接结构的情况相比，或与并用塞孔和通孔作为层间连接结构的情况相比，可采用降低了电镀铜液的均镀能力（throwing power）、且特化了充填能力的电镀铜液。由此，即使在薄薄地形成电镀铜层13的层厚的情况下，也能完成将盲孔41填充至和电镀铜层13的表面至少同位置的程度。由此，在确保铜层10和导体层30之间的层间连接的同时，能将绝缘层20上的铜层10形成为15μm以下。因此，由于可以不需要电镀铜层13形成后的半蚀刻工序，因而能防止由半蚀刻造成的铜层10的层厚的面内偏差变大，提高电路的形成精度，提高所得到的电路的可靠性。

此处，为了比较，图3表示的是，通过使用通常的填孔镀（via fill）用的电镀铜液，在化学镀铜层12上将电镀铜层13的层厚形成为10μm的方式，进行面板电镀工序时的盲孔内的填充电镀的状态。图3是除了改变了电镀铜液以外，用和图2所示的印刷布线板100相同的方法制造的。如图3所示可知，当采用通常的填孔镀用的电镀铜液时，盲孔41的填充电镀不充分，该塞孔的上表面与电镀铜层13的表面位置相比呈大幅度凹陷，连绝缘层20的上表面的位置也未达到。

另外，为了比较，图4表示的是，当使用通常的填孔镀用的电镀铜液填充盲孔41、直至层间连接无问题的程度时，对电镀铜层13以及盲孔41实施的填充电镀的状态。此时，电镀铜层13的层厚为25μm。且，在图4所示的印刷布线板100中，铜箔层11是用厚度为12μm的通用電解铜箔形成的。

如上所述，在本发明中，面板电镀工序通过采用提高了充填能力的电镀铜液，在以上述范围（D₃≤15-（D₁+D₂））在化学镀铜层12上析出电镀铜层13的同时，还能完成通过电镀铜将盲孔41填充直至和该电镀铜层13的表面同位置的程度。且，作为电镀铜液，例如可举出硫酸铜镀液。此处，在通常的电镀铜液中，为了获得均镀能力，在硫酸铜以及硫酸中添加有用于抑制电镀反应的高分子表面活性剂等。但是，由于在本发明中，与均镀能力相比，更重视充填能力，因此采用了如下的电镀铜液：通过例如减少用于抑制电镀反应的添加剂的添加量，增加用于促进电镀速度的添加剂，或增加整平剂等的用于提高整平能力的添加剂等的、用于提高充填能力的添加剂的量等，来调整电镀铜液配比，从而提高了充填能力的电镀铜液。

2-5抗蚀剂形成工序

抗蚀剂形成工序，是在按照以上方法形成的铜层10的表面形成厚度为15μm以下的抗蚀剂层的工序。如果在铜层10表面形成的抗蚀剂层的厚度超过15μm，则即使铜层10的厚度为15μm以下，也难以通过蚀刻处理形成L/S＝20μm/20μm以下的微细的配线图案。这是由于分辨率变差、蚀刻液的液扩散变差。另外，为了以良好的蚀刻系数形成配线图案，抗蚀剂层的厚度进一步优选为10μm以下。

在该抗蚀剂形成工序中，可以按照用干膜在外层电路形成的配线图案来形成抗蚀剂层。通过使用干膜，可简便地形成抗蚀剂层，并能减少成本。但，当然，也可用液态抗蚀剂来形成该抗蚀剂层。通过使用液态抗蚀剂，虽然可减小抗蚀剂层的厚度，能进行更加高精细的配线图案的形成，但由于需要新设备，因而优选使用干膜。

2-6蚀刻工序

在蚀刻工序中，对上述铜层10实施蚀刻处理，形成构成外层电路的配线图案。此时，通过按照上述方法形成铜层10，能形成L/S＝20μm/20μm以下的配线图案。但，当然可以形成L/S超过L/S＝20μm/20μm的配线图案。

如以上所述，根据本发明，可借助减色法，不用引入特殊的设备等，便能以低成本、且高成品率来形成L/S＝20μm/20μm以下的微细的配线图案。

工业实用性

根据本发明，借助减色法，不用引入特殊的设备等，便能以低成本、高成品率来生产L/S＝20μm/20μm以下的微细的配线图案。因此，能进一步促进安装有半导体的插件基板等的轻薄短小化。另外，由于不用引入特殊的设备等就能进行插件基板的制造，因而对该领域进行创新变得容易，能开拓技术领域。

Claims

1.一种印刷布线板的制造方法，其特征在于，具有以下工序：

层叠体形成工序，所述层叠体形成工序用于形成具有以夹持绝缘层的方式层叠铜箔层和导体层而得到的结构的层叠体，所述铜箔层是使用粘着面的表面粗糙度（Rzjis）为2μm以下、且厚度为5μm以下的非粗化铜箔而形成的铜箔层；

盲孔形成工序，所述盲孔形成工序用于在该层叠体中，贯通该铜箔层和绝缘层，以形成以所述导体层为底部的盲孔；

化学镀铜工序，所述化学镀铜工序用于在该铜箔层的表面和该盲孔的内壁面上形成化学镀铜层；

面板电镀工序，所述面板电镀工序用于在以使绝缘层上设置的铜层的总厚度为15μm以下的方式，在所述化学镀铜层的表面形成电镀铜层的同时，将盲孔填充至与该电镀铜层的表面同位置程度；

抗蚀剂形成工序，所述抗蚀剂形成工序用于在该铜层的表面形成厚度为15μm以下的抗蚀剂层；

蚀刻工序，所述蚀刻工序用于对形成抗蚀剂层后的铜层进行蚀刻，从而形成配线图案。

2.如权利要求1所述的印刷布线板的制造方法，其特征在于，在所述化学镀铜工序中，所述化学镀铜后的所述铜箔层的层厚与所述化学镀铜层的层厚合计而得的厚度为3μm以下。

3.如权利要求1所述的印刷布线板的制造方法，其特征在于，所述蚀刻工序中形成的配线图案为L/S＝20μm/20μm以下。

4.如权利要求1所述的印刷布线板的制造方法，其特征在于，在所述层叠体形成工序中，以夹持所述绝缘层的方式层叠所述非粗化铜箔和所述导体层时，所述非粗化铜箔的粘着面采用了带有底漆树脂层的铜箔，所述带有底漆树脂层的铜箔具有用于确保与所述绝缘层之间的粘着性的底漆树脂层。

5.一种印刷布线板，所述印刷布线板是以夹持绝缘层的方式，通过以导体层为底部的塞孔而使得铜层和该导体层进行层间连接的印刷布线板，其特征在于，

该铜层具有依次将铜箔层、化学镀铜层以及电镀铜层进行层叠而得到的结构，所述铜箔层是使用粘着面的表面粗糙度（Rzjis）为2μm以下、且厚度为5μm以下的非粗化铜箔而形成的铜箔层；

所述电镀铜层是通过面板电镀法，以使绝缘层上设置的铜层的总厚度（D）为15μm以下的方式，在所述化学镀铜层的表面形成的；

所述塞孔是在所述电镀铜层形成的同时，完成通过电镀铜而填充直至和所述电镀铜层的表面同位置的程度。

6.如权利要求5所述的印刷布线板，其特征在于，在所述铜层中，所述非粗化铜箔层的层厚和所述化学镀铜层的层厚合计而得的厚度为3μm以下。

7.如权利要求5所述的印刷布线板，其特征在于，在所述铜层中形成的配线图案为L/S＝20μm/20μm以下。