JP2003046019A - 多層プリント配線板および多層プリント配線板の製造方法 - Google Patents
多層プリント配線板および多層プリント配線板の製造方法Info
- Publication number
- JP2003046019A JP2003046019A JP2001213445A JP2001213445A JP2003046019A JP 2003046019 A JP2003046019 A JP 2003046019A JP 2001213445 A JP2001213445 A JP 2001213445A JP 2001213445 A JP2001213445 A JP 2001213445A JP 2003046019 A JP2003046019 A JP 2003046019A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- layer
- semiconductor element
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
- H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Abstract
も充填樹脂層にクラック等が発生せず、半導体素子を内
蔵した信頼性に優れる多層プリント配線板を提供する。 【解決手段】 半導体素子20が内蔵または収納されて
いる基板30上に、層間樹脂絶縁層50と導体回路58
とが順次形成され、上記半導体素子20と導体回路3
0、および、上下の導体回路がバイアホール60を介し
て接続されてなる多層プリント配線板であって、上記基
板30には、熱硬化性樹脂および酸無水物系硬化剤を含
む樹脂組成物により形成された充填樹脂層34を介して
半導体素子20が内蔵または収納されていることを特徴
とする多層プリント配線板。
Description
板および多層プリント配線板の製造方法に関し、特にI
Cチップ等の半導体素子が内蔵された多層プリント配線
板および多層プリント配線板の製造方法に関する。
ント配線板とは、ワイヤーボンディング、TAB(Tape
Automated Bonding)、フリップチップボンディング等の
実装方法を用いて電気的に接続しており、これらの方法
で実装した半導体素子は、プリント配線板を介して駆動
させていた。
リント配線板との間を接続用のリード部品(ワイヤー、
リード、バンプ)を介して電気的に接続しており、その
ため、これらの各リード部品が、切断されたり、腐食さ
れたりしてしまうとICチップとプリント配線板との間
の接続が遮断されたり、ICチップの誤作動の原因とな
ってしまうことがあった。
プやリード部品を保護するためにエポキシ樹脂等の樹脂
によって封止を行っており、この樹脂が充填時に気泡を
含有していると、その気泡が起点となって、リード部品
の破壊やICパッドの腐食、信頼性の低下を招いてしま
うことがあった。また、熱可塑性樹脂等による封止を行
う場合には、それぞれの部品に合わせて樹脂充填用プラ
ンジャー、金型等を作製する必要があり、熱硬化性樹脂
による封止を行う場合には、リード部品、ソルダーレジ
ストなどの材質等を考慮して樹脂を選定しなくてはなら
ず、コストが高くなる原因になっていた。
るために、ICチップ等の半導体素子を基板に内蔵また
は収納した多層プリント配線板が開示されている。特開
平9−321408号公報では、ダイパッド上にスタッ
ドバンプを形成した半導体素子が基板に埋め込まれ、バ
イアホールを介して、該スタッドバンプと上層の導体回
路とが電気的に接続された多層プリント配線板が開示さ
れている。しかしながら、この多層プリント配線板で
は、スタッドバンプの形状がタマネギ状であり、その高
さにバラツキがあることに起因して、基板上に形成され
た層間絶縁層は厚さが均一でなく、その表面が平坦にな
らないことがあり、この場合には、バイアホールを介し
た電気的接続に接続不良が発生することがあった。ま
た、この多層プリント配線板は、その構造上、バイアホ
ール用開口を一括形成することができず、生産性の劣る
ものであった。
は、セラミック基板に半導体素子が収納され、該半導体
素子がフリップチップにより導体回路と電気的に接続さ
れた多層配線板が開示されている。この多層配線板で用
いられているアルミナや窒化アルミニウム等を材料とす
るセラミック基板は、外形加工性に劣るため半導体素子
の納まりがよくない。そのため、半導体素子のパッドの
高さが不均一になり、パッドと導体回路との間で接続不
良が発生することがあった。
は、基板に空隙部が形成され、この空隙部に半導体素子
が収納された多層プリント配線板が開示されている。し
かしながら、このように半導体素子を内蔵した多層プリ
ント配線板であっても、該半導体素子と導体回路とを半
田、TAB、ワイヤーボンディング等のリード部品を介
して接続した場合には、上述の問題点を解決することが
出来なかった。また、基板の空隙部に半導体素子を収納
した際に、該半導体素子と基板との間に空隙が存在する
場合には、半導体素子の位置ずれが発生しやすく、接続
信頼性の低下につながることがあった。
題点を解決するため、本出願人によって、リード部品を
介さずに、ICチップ等の半導体素子と直接電気的接続
を行うことができる多層プリント配線板として、基板に
設けられた開口部、貫通孔またはザグリ部にICチップ
等が内蔵または収容され、さらに、該基板上に層間樹脂
絶縁層と導体回路とが積層され、該ICチップと導体回
路の間や、層間樹脂絶縁層を介した上下の導体回路間が
バイアホールを介して電気的に接続された多層プリント
配線板が提案されている。
リント配線板では、ICチップ等と多層プリント配線板
との接続に、リード部品や封止樹脂が用いられていない
ため、その接続信頼性は優れたものとなり、多層プリン
ト配線板を製造する際にICチップを実装することがで
きるためコストも安くなる。
板は、上述したように、接続信頼性に優れたものである
ものの、過酷な条件下、即ち、高温多湿下や、ヒートサ
イクル条件下においては、半導体素子と基板や層間樹脂
絶縁層との間で剥離が発生したり、基板に内蔵または収
納されていた半導体素子が基板から浮き上がってしまう
現象(以下、本明細書では、このような現象をポップコ
ーン現象ともいう)が発生したりし、これが接続不良や
信頼性の低下を招くことがあった。また、本発明者等に
よる検討の結果、このような不都合の発生は、下記の要
因によるものではないかと考えられる。
多層プリント配線板においては、通常、半導体素子は、
樹脂層(接着剤層)を介して、基板に設けられた凹部に
内蔵または収納されているが、従来の多層プリント配線
板では、この樹脂層に水分が含まれているため、上述し
た不都合が発生するのではないかと考えられる。このよ
うに樹脂層に水分が含まれていると、高温多湿下やヒー
トサイクル条件下において、この水分が、膨張、収縮
し、上記した剥離や、ポップコーン現象の発生につなが
る。また、樹脂層に水分が含まれていると、該樹脂層に
別の要因で、小さな剥離やクラックが発生した際に、こ
の剥離やクラックが大きく成長してしまう。
脂組成物に硬化処理を施す際に、水分が樹脂組成物の表
層部に存在し、そのまま硬化反応が進行すると、その水
分が存在していた部分には、凹部が形成されてしまうこ
とがあり、このように、樹脂層の表層部が平滑でないこ
とも、上記した剥離や、ポップコーン現象の発生につな
がると考えられる。
のような問題を解消するために鋭意検討した結果、樹脂
層における水分の存在は、樹脂層形成時(樹脂組成物に
硬化処理時)の副生成物に起因するものであり、熱硬化
性樹脂および酸無水物系硬化剤を含む樹脂組成物を用い
て樹脂層を形成することにより、水分を含まない樹脂層
を形成することができることを見出し、本発明の多層プ
リント配線板および多層プリント配線板の製造方法を完
成した。
導体素子が内蔵または収納されている基板上に、層間樹
脂絶縁層と導体回路とが順次形成され、上記半導体素子
と導体回路、および、上下の導体回路がバイアホールを
介して接続されてなる多層プリント配線板であって、上
記基板には、熱硬化性樹脂および酸無水物系硬化剤を含
む樹脂組成物により形成された充填樹脂層を介して半導
体素子が内蔵または収納されていることを特徴とする。
記樹脂組成物は、さらに粒子を含むものであることが望
ましく、上記粒子は、樹脂粒子、無機粒子、金属粒子の
うちの少なくとも1種であることが望ましい。
上記酸無水物系硬化剤は、1官能性酸無水物、2官能性
酸無水物および遊離酸酸無水物のうちの少なくとも1種
であることが望ましい。
上記半導体素子のパッド部分には、トランジション層が
形成されていることが望ましい。
は、半導体素子が内蔵または収納されている基板上に、
層間樹脂絶縁層と導体回路とが順次形成され、上記半導
体素子と導体回路、および、上下の導体回路がバイアホ
ールを介して接続されてなる多層プリント配線板の製造
方法であって、少なくとも下記(a)〜(d)の工程を
経ることを特徴とする。 (a)基板に半導体素子を内蔵または収納するための凹
部を形成する凹部形成工程、(b)上記凹部内に熱硬化
性樹脂および酸無水物系硬化剤を含む樹脂組成物を塗布
することにより塗布層を形成する樹脂組成物塗布工程、
(c)上記塗布層を形成した凹部に半導体素子を内蔵ま
たは収納する半導体素子内蔵工程、および、(d)上記
樹脂組成物に硬化処理を施し、充填樹脂層を形成する充
填樹脂層形成工程。
方法では、上記半導体素子内蔵工程においてパッド部分
にトランジション層が形成されている半導体素子を内蔵
もしくは収納するか、または、上記充填樹脂層形成工程
の後、半導体素子のパッド部分にトランジション層を形
成するトランジション層形成工程を行うこと望ましい。
では、上記樹脂組成物は、さらに粒子を含むものである
ことが望ましく、上記粒子は、樹脂粒子、無機粒子、金
属粒子のうちの少なくとも1種であることが望ましい。
において、上記酸無水物系硬化剤は、1官能性酸無水
物、2官能性酸無水物および遊離酸酸無水物のうちの少
なくとも1種であることが望ましい。
半導体素子が内蔵または収納されている(以下、単に内
蔵されているともいう)基板上に、層間樹脂絶縁層と導
体回路とが順次形成され、上記半導体素子と導体回路、
および、上下の導体回路がバイアホールを介して接続さ
れてなる多層プリント配線板であって、上記基板には、
熱硬化性樹脂および酸無水物系硬化剤を含む樹脂組成物
により形成された充填樹脂層を介して半導体素子が内蔵
または収納されていることを特徴とする。
性樹脂および酸無水物系硬化剤を含む樹脂組成物により
形成された充填樹脂層を介して半導体素子が基板に内蔵
されているため、以下の理由により信頼性に優れる。即
ち、本発明の多層プリント配線板においては、充填樹脂
層が、硬化剤として酸無水物系硬化剤を含む樹脂組成物
を用いて形成されており、該樹脂組成物では、硬化処理
時に副生成物として水が生じることがほとんどなく、そ
のため、高温多湿下や、ヒートサイクル試験条件下にお
いても、充填樹脂層(樹脂組成物)中の水分の存在に起
因する不都合が発生しない。
性樹脂および酸無水物系硬化剤を含む樹脂組成物を用い
て充填樹脂層が形成されている。上記熱硬化性樹脂とし
ては、例えば、エポキシ樹脂、フェノール樹脂、ポリイ
ミド樹脂、オレフィン樹脂、シリコン樹脂等が挙げられ
る。
ゾールノボラック型樹脂、ビスフェノールA型エポキシ
樹脂、ビスフェノールF型エポキシ樹脂、フェノールノ
ボラック型エポキシ樹脂、アルキルフェノールノボラッ
ク型エポキシ樹脂、ビフェノールF型エポキシ樹脂、ナ
フタレン型エポキシ樹脂、ジシクロペンタジエン型エポ
キシ樹脂、フェノール類とフェノール性水酸基を有する
芳香族アルデヒドとの縮合物のエポキシ化物、トリグリ
シジルイソシアヌレート、脂環式エポキシ樹脂等が挙げ
られる。これらは単独で用いてもよく、2種以上併用し
てもよい。それにより耐熱性等に優れたものとなる。
酸無水物、2官能性酸無水物および遊離酸酸無水物のう
ちの少なくとも1種が望ましい。上記1官能性酸無水物
としては、例えば、無水フタル酸、テトラヒドロフタル
酸、ヘキサヒドロフタル酸、メチルテトラヒドロフタル
酸、メチルヘキサヒドロフタル酸、無水メチルナジック
酸、ドデシル無水コハク酸、無水クロレンディック酸等
が挙げられる。
水ピロメリット酸、ベンゾフェノンテトラカルボン酸無
水物、エチレングリコールビス(アンヒドロトリメー
ト)、メチルシクロヘキセンテトラカルボン酸無水物等
が挙げられる。また、遊離酸酸無水物としては、例え
ば、無水ピロメリット酸、ポリアゼライン酸無水物等が
挙げられる。これらの酸無水物系硬化剤は、単独で用い
てもよいし、2種以上併用してもよい。また、これらの
酸無水物からなる共融混合変性物を用いてもよい。
00重量部に対して、0.5〜20重量部が望ましい。
硬化剤の配合量が0.5重量部未満では、樹脂組成物を
硬化して充填樹脂層を形成した際に、硬化が不充分であ
るため充填樹脂層が柔らかく、半導体素子を確実に固定
することができないことがあり、一方、20重量部を超
えると、信頼性に優れる充填樹脂層を形成することがで
きないことがある。
ていることが望ましい。このような粒子を含む樹脂組成
物を用いて形成した充填樹脂層では、粒子の配合量を調
整することにより、熱膨張係数を調整することができる
ため、半導体素子、基板、層間樹脂絶縁層等との間で熱
膨張係数の整合を図ることができ、クラックの発生、基
板や半導体素子との間での剥離の発生を抑制することが
できる。
よび金属粒子のうちの少なくとも1種が望ましい。上記
樹脂粒子としては、例えば、アミノ樹脂(メラミン樹
脂、尿素樹脂、グアナミン樹脂等)、エポキシ樹脂、フ
ェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリ
フェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビ
スマレイミド−トリアジン樹脂、ポリエーテルスルフォ
ン等からなるものが挙げられる。これらは、単独で用い
てもよく、2種以上併用してもよい。
る粒子を用いてもよい。具体的には、例えば、ポリブタ
ジエンゴム;エポキシ変性、ウレタン変性、(メタ)ア
クリロニトリル変性等の各種変性ポリブタジエンゴム;
カルボキシル基を含有した(メタ)アクリロニトリル・
ブタジエンゴム等からなるものが挙げられる。ゴムから
なる粒子を用いることにより、硬化時の硬化収縮による
応力を緩和することができる。これらは、単独で用いて
もよく、2種以上併用してもよい。
ナ、水酸化アルミニウム等のアルミニウム化合物;炭酸
カルシウム、水酸化カルシウム等のカルシウム化合物;
炭酸カリウム等のカリウム化合物;マグネシア、ドロマ
イト、塩基性炭酸マグネシウム、タルク等のマグネシウ
ム化合物;シリカ、ゼオライト等のケイ素化合物等から
なるものが挙げられる。これらは単独で用いてもよい
し、2種以上併用してもよい。
銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケ
ル、鉄、鉛、マグネシウム、カルシウム、ケイ素等から
なるものが挙げられる。これらは、単独で用いてもよ
く、2種以上併用してもよい。また、上記金属粒子は、
絶縁性を確保するために、表層が樹脂等により被覆され
ていてもよい。また、2種以上の粒子を併用する場合、
粒子の組み合わせとしては、樹脂粒子と無機粒子との組
み合わせが望ましい。
破砕状等が挙げられる。上記粒子の平均粒径は特に限定
されないが、0.01〜5μmが望ましい。また、この
範囲の粒径で、異なる粒径を有する粒子を併用してもよ
い。例えば、平均粒径が0.1〜0.5μmの粒子と平
均粒径が1〜3μmの粒子を併用する等である。また、
上記粒子の上記樹脂組成物中の含有量は、30〜80重
量%が望ましい。
いる場合、該粒子は充填樹脂層中に均一に分散している
ことが望ましい。粒子の分散が不均一であると、充填樹
脂層内でその特性(熱膨張係数等)にバラツキが生じ、
その結果、充填樹脂層内の一部に応力が集中し、該充填
樹脂層でクラックが発生したり、充填樹脂層と、半導体
素子、基板、層間樹脂絶縁層等との間で剥離が発生した
りする原因となることがあるからである。
熱硬化性樹脂を含んでいるが、上記熱硬化性樹脂に代え
て、熱可塑性樹脂、熱硬化性樹脂の一部を感光化した樹
脂、感光性樹脂等を含んでいてもよい。また、これらの
樹脂と上記熱硬化性樹脂とを併用してもよい。上記熱可
塑性樹脂としては、例えば、ポリスルフォン(PS
F)、ポリエーテルスルフォン(PES)、ポリフェニ
レンスルフォン(PPS)、ポリフェニレンサルファイ
ド(PPES)、ポリフェニレンエーテル(PPE)、
ポリエーテルイミド(PI)、フェノキシ樹脂、フッ素
樹脂等が挙げられる。これらは、単独で用いてもよい
し、2種以上併用しても良い。
としては、例えば、熱硬化性樹脂の熱硬化基(例えば、
エポキシ樹脂におけるエポキシ基)にメタクリル酸やア
クリル酸等を反応させ、アクリル基を付与したもの等が
挙げられる。これらは、単独で用いてもよいし、2種以
上併用しても良い。また、上記感光性樹脂としては、例
えば、アクリル樹脂等が挙げられる。
剤として無機フィラーや有機フィラーが配合されていて
もよい。上記無機フィラーとしては、例えば、シリカ、
アルミナ、ドロマイト等からなるものが挙げられ、上記
有機フィラーとしては、ポリイミド樹脂、ポリアクリル
樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メ
ラニン樹脂、オレフィン系樹脂等からなるものが挙げら
れる。これらのフィラー等を配合させることにより、熱
膨張係数の整合や、耐熱性、耐薬品性等の向上を図るこ
とができ、より信頼性に優れる多層プリント配線板とな
る。
溶剤等を含有していてもよい。上記溶剤としては、例え
ば、アセトン、メチルエチルケトン、シクロヘキサノン
等のケトン類、酢酸エチル、酢酸ブチル、セロソルブア
セテート、トルエン、キシレン等の芳香族炭化水素等が
挙げられる。
上記充填樹脂層を介して半導体素子が内蔵されている基
板上に、層間樹脂絶縁層と導体回路とが順次形成され、
上記半導体素子と導体回路、および、上下の導体回路が
バイアホールを介して接続されている。
板で使用される樹脂基板等を用いることができ、具体例
としては、例えば、エポキシ樹脂、BT樹脂、フェノー
ル樹脂等にガラスエポキシ樹脂等の補強材や心材を含浸
させた樹脂からなる基板や、エポキシ樹脂を含浸させた
プリプレグを積層した基板等が挙げられる。また、両面
銅張積層板、片面板、金属膜を有さない樹脂板、樹脂フ
ィルム等を用いてもよい。また、上記基板には、半導体
素子を内蔵するための凹部が設けられており、該凹部内
には、上記充填樹脂層を介して上記半導体素子が内蔵さ
れている。
は、そのパッド部分にトランジション層が形成されてい
ることが望ましい。上記トランジション層とは、半導体
素子に配設されたパッドを拡径するために設けられた導
体層であり、その形成目的は、以下に述べるような半導
体素子のパッド部分に発生する種々の不具合を解消する
ことにある。
は60〜80μmであるのに対し、半導体素子のパッド
部分は、その径が40μm程度であり、そのため、上記
パッドとバイアホールとを直接接続した場合には、パッ
ド径が小さいことに起因して、バイアホールの位置ずれ
が発生し、これが導通不良や断線の原因となることがあ
った。しかしながら、上記トランジション層を形成した
場合には、該トランジション層の水平方向の径(以下、
単に直径という)がパッドの径に比べて大きいため、バ
イアホールとの接続を確実に行うことができる。また、
上記多層プリント配線板を製造する際には、酸や酸化
剤、エッチング液等を使用することがあるため、これら
酸等と半導体素子のパッドとが接触した際に、パッドの
変色や溶解が発生することがあるが、トランジション層
を形成することにより、半導体素子のパッドと上記酸等
とが直接接触することを防止することができる。また、
バイアホール用開口をレーザ処理により形成する場合に
は、半導体素子のパッドをレーザ光から保護することが
できる。
れず、バイアホール用開口の開口径等を考慮して適宜選
択すればよく、バイアホール用開口の開口径と同程度の
60〜80μmが望ましい。
銅、クロム、ニッケル、亜鉛、金、銀、スズ、鉄等が挙
げられる。これらのなかでは、その上層に形成される導
体回路(バイアホール)の材質と同様のものが望まし
く、通常、導体回路の材質は銅であるため銅が望まし
い。また、上記トランジション層は、一層からなるもの
であっても良いし、二層以上の複数層からなるものであ
ってもよいが、二層以上の複数層からなるものが望まし
い。
μmが望ましい。上記トランジション層の厚さが35μ
mを超えると、その形状がアンダーカット形状になるこ
とがあり、ICチップとバイアホールとの接続信頼性の
低下に繋がる原因となることがある。なお、上記トラン
ジション層を形成する方法については、後に本発明の製
造方法を説明する際に詳述する。
脂絶縁層は、例えば、熱硬化性樹脂、感光性樹脂、熱可
塑性樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合
体、熱硬化性樹脂と感光性樹脂との樹脂複合体等を含む
樹脂組成物により形成されている。
ば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、
ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィ
ン系樹脂、ポリフェニレンエーテル樹脂等が挙げられ
る。
ゾールノボラック型エポキシ樹脂、ビスフェノールA型
エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールF型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、2種
以上併用してもよい。それにより、耐熱性等に優れるも
のとなる。
ば、ポリエチレン、ポリスチレン、ポリプロピレン、ポ
リイソブチレン、ポリブタジエン、ポリイソプレン、シ
クロオレフィン系樹脂、これらの樹脂の共重合体等が挙
げられる。
ル樹脂等が挙げられる。また、上記した熱硬化性樹脂に
感光性を付与したものも感光性樹脂として用いることが
できる。具体例としては、例えば、熱硬化性樹脂の熱硬
化基(例えば、エポキシ樹脂におけるエポキシ基)にメ
タクリル酸やアクリル酸等を反応させ、アクリル基を付
与したもの等が挙げられる。上記熱可塑性樹脂として
は、例えば、フェノキシ樹脂、ポリエーテルスルフォ
ン、ポリスルフォン等挙げられる。
複合体としては、例えば、上記した熱硬化性樹脂と上記
した熱可塑性樹脂とを含むものが挙げられる。なかで
も、熱硬化性樹脂としてエポキシ樹脂および/またはフ
ェノール樹脂を含み、熱可塑性樹脂としてフェノキシ樹
脂および/またはポリエーテルスルフォン(PES)を
含むものが望ましい。また、上記感光性樹脂と熱可塑性
樹脂との複合体としては、例えば、上記した感光性樹脂
と上記した熱可塑性樹脂とを含むものが挙げられる。
化面形成用樹脂組成物も挙げられる。上記粗化面形成用
樹脂組成物としては、例えば、酸、アルカリおよび酸化
剤から選ばれる少なくとも1種からなる粗化液に対して
難溶性の未硬化の耐熱性樹脂マトリックス中に、酸、ア
ルカリおよび酸化剤から選ばれる少なくとも1種からな
る粗化液に対して可溶性の物質が分散されたもの等が挙
げられる。なお、上記「難溶性」および「可溶性」とい
う語は、同一の粗化液に同一時間浸漬した場合に、相対
的に溶解速度の早いものを便宜上「可溶性」といい、相
対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
間樹脂絶縁層に上記粗化液を用いて粗化面を形成する際
に、粗化面の形状を保持できるものが好ましく、例え
ば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が
挙げられる。また、感光性樹脂であってもよい。バイア
ホール用開口を形成する際に、露光現像処理により開口
を形成することができるからである。
キシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレ
フィン樹脂、フッ素樹脂等が挙げられる。また、これら
の熱硬化性樹脂に感光性を付与した樹脂、即ち、メタク
リル酸やアクリル酸等を用い、熱硬化基を(メタ)アク
リル化反応させた樹脂を用いてもよい。具体的には、エ
ポキシ樹脂の(メタ)アクリレートが望ましく、さら
に、1分子中に、2個以上のエポキシ基を有するエポキ
シ樹脂がより望ましい。
ノキシ樹脂、ポリエーテルスルフォン、ポリスルフォ
ン、ポリフェニレンスルフォン、ポリフェニレンサルフ
ァイド、ポリフェニルエーテル、ポリエーテルイミド等
が挙げられる。これらは単独で用いてもよいし、2種以
上併用してもよい。
粒子、樹脂粒子、金属粒子、ゴム粒子、液相樹脂および
液相ゴム等が挙げられる。これらは、単独で用いてもよ
いし、2種以上併用してもよい。
ナ、水酸化アルミニウム等のアルミニウム化合物;炭酸
カルシウム、水酸化カルシウム等のカルシウム化合物;
炭酸カリウム等のカリウム化合物;マグネシア、ドロマ
イト、塩基性炭酸マグネシウム、タルク等のマグネシウ
ム化合物;シリカ、ゼオライト等のケイ素化合物等が挙
げられる。これらは単独で用いてもよいし、2種以上併
用してもよい。上記アルミナ粒子は、ふっ酸で溶解除去
することができ、炭酸カルシウムは塩酸で溶解除去する
ことができる。また、ナトリウム含有シリカやドロマイ
トはアルカリ水溶液で溶解除去することができる。
樹脂、熱可塑性樹脂等からなるものが挙げられ、酸、ア
ルカリおよび酸化剤から選ばれる少なくとも1種からな
る粗化液に浸漬した場合に、上記耐熱性樹脂マトリック
スよりも溶解速度の早いものであれば特に限定されず、
具体的には、例えば、アミノ樹脂(メラミン樹脂、尿素
樹脂、グアナミン樹脂等)、エポキシ樹脂、フェノール
樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレ
ン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイ
ミド−トリアジン樹脂等が挙げられる。これらは、単独
で用いてもよく、2種以上併用してもよい。なお、上記
樹脂粒子は予め硬化処理されていることが必要である。
硬化させておかないと上記樹脂粒子が樹脂マトリックス
を溶解させる溶剤に溶解してしまうため、均一に混合さ
れてしまい、酸や酸化剤で樹脂粒子のみを選択的に溶解
除去することができないからである。
銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケ
ル、鉄、鉛等が挙げられる。これらは、単独で用いても
よく、2種以上併用してもよい。また、上記金属粒子
は、絶縁性を確保するために、表層が樹脂等により被覆
されていてもよい。
的に接続するバイアホールとしては、例えば、Cu、N
i、P、Pd、Co、W、これらの合金等からなるもの
が挙げられる。
常、最外層に半田バンプ形成用開口を有するソルダーレ
ジスト層が形成されており、上記半田バンプ形成用開口
には半田バンプが形成されている。また、上記半田バン
プ形成用開口に設けられた半田層を介して導電性接続ピ
ンが配設されていることもある。このような場合、半田
バンプや導電性接続ピン等の外部接続端子の形成位置
は、半導体素子の直上以外の領域であることが望まし
い。この理由は、以下の通りである。
接続端子の周囲で剥離やクラックが発生する場合、その
原因は、半導体素子、ソルダーレジスト層、層間樹脂絶
縁層および外部基板の熱膨張係数の差にあることが多
い。具体的には、セラミックからなる半導体素子および
外部基板は、熱膨張係数が小さく、熱膨張による伸びが
小さいのに対し、樹脂からなる層間樹脂絶縁層およびソ
ルダーレジスト層は、半導体素子および外部基板と比較
して熱膨張係数が大きく、熱膨張による伸びが大きいた
め、この熱膨張係数の差に起因して外部接続端子の周囲
などに応力が集中し、剥離やクラックの発生の原因とな
る。
板上の領域に外部接続端子を配設することによって、熱
膨張を小さくすることができ、半田バンプや導電性接続
ピン等の外部接続端子の周囲などに発生する剥離、クラ
ック等を防止することができる。その結果、外部接続端
子の脱落や位置ズレが防止され、信頼性に優れる多層プ
リント配線板となる。このような構成からなる本発明の
多層プリント配線板は、後述する本発明の多層プリント
配線板の製造方法により製造することができる。
方法について説明する。本発明の多層プリント配線板の
製造方法は、半導体素子が内蔵または収納されている基
板上に、層間樹脂絶縁層と導体回路とが順次形成され、
上記半導体素子と導体回路、および、上下の導体回路が
バイアホールを介して接続されてなる多層プリント配線
板の製造方法であって、少なくとも下記(a)〜(d)
の工程を経ることを特徴とする。 (a)基板に半導体素子を内蔵または収納するための凹
部を形成する凹部形成工程、(b)上記凹部内に熱硬化
性樹脂および酸無水物系硬化剤を含む樹脂組成物を塗布
することにより塗布層を形成する樹脂組成物塗布工程、
(c)上記塗布層を形成した凹部に半導体素子を内蔵す
る半導体素子内蔵工程、および、(d)上記樹脂組成物
に硬化処理を施し、充填樹脂層を形成する充填樹脂層形
成工程。
は、充填樹脂層の形成に、硬化剤として酸無水物系硬化
剤を含む樹脂組成物を用いており、該樹脂組成物を用い
た充填樹脂層の形成では、硬化処理時に副生成物として
水をほとんど生じない。従って、高温多湿下やヒートサ
イクル条件下においても不都合の発生しない信頼性に優
れる多層プリント配線板を製造することができる。
即ち、充填樹脂層を介して半導体素子を内蔵した基板を
作製する方法について説明し、その後、この基板上に導
体回路、層間樹脂絶縁層等を形成し、多層プリント配線
板とする方法について説明する。
の工程、即ち、基板に半導体素子を内蔵または収納する
ための凹部を形成する凹部形成工程を行う。具体的に
は、まず、上記したガラスエポキシ樹脂やBT(ビスマ
レイミドトリアジン)樹脂等からなる基板の片面にザク
リ加工等により凹部を形成する。また、上記ザクリ加工
を用いる方法に代えて、貫通孔を有する基板と貫通孔を
有さない基板とを貼り合わせることにより半導体素子を
内蔵するための凹部を形成してもよい。なお、この場
合、基板同士は接着剤を用いて貼り合わせればよい。
内に熱硬化性樹脂および酸無水物系硬化剤を含む樹脂組
成物を塗布することにより塗布層を形成する樹脂組成物
塗布工程を行う。上記樹脂組成物の塗布は、例えば、印
刷機等を用いて行う。また、ポッティングにより行って
もよい。
1官能性酸無水物、2官能性酸無水物および遊離酸酸無
水物のうちの少なくとも1種であることが望ましい。こ
のような酸無水物を含む樹脂組成物を用いて充填樹脂層
を形成する場合には、硬化処理時に副生成物として水が
発生せず、後工程を経て形成した充填樹脂層には、水分
が含まれないからである。
粒子を含むものであることが望ましい。粒子を含む樹脂
組成物を用いて塗布層を形成し、さらに、後工程を経
て、充填樹脂層を形成する場合、この工程で予め粒子の
配合量を調整しておくことにより、半導体素子や基板等
と熱膨張係数を整合させた充填樹脂層を形成することが
できるからである。また、上記粒子は、樹脂粒子、無機
粒子および金属粒子のうちの少なくとも1種であること
が望ましい。
層を形成した凹部に半導体素子を内蔵または収納する半
導体素子内蔵工程を行う。この工程では、半導体素子を
上記塗布層の上に載置した後、半導体素子の上面を押す
か、または、叩くことにより半導体素子を基板に設けた
凹部内に完全に内蔵する。これにより基板表面をほぼ平
滑にすることができる。また、この際、塗布層(樹脂組
成物)の一部が凹部から押し出され、半導体素子の上面
や基板の上面に付着することがあるが、後述するよう
に、半導体素子の上面を含む基板の上面には、樹脂層を
形成した後、レーザ処理等によりバイアホール用開口を
形成するため、半導体素子とバイアホールとの接続に悪
影響を与えることはない。
パッド部分にトランジション層が形成されているものが
望ましい。トランジション層が形成された半導体素子で
は、後工程で、エッチング液、酸、酸化剤等を用いる際
に、エッチング液等から半導体素子のパッドを保護する
ことができる。また、後工程で、バイアホール用開口を
レーザ処理により形成する場合は、上記パッドをレーザ
光から保護することができる。加えて、パッド上にトラ
ンジション層が形成されている場合は、アニール処理や
熱硬化処理においても、パッドの変色や溶解等が発生す
るおそれがない。
半導体素子は、例えば、下記(i)〜(vi)工程を経る
ことにより作製することができる。そこで、トランジシ
ョン層が形成された半導体素子を作製する方法について
図面を参照しながら説明する。図1〜3は、それぞれ、
トランジション層が形成された半導体素子を作製する工
程の一部を模式的に示す断面図である。
材料とし(図1(A)参照)、定法により配線およびパ
ッド22を形成する(図1(B)参照)。 (ii)次に、パッド22および配線の上に、パッシベー
ション膜24を形成し、パッド22上に開口24aを設
ける(図1(C)参照)。
ーション膜24を形成したシリコンウエハ20A上の全
面に、蒸着、スパッタリング、無電解めっき処理等によ
り、導電性の金属膜(薄膜層)33を形成する(図2
(A)参照)。
ズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、
銀、銅等が挙げられる。これらの金属を用いた場合に
は、パッド部分の保護膜としての役割を果たすととも
に、電気特性を劣化させることがない。また、上記薄膜
層は、1層からなるものであってもよいし、2層以上か
らなるものであってもよい。
は、蒸着やスパッタリングにより形成することが望まし
く、上記薄膜層が2層以上からなる場合、最下層を蒸着
やスパッタリングにより形成し、上層を無電解めっき処
理、蒸着、スパッタリング等により形成することが望ま
しい。また、2層からなる薄膜層を形成する場合、下層
と上層の材質の組み合わせは、クロム−銅、クロム−ニ
ッケル、チタン−銅、または、チタン−ニッケルの組み
合わせが望ましい。金属との接合性や電気伝達性という
点で優れるからである。また、半導体素子のパッドの材
質がアルミニウムである場合には、下層の材質と亜鉛、
クロムまたはニッケルとし、上層の材質を銅とすること
も望ましい。
なる場合、0.001〜2μmが望ましい。上記厚さが
0.001μm未満では、シリコンウエハの全面に薄膜
層を形成することができないことがあり、一方、2μm
を超えると、薄膜層の厚さにバラツキが生じてしまうこ
とがある。より望ましい厚さは、0.01〜1.0μm
である。
の下層の厚さは、0.001〜2μmが望ましい。上記
厚さが0.001μm未満では、シリコンウエハの全面
に薄膜層を形成することができないことがあり、一方、
2μmを超えると、薄膜層の厚さにバラツキが生じてし
まうことがある。より望ましい厚さは、0.01〜1.
0μmである。また、上層の厚さは、0.01〜5μmが
望ましく、0.1〜3μmがより望ましい。
ト35を形成し、さらに、めっきレジスト35非形成部
分に電解めっきを施すことにより電解めっき層37を形
成する(図2(B)参照)。上記レジストは、液状レジ
スト、感光性レジスト、ドライフィルム等からなる層を
薄膜層33上に形成した後、露光、現像処理を施すこと
により形成することができる。
ば、銅、ニッケル、金、銀、亜鉛、鉄等が挙げられる。
これらなかでは、電気特性および経済性に優れ、さら
に、後述するようにバイアホールの材質が、通常、銅で
ある点から銅が望ましい。また、上記電解めっき層の厚
さは、1〜20μmが望ましい。
リ溶液等で剥離除去し、さらに、めっきレジスト35下
に存在した薄膜層33をエッチング除去することにより
半導体素子のパッド22にトランジション層38を形成
する(図2(C)参照)。なお、上記エッチング除去
は、硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第
二銅錯体−有機酸塩等のエッチング液を用いて行えばよ
い。
8を形成した後、必要に応じて、トランジション層38
の表面を粗化面38αとしてもよい(図3(A)参
照)。トランジション層の表面を粗化面とすることによ
り、後工程で形成する層間樹脂絶縁層との密着性が向上
するからである。なお、粗化面の形成は、エッチング処
理、無電解めっき処理、酸化還元処理等を用いて行えば
よい。
程を経る方法、即ち、薄膜層上にめっきレジストを形成
し、その後、電解めっき処理と、めっきレジストおよび
薄膜層の除去とを行う方法に代えて、下記の方法を用い
てトランジション層を形成してもよい。
全面に電解めっき層を形成し、さらに、該電解めっき層
上にエッチングレジストを形成した後、電解めっき層お
よび薄膜層のエッチング除去を行うことによりトランジ
ション層を形成してもよい。ここで、電解めっき層は、
上記(iv)の工程で用いた方法と同様の方法で形成する
ことができ、その望ましい材質や厚さは、上記(iv)の
工程で形成する電解めっき層と同様である。
液状レジスト、感光性レジスト、ドライフィルム等から
なる層を電解めっき層上に形成した後、露光、現像処理
を施すことにより行うことができる。また、電解めっき
層および薄膜層のエッチング除去は、硫酸−過酸化水素
水、塩化第二鉄、塩化第二銅、第二銅錯体−有機酸塩等
のエッチング液を用いて行うことができる。
されたシリコンウエハ20Aを、ダイシング等により個
片に分割し、パッド22上にトランジション層38が形
成された半導体素子20とする(図3(B)参照)。な
お、この工程では、分割後、半導体素子20の動作確認
や電気検査を行ってもよい。この場合、パッド上には、
パッド部分よりもその径が大きいトランジション層が形
成されているため、プローブピンが当てやすく、検査の
精度が高くなっている。
体素子を内蔵する前に、該半導体素子の壁面に洗浄処理
を施しておくことが望ましい。半導体素子の壁面に異物
が付着していることがあるからである。上記洗浄処理と
しては、紫外線/オゾン洗浄が望ましい。半導体素子の
パッドやトランジション層に悪影響を及ぼすことなく、
半導体素子の壁面を洗浄することができるからである。
また、上記紫外線/オゾン洗浄の処理条件は特に限定さ
れず、例えば、254nm光の強度20〜70mW/c
m2、オゾン濃度50〜200volppm、照射時間
2〜20分、半導体素子温度50〜300℃の条件で行
うことができる。上記紫外線/オゾン洗浄は、高濃度の
オゾン雰囲気下で行ってもよい。
組成物に硬化処理を施し、充填樹脂層を形成する充填樹
脂層形成工程を行う。なお、上記硬化処理を行う際の加
熱温度は特に限定されず、上記樹脂組成物の組成を考慮
して適宜選択すればよく、通常は、80〜200℃程度
である。また、加熱時間も特に限定されないが、通常、
30分〜24時間程度である。なお、上記硬化処理は、
各温度区間で一定時間保った後、温度を上昇させるステ
ップキュアにより行ってもよい。
とにより、充填樹脂層を介して半導体素子を内蔵した基
板を作製することができる。また、上記(c)の工程に
おいて、パッド部分にトランジション層が形成されてい
ない半導体素子を内臓した場合には、上記(d)の工程
の後、半導体素子のパッド部分にトランジション層を形
成するトランジション層形成工程を行うことが望まし
い。
ば、下記(i)〜(iii)の工程を経ることにより行うこ
とができる。即ち、(i)まず、半導体素子を内蔵した
基板の上面(半導体素子の上面を含む)に、蒸着、スパ
ッタリング、無電解めっき処理等により、導電性の金属
膜(薄膜層)を形成する。
ズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、
銀、銅等が挙げられる。これらの金属を用いた場合に
は、パッド部分の保護膜としての役割を果たすととも
に、電気特性を劣化させることがない。また、上記薄膜
層は、1層からなるものであってもよいし、2層以上か
らなるものであってもよい。
は、物理的な蒸着により形成することか望ましく、上記
薄膜層が2層以上からなる場合、最下層を蒸着やスパッ
タリングにより形成し、上層を無電解めっき処理、蒸
着、スパッタリング等により形成することが望ましい。
また、2層からなる薄膜層を形成する場合、下層と上層
の材質の組み合わせは、クロム−銅、クロム−ニッケ
ル、チタン−銅、または、チタン−ニッケルの組み合わ
せが望ましい。金属との接合性や電気伝達性という点で
優れるからである。また、半導体素子のパッドの材質が
アルミニウムである場合には、下層の材質を亜鉛、クロ
ムまたはニッケルとし、上層の材質を銅とすることも望
ましい。
なる場合、0.001〜2μmが望ましい。上記厚さが
0.001μm未満では、シリコンウエハの全面に薄膜
層を形成することができないことがあり、一方、2μm
を超えると、薄膜層の厚さにバラツキが生じてしまうこ
とがある。より望ましい厚さは、0.01〜1.0μm
である。
の下層の厚さは、0.001〜2μmが望ましい。上記
厚さが0.001μm未満では、シリコンウエハの全面
に薄膜層を形成することができないことがあり、一方、
2μmを超えると、薄膜層の厚さにバラツキが生じてし
まうことがある。より望ましい厚さは、0.01〜1.
0μmである。また、上層の厚さは、0.01〜5μmが
望ましく、0.1〜3μmがより望ましい。
し、さらに、該レジスト非形成部分に電解めっきを施す
ことにより電解めっき層を形成する。上記レジストは、
液状レジスト、感光性レジスト、ドライフィルム等から
なる層を薄膜層上に形成した後、露光、現像処理を施す
ことにより形成することができる。
ば、銅、ニッケル、金、銀、亜鉛、鉄等が挙げられる。
これらなかでは、電気特性および経済性に優れ、さら
に、後述するようにバイアホールの材質が、通常、銅で
ある点から銅が望ましい。また、上記電解めっき層の厚
さは、1〜20μmが望ましい。
溶液等で剥離除去し、さらに、めっきレジスト下に存在
した薄膜層をエッチング除去することにより半導体素子
のパッド部分にトランジション層を形成する。なお、上
記エッチング除去は、硫酸−過酸化水素水、塩化第二
鉄、塩化第二銅、第二銅錯体−有機酸塩等のエッチング
液を用いて行えばよい。
形成した後、必要に応じて、トランジション層の表面を
粗化面としてもよい。トランジション層の表面を粗化面
とすることにより、後工程で形成する層間樹脂絶縁層と
の密着性が向上するからである。なお、粗化面の形成
は、エッチング処理、無電解めっき処理、酸化還元処理
等を用いて行えばよい。
工程を経る方法、即ち、薄膜層上にめっきレジストを形
成し、その後、電解めっき処理と、めっきレジストおよ
び薄膜層の除去とを行う方法に代えて、下記の方法を用
いてトランジション層を形成してもよい。
全面に電解めっき層を形成し、さらに、該電解めっき層
上にエッチングレジストを形成した後、電解めっき層お
よび薄膜層のエッチング除去を行うことによりトランジ
ション層を形成してもよい。ここで、上記電解めっき層
は、上記(ii)の工程で用いた方法と同様の方法で形成
することができ、その望ましい材質や厚さは、上記(i
i)の工程で形成する電解めっき層と同様である。
液状レジスト、感光性レジスト、ドライフィルム等から
なる層を電解めっき層上に形成した後、露光、現像処理
を施すことにより行うことができる。また、電解めっき
層および薄膜層のエッチング除去は、硫酸−過酸化水素
水、塩化第二鉄、塩化第二銅、第二銅錯体−有機酸塩等
のエッチング液を用いて行うことができる。
蔵した基板上に、層間樹脂絶縁層と導体回路とを順次形
成するとともに、上記半導体素子と導体回路、および、
上下の導体回路をバイアホールを介して接続する方法に
ついて説明する。
に、熱硬化性樹脂や樹脂複合体からなる未硬化の樹脂層
を形成するか、または、熱可塑性樹脂からなる樹脂層を
形成する。上記未硬化の樹脂層は、未硬化の樹脂をロー
ルコーター、カーテンコーター等により塗布して成形し
てもよく、また、未硬化(半硬化)の樹脂フィルムを熱
圧着して形成してもよい。さらに、未硬化の樹脂フィル
ムの片面に銅箔等の金属層が形成された樹脂フィルムを
貼付してもよい。
その具体的な方法としては、例えば、温度50〜150
℃まで昇温しながら、圧力5kg/cm2、真空度10
mmHgで真空圧着ラミネートする方法等が挙げられ
る。また、熱可塑性樹脂からなる樹脂層は、フィルム状
に成形した樹脂成形体を熱圧着することにより形成する
ことが望ましい。
や、熱硬化性樹脂を含む樹脂複合体を用いた層間樹脂絶
縁層を形成する場合には、未硬化(半硬化)の樹脂層に
硬化処理を施すとともに、バイアホール用開口を形成
し、層間樹脂絶縁層とする。上記バイアホール用開口
は、レーザ処理により形成することが望ましい。上記レ
ーザ処理は、上記硬化処理前に行ってもよいし、硬化処
理後に行ってもよい。また、感光性樹脂や、感光性樹脂
を含む樹脂複合体からなる層間樹脂絶縁層を形成する場
合には、露光、現像処理を行うことにより、バイアホー
ル用開口を設けてもよい。なお、この場合、露光、現像
処理は、上記硬化処理前に行う。
た層間樹脂絶縁層を形成する場合には、熱可塑性樹脂か
らなる樹脂層にレーザ処理によりバイアホール用開口を
形成し、層間樹脂絶縁層とすることができる。
ば、炭酸ガスレーザ、エキシマレーザ、UVレーザ、Y
AGレーザ等が挙げられる。これらは、形成するバイア
ホール用開口の形状等を考慮して使い分けてもよい。
マスクを介して、ホログラム方式のエキシマレーザによ
るレーザ光照射することにより、一度に多数のバイアホ
ール用開口を形成することができる。また、短パルスの
炭酸ガスレーザを用いて、バイアホール用開口を形成す
ると、開口内の樹脂残りが少なく、開口周縁の樹脂に対
するダメージが小さい。
ーザ光を照射する場合には、一度に多数のバイアホール
用開口を形成することができる。光学系レンズとマスク
とを介することにより、同一強度で、かつ、照射角度が
同一のレーザ光を複数の部分に同時に照射することがで
きるからである。
含む層間樹脂絶縁層の表面に、必要に応じて、酸または
酸化剤を用いて粗化面を形成する。なお、この粗化面
は、層間樹脂絶縁層と後述する工程で形成する薄膜導体
層との密着性を高めるために形成するものであり、層間
樹脂絶縁層と薄膜導体層との間に充分な密着性がある場
合には形成しなくてもよい。
酸、蟻酸等が挙げられ、上記酸化剤としては、クロム
酸、クロム硫酸、過マンガン酸ナトリウム等の過マンガ
ン酸塩等が挙げられる。また、粗化面を形成した後に
は、アルカリ等の水溶液や中和液等を用いて、層間樹脂
絶縁層の表面を中和することが望ましい。次工程に、酸
や酸化剤の影響を与えないようにすることができるから
である。また、上記粗化面の形成は、プラズマ処理等を
用いて行ってもよい。
層間樹脂絶縁層の表面に薄膜導体層を形成する。上記薄
膜導体層は、無電解めっき、スパッタリング、蒸着等の
方法を用いて形成することができる。なお、無電解めっ
きにより薄膜導体層を形成する場合には、被めっき表面
に、予め、触媒を付与しておく。上記触媒としては、例
えば、塩化パラジウム等が挙げられる。
が、該薄膜導体層を無電解めっきにより形成する場合に
は、0.6〜1.2μmが望ましく、スパッタリングや
蒸着により形成する場合には、0.1〜1.0μmが望
ましい。なお、上記薄膜導体層は、1層からなるもので
あってもよいし、2層以上からなるものであってもよ
い。
ライフィルム等を用いてめっきレジストを形成し、その
後、上記薄膜導体層をめっきリードとして電解めっきを
行い、上記めっきレジスト非形成部に電解めっき層を形
成する。
は、バイアホール用開口を完全に充填するものであって
もよい。これによりバイアホールの形状をフィールドビ
ア形状とすることができる。なお、フィールドビア形状
のバイアホール、一旦、その上面に窪みを有する電解め
っき層を形成した後、この窪みに導電性ペーストを充填
したり、一旦、その上面に窪みを有する電解めっき層を
形成した後、その窪みに樹脂充填材等を充填し、さら
に、その上に蓋めっき層を形成したりすることにより形
成してもよい。
っきレジストの下に存在していた薄膜導体層をエッチン
グにより除去し、独立した導体回路とする。エッチング
液としては、例えば、硫酸−過酸化水素水溶液、過硫酸
アンモニウム等の過硫酸塩水溶液、塩化第二鉄、塩化第
二銅、塩酸等が挙げられる。また、エッチング液として
第二銅錯体と有機酸とを含む混合溶液を用いてもよい。
方法に代えて、以下の方法を用いることにより導体回路
を形成してもよい。即ち、上記薄膜導体層上の全面に電
解めっき層を形成した後、該電解めっき層上の一部にド
ライフィルムを用いてエッチングレジストを形成し、そ
の後、エッチングレジスト非形成部下の電解めっき層お
よび薄膜導体層をエッチングにより除去し、さらに、エ
ッチングレジストを剥離することにより独立した導体回
路を形成してもよい。
は、必要に応じて、導体回路の表面に粗化面を形成す
る。上記粗化面の形成は、例えば、エッチング処理、黒
化還元処理、めっき処理等により行うことができる。
を1回または2回以上繰り返すことにより、層間樹脂絶
縁層上に最上層の導体回路が形成された基板を作製す
る。なお、上記(1)〜(6)の工程を何回繰り返すか
は、多層プリント配線板の設計に応じて適宜選択すれば
よい。
上に、複数の半田バンプ形成用開口を有するソルダーレ
ジスト層を形成する。具体的には、未硬化のソルダーレ
ジスト組成物をロールコータやカーテンコータ等により
塗布したり、フィルム状に成形したソルダーレジスト組
成物を圧着したりした後、レーザ処理や露光現像処理に
より半田バンプ形成用開口を形成し、さらに、必要に応
じて、硬化処理を施すことによりソルダーレジスト層を
形成する。
フェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素
樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミ
ド樹脂等を含むソルダーレジスト組成物を用いて形成す
ることができる
としては、例えば、ノボラック型エポキシ樹脂の(メ
タ)アクリレート、イミダゾール硬化剤、2官能性(メ
タ)アクリル酸エステルモノマー、分子量500〜50
00程度の(メタ)アクリル酸エステルの重合体、ビス
フェノール型エポキシ樹脂等からなる熱硬化性樹脂、多
価アクリル系モノマー等の感光性モノマー、グリコール
エーテル系溶剤などを含むペースト状の流動体が挙げら
れ、その粘度は25℃で1〜10Pa・sに調整されて
いることが望ましい。また、上記ソルダーレジスト組成
物は、エラストマーや無機フィラーが配合されていても
よい。また、ソルダーレジスト組成物として、市販のソ
ルダーレジスト組成物を使用してもよい。
用いるレーザとしては、上述したバイアホール用開口を
形成する際に用いるレーザと同様のもの等が挙げられ
る。また、この工程で形成する半田バンプ形成用開口の
形成位置は、半導体素子の直上以外の領域であることが
望ましい。
底面に露出した導体回路の表面に、必要に応じて、半田
パッドを形成する。上記半田パッドは、ニッケル、パラ
ジウム、金、銀、白金等の耐食性金属により上記導体回
路表面を被覆することにより形成することができる。具
体的には、ニッケル−金、ニッケル−銀、ニッケル−パ
ラジウム、ニッケル−パラジウム−金等の金属により形
成することが望ましい。また、上記半田パッドは、例え
ば、めっき、蒸着、電着等の方法を用いて形成すること
ができるが、これらのなかでは、被覆層の均一性に優れ
るという点からめっきが望ましい。
に半田ペーストを充填し、リフロー処理を施したり、半
田ペースト充填した後、導電性ピンを取り付け、さらに
リフロー処理を施したりすることにより半田バンプやB
GA(Ball Grid Array) 、PGA(Pin Grid Array) を
形成する。なお、製品認識文字などを形成するための文
字印刷工程やソルダーレジスト層の改質のために、酸素
や四塩化炭素などのプラズマ処理を適時行ってもよい。
このような工程を経ることにより本発明の多層プリント
配線板を製造することができる。
1(A)参照)、定法により配線およびパッド22を形
成した(図1(B)参照)。 (2)次に、パッド22および配線の上に、パッシベー
ション膜24を形成し、パッド22上に開口24aを設
けた(図1(C)参照)。
ション膜24を形成したシリコンウエハ20A上の全面
に、スパッタリングにより、クロムと銅とからなる厚さ
0.5μmの薄膜層33を形成した(図2(A)参
照)。
イフィルムを用いてめっきレジスト35を形成し、さら
に、めっきレジスト35非形成部分に、電解銅めっきを
施すことにより厚さ15μmの電解めっき層37を形成
した(図2(B)参照)。
リ溶液で剥離除去し、さらに、めっきレジスト35下に
存在した薄膜層33を硫酸と過酸化水素水とからなるエ
ッチング液を用いて除去することにより半導体素子のパ
ッド22上に直径60μmのトランジション層38を形
成した(図2(C)参照)。
半導体素子にエッチング液を吹き付け、トランジション
層38の表面を粗化面38αとした(図3(A)参
照)。なお、エッチング液としては、イミダゾール銅
(II)錯体10重量部、グリコール酸7重量部、塩化
カリウム5重量部およびイオン交換水78重量部を混合
したものを用いた。
イシング等により個片に分割し、パッド22上にトラン
ジション層38が形成された半導体素子20を作製した
(図3(B)参照)。
作製 ビスフェノールA型エポキシ樹脂(エポキシ当量46
9、油化シェルエポキシ社製エピコート1001)30
重量部、クレゾールノボラック型エポキシ樹脂(エポキ
シ当量215、大日本インキ化学工業社製 エピクロン
N−673)40重量部、トリアジン構造含有フェノー
ルノボラック樹脂(フェノール性水酸基当量120、大
日本インキ化学工業社製 フェノライトKA−705
2)30重量部をエチルジグリコールアセテート20重
量部、ソルベントナフサ20重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
(ナガセ化成工業社製 デナレックスR−45EPT)
15重量部と2−フェニル−4、5−ビス(ヒドロキシ
メチル)イミダゾール粉砕品1.5重量部、微粉砕シリ
カ2重量部、シリコン系消泡剤0.5重量部を添加し樹
脂複合体の溶液を調製した。得られた樹脂複合体の溶液
を厚さ38μmのPETフィルム上に乾燥後の厚さが5
0μmとなるようにロールコーターを用いて塗布した
後、80〜120℃で10分間乾燥させることにより、
層間樹脂絶縁層形成用樹脂フィルムを作製した。
浸させたプリプレグを積層した絶縁樹脂基板(コア基
板)30を出発材料とした(図4(A)参照)。次に、
コア基板30の片面に、ザクリ加工により半導体素子収
納用の凹部32を形成した(図4(B)参照)。
成用樹脂組成物を印刷機を用いて塗布し、塗布層34′
を形成した(図4(C)参照)。ここで、充填樹脂層形
成用樹脂組成物としては、熱硬化性樹脂としてエポキシ
樹脂45重量%、酸無水物系硬化剤としてテトラヒドロ
無水フタル酸5重量%、および、粒子としてシリカ粒子
40重量%を溶剤(キシレン)中で均一に混合した樹脂
組成物を用いた。
20を凹部32上に載置し、その上面を押すことによ
り、半導体素子20を凹部32内に収納し、その後、硬
化処理を施すことにより半導体素子20を充填樹脂層3
4を介して凹部32内に完全に内蔵した(図4(D)参
照)。なお、硬化処理は、100℃で1時間および15
0℃で2時間の条件で行った。
0上に、上記Bで作製したフィルムを、以下の方法によ
り真空ラミネータ装置を用いて張り付けることにより樹
脂複合体フィルム層50′を形成した(図5(A)参
照)。即ち、樹脂フィルムを上記基板上に載置し、真空
度75Pa、圧力0.4MPa、温度80℃、圧着時間
60秒の条件で張り付け、その後、100℃で30分、
150度で1時間熱硬化させた。
貫通孔が形成されたマスクを介して、波長10.4μm
のCO2ガスレーザにて、ビーム径4.0mm、トップ
ハットモード、パルス幅8.0μ秒、マスクの貫通孔の
径1.0mm、2ショットの条件で樹脂複合体フィルム
層50′に、直径60μmのバイアホール用開口48を
形成し、層間樹脂絶縁層50とした(図5(B)参
照)。
を、800g/lのクロム酸を含む70℃の溶液に19
分間浸漬し、層間樹脂絶縁層50の表面に存在するエポ
キシ樹脂粒子を溶解除去することにより、バイアホール
用開口48の内壁を含む層間樹脂絶縁層50の表面に粗
化面50αを形成した(図5(C)参照)。
和溶液(シプレイ社製)に浸漬してから水洗いした。さ
らに、粗化面50αが形成された層間樹脂絶縁層50の
表面に、パラジウム触媒を付与することにより、層間樹
脂絶縁層50の表面(バイアホール用開口48の内壁面
を含む)に触媒核を付着させた(図示せず)。即ち、層
間樹脂絶縁層50を形成した基板を塩化パラジウム(P
dCl2)と塩化第一スズ(SnCl2)とを含む触媒
溶液中に浸漬し、パラジウム金属を析出させることによ
り触媒を付与した。
液中に、層間樹脂絶縁層50を形成した基板を浸漬し、
層間樹脂絶縁層50の表面(バイアホール用開口48の
内壁面を含む)に厚さ0.6〜3.0μmの薄膜導体層
52を形成した(図6(A)参照)。 [無電解めっき水溶液] NiSO4 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.200 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピリジル 100 mg/l ポリエチレングリコール(PEG) 0.10 g/l [無電解めっき条件] 液温度34℃で40分
を薄膜導体層52に張り付け、マスクを載置して100
mJ/cm2で露光し、0.8%の炭酸ナトリウム水溶
液で現像処理することにより、厚さ25μmのめっきレ
ジスト54を形成した(図6(B)参照)。その後、薄
膜導体層52をめっきリードとして下記の条件で電解銅
めっきを行い、上記めっきレジスト非形成部に厚さ18
μmの電解銅めっき層56を形成した(図6(C)参
照)。
KOHで剥離除去した後、そのめっきレジスト下に存在
していた薄膜導体層52をエッチングにて溶解除去し、
薄膜導体層52と電解めっき層56からなる厚さ15μ
mの導体回路58およびバイアホール60を形成した
(図7(A)参照)。その後、導体回路58(バイアホ
ール60を含む)を形成した基板にエッチング液をスプ
レイで吹きつけ、導体回路58の表面に粗化面58αを
形成した(図7(B)参照)。ここで、エッチング液と
しては、イミダゾール銅(II)錯体10重量部、グリ
コール酸7重量部、塩化カリウム5重量部およびイオン
交換水78重量部を混合したものを使用した。
2回繰り返すことにより、さらに上層の層間樹脂絶縁層
50および導体回路58(バイアホール60を含む)を
形成した(図7(C)参照)。
チルエーテル(DMDG)に60重量%の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
(日本化薬社製)のエポキシ基50%をアクリル化した
感光性付与のオリゴマー(分子量4000)46.67
重量部、メチルエチルケトンに溶解させた80重量%の
ビスフェノールA型エポキシ樹脂(油化シェル社製、商
品名:エピコート1001)15重量部、イミダゾール
硬化剤(四国化成社製、商品名:2E4MZ−CN)
1.6重量部、感光性モノマーである多官能アクリルモ
ノマー(共栄化学社製、商品名:R604)3重量部、
同じく多価アクリルモノマー(共栄化学社製、商品名:
DPE6A)1.5重量部、分散系消泡剤(サンノプコ
社製、商品名:S−65)0.71重量部を容器にと
り、攪拌、混合して混合組成物を調整し、この混合組成
物に対して光重量開始剤としてベンゾフェノン(関東化
学社製)2.0重量部、光増感剤としてのミヒラーケト
ン(関東化学社製)0.2重量部を加えて、粘度を25
℃で2.0Pa・sに調整したソルダーレジスト組成物
を得た。なお、粘度測定は、B型粘度計(東京計器社
製、DVL−B型)で60min-1(rpm)の場合は
ローターNo.4、660min-1(rpm)の場合は
ローターNo.3によった。
レジスト組成物を20μmの厚さで塗布し、70℃で2
0分間、70℃で30分間の条件で乾燥処理を行った
後、ソルダーレジストレジスト開口部のパターンが描画
された厚さ5mmのフォトマスクを密着載置し、100
0mJ/cm2の紫外線で露光した後、DMTG溶液で
現像処理することにより、200μmの直径の開口71
を有するソルダーレジスト層70を形成した(図8
(A)参照)。
形成した基板を、塩化ニッケル(2.3×10−1mo
l/l)、次亜リン酸ナトリウム(2.8×10−1m
ol/l)、クエン酸ナトリウム(1.6×10−1m
ol/l)を含むpH=4.5の無電解ニッケルめっき
液に20分間浸漬して、開口部71に厚さ5μmのニッ
ケルめっき層72を形成した。さらに、その基板を、シ
アン化金カリウム(7.6×10−3mol/l)、塩
化アンモニウム(1.9×10−1mol/l)、クエ
ン酸ナトリウム(1.2×10−1mol/l)、次亜
リン酸ナトリウム(1.7×10−1mol/l)を含
む無電解めっき液に80℃の条件で7.5分間浸漬し
て、ニッケルめっき層72上に厚さ0.03μmの金め
っき層74を形成することで、導体回路58に半田パッ
ド75を形成した(図8(B)参照)。
の開口部71に、はんだペーストを印刷して、200℃
でリフローすることにより、半田バンプ76を形成し
た。これにより、半導体素子20を内蔵し、半田バンプ
76を有する多層プリント配線板10を得た(図9参
照)。なお、本実施例で製造した多層プリント配線板1
0では、半導体素子の直上の領域(図9中、R1の領
域)には、半田バンプが形成されておらず、これ以外の
領域(図9中、R2の領域)に半田バンプが形成されて
いる。
において、熱硬化性樹脂としてエポキシ樹脂45重量
%、酸無水物系硬化剤としてメチルテトラヒドロ無水フ
タル酸5重量%、および、粒子としてシリカ粒子40重
量%を溶剤(キシレン)中で均一に混合した樹脂組成物
を用い、(3)の工程で、100℃で2時間および15
0℃で5時間の条件で硬化処理を行った以外は実施例1
と同様にして多層プリント配線板を製造した。
かった以外は、実施例1のAと同様にして、パッド上に
トランジション層を有さない半導体素子を作製した。
基板(コア基板)130を出発材料とした(図10
(A)参照)。次に、コア基板130の片面に、ザクリ
加工により半導体素子収納用の凹部132を形成した
(図10(B)参照)。
形成用樹脂組成物を印刷機を用いて塗布し、塗布層13
4′を形成した(図10(C)参照)。ここで、充填樹
脂層形成用樹脂組成物としては、熱硬化性樹脂としてエ
ポキシ樹脂45重量%、酸無水物系硬化剤としてテトラ
ヒドロ無水フタル酸5重量%、および、粒子としてシリ
カ粒子40重量%を溶剤(キシレン)中で均一に混合し
た樹脂組成物を用いた。
2上に載置し、その上面を押すことにより、半導体素子
120を凹部132内に収納し、その後、硬化処理を施
すことにより半導体素子120を充填樹脂層134を介
して凹部132内に完全に内蔵した(図11(A)参
照)。なお、硬化処理は、100℃で1時間および15
0℃で2時間の条件で行った。
ッタリングを、日本真空技術株式会社製のSV−454
0を用い、ガス圧0.6Pa、温度80℃、電力200
W、時間5分間の条件で行い、半導体素子120を内蔵
したコア基板130の全面に厚さ0.1μmのZn膜を
形成し、さらに、Zn膜上に無電解銅めっきにより厚さ
0.7μmの無電解銅めっき膜を形成することにより、
亜鉛と銅とからなる薄膜層133を形成した(図11
(B)参照)。
ライフィルムを張りつけ、その後、該感光性ドライフィ
ルム上に、パッド122に対応するパターンが形成され
たマスクを載置し、露光・現像処理を施すことにより、
パッド122の上部に開口を有するめっきレジスト13
5を形成した。さらに、めっきレジスト135非形成部
に、以下の条件で電解銅めっきを施して電解銅めっき層
137を設けた(図11(C)参照)。
去した後、めっきレジスト135下の薄膜層133をエ
ッチングにより除去することにより、ICチップのパッ
ド122上に直径60μmのトランジション層138を
形成した(図12(A)参照)。なお、エッチング液と
しては、硫酸と過酸化水素との混合液を用いた。
成したコア基板130にエッチング液をスプレイで吹き
つけ、トランジション層138の表面に粗化面(図示せ
ず)を形成した。ここで、エッチング液としては、イミ
ダゾール銅(II)錯体10重量部、グリコール酸7重
量部、塩化カリウム5重量部およびイオン交換水78重
量部を混合したものを使用した。
コア基板130上に、Bで作製した樹脂フィルムを、以
下の方法により真空ラミネータ装置を用いて張り付ける
ことにより樹脂複合体フィルム層150′を形成した
(図12(B)参照)。即ち、樹脂フィルムを上記基板
上に載置し、真空度75Pa、圧力0.4MPa、温度
80℃、圧着時間60秒の条件で張り付け、その後、1
00℃で30分、150度で1時間熱硬化させた。
0′上に、貫通孔が形成されたマスクを介して、波長1
0.4μmのCO2ガスレーザにて、ビーム径4.0m
m、トップハットモード、パルス幅8.0μ秒、マスク
の貫通孔の径1.0mm、2ショットの条件で樹脂複合
体フィルム層150′に、直径60μmのバイアホール
用開口148を形成し、層間樹脂絶縁層150とした
(図12(C)参照)。
形成した基板を、800g/lのクロム酸を含む70℃
の溶液に19分間浸漬し、層間樹脂絶縁層50の表面に
存在するエポキシ樹脂粒子を溶解除去することにより、
バイアホール用開口148の内壁を含む層間樹脂絶縁層
150の表面に粗化面(図示せず)を形成した。
中和溶液(シプレイ社製)に浸漬してから水洗いした。
さらに、粗化面を形成した層間樹脂絶縁層150の表面
に、パラジウム触媒(アトテック社製)を付与すること
により、層間樹脂絶縁層150の表面およびバイアホー
ル用開口148の内壁面に触媒核を付着させた。
っき水溶液中に基板を浸漬して、層間樹脂絶縁層150
の表面全体(バイアホール用開口148の内壁面を含
む)に厚さ0.6〜0.9μmの銅からなる薄膜導体層
152を形成した(図13(A)参照)。 〔無電解めっき水溶液〕 NiSO4 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピリジル 40 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕 35℃の液温度で40分
にドライフィルムを用いてめっきレジスト154を形成
した(図13(B)参照)。その後、薄膜導体層152
をめっきリードとして上記(5)と同様の条件で電解銅
めっきを行い、上記めっきレジスト非形成部に電解銅め
っき層156を形成した(図13(C)参照)。
%KOHで剥離除去した後、そのめっきレジスト下に存
在していた薄膜導体層152をエッチングにて溶解除去
し、薄膜導体層152と電解めっき層156からなる厚
さ15μmの導体回路158およびバイアホール160
を形成した(図14(A)参照)。その後、導体回路1
58(バイアホール60を含む)を形成した基板にエッ
チング液をスプレイで吹きつけ、導体回路158表面に
粗化面(図示せず)を形成した。エッチング液として
は、上記(7)の工程で、トランジション層の表面に粗
化面を形成する際に使用したエッチング液と同様のもの
を用いた。
2回繰り返すことにより、さらに上層の層間樹脂絶縁層
150および導体回路158(バイアホール160を含
む)を形成した(図14(B)参照)。
と同様にしてソルダーレジスト組成物を得た。さらに、
最外層に導体回路158の形成されたコア基板130
に、上記ソルダーレジスト組成物を20μmの厚さで塗
布し、70℃で20分間、70℃で30分間の条件で乾
燥処理を行った後、ソルダーレジストレジスト開口部の
パターンが描画された厚さ5mmのフォトマスクを密着
載置し、さらに、1000mJ/cm2の紫外線で露光
し、DMTG溶液で現像処理し、200μmの直径の開
口171を有するソルダーレジスト層170を形成した
(図15(A)参照)。
を形成した基板を、塩化ニッケル(2.3×10−1m
ol/l)、次亜リン酸ナトリウム(2.8×10−1
mol/l)、クエン酸ナトリウム(1.6×10−1
mol/l)を含むpH=4.5の無電解ニッケルめっ
き液に20分間浸漬して、開口部171に厚さ5μmの
ニッケルめっき層172を形成した。さらに、その基板
を、シアン化金カリウム(7.6×10−3mol/
l)、塩化アンモニウム(1.9×10−1mol/
l)、クエン酸ナトリウム(1.2×10−1mol/
l)、次亜リン酸ナトリウム(1.7×10−1mol
/l)を含む無電解めっき液に80℃の条件で7.5分
間浸漬して、ニッケルめっき層172上に厚さ0.03
μmの金めっき層174を形成することで、導体回路1
58に半田パッドを形成した。
0の開口部171に、はんだペーストを印刷して、20
0℃でリフローすることにより、半田バンプ176を形
成する。これにより、半導体素子120を内蔵し、半田
バンプ176を有する多層プリント配線板を得た(図1
5(B)参照)。
において、熱硬化性樹脂としてエポキシ樹脂45重量
%、酸無水物系硬化剤としてメチルテトラヒドロ無水フ
タル酸5重量%、および、粒子としてシリカ粒子40重
量%を溶剤(キシレン)中で均一に混合した樹脂組成物
を用い、(3)の工程で、100℃で2時間および15
0℃で5時間の条件で硬化処理を行った以外は実施例3
と同様にして多層プリント配線板を製造した。
において、熱硬化性樹脂としてエポキシ樹脂53重量
%、硬化剤としてポリアミン系硬化剤であるジエチレン
トリアミン(DETA)4重量%、ならびに、粒子とし
てシリカ粒子21.5重量%およびアルミナ粒子21.
5重量%を均一に混合した樹脂組成物を用い、(3)の
工程で、100℃で30分の条件で硬化処理を行った以
外は実施例1と同様にして多層プリント配線板を製造し
た。
において、熱硬化性樹脂としてエポキシ樹脂60重量
%、硬化剤としてフェノールノボラック系硬化剤5重量
%、および、粒子としてアルミナ粒子35重量%を均一
に混合した樹脂組成物を用い、(3)の工程で、100
℃で1時間および180℃で2時間の条件で硬化処理を
行った以外は実施例1と同様にして多層プリント配線板
を製造した。
び比較例1〜2の多層プリント配線板について、信頼性
試験およびヒートサイクル試験を行い、これらの試験前
後における充填樹脂層の形状、半導体素子の内蔵状態、
および、短絡、断線等の発生の有無を評価した。なお、
これらの評価は、下記の評価方法を用いて行った。
5℃の雰囲気下、1000時間放置する条件で行った。
3分間維持した後、130℃の雰囲気下に3分間維持す
るサイクルを1000回繰り返した。
素子の内蔵状態の評価 得られた多層プリント配線板を、半導体素子を通るよう
にカッターで切断し、その断面を顕微鏡で観察した。 (4)短絡、断線等の発生の有無の評価 得られたICチップ内蔵多層プリント配線板の導通試験
を行い、モニターに表示された結果から短絡、断線等の
発生の有無を評価した。
ント配線板では、信頼性試験前後、および、ヒートサイ
クル試験前後において、充填樹脂層やその周囲の基板、
層間樹脂絶縁層において、クラックは発生しておらず、
充填樹脂層と基板や層間樹脂絶縁層との間での剥離の発
生も観察されなかった。また、上記多層プリント配線板
では、ポップコーン現象も観察されず、半導体素子は基
板内に完全に内蔵されており、また、導通試験におい
て、短絡や断線の発生は観察されなかった。
線板では、半田バンプの周囲で剥離やクラックの発生は
観察されず、実施例3および4の多層プリント配線板で
は、半田バンプの周囲で小さなクラックの発生が観察さ
れたものの、製品の性能に影響をおよぼすほどのもので
はなかった。
線板では、信頼性試験後、および、ヒートサイクル試験
後において、充填樹脂層の一部にクラックが発生してお
り、また、充填樹脂層と基板や層間樹脂絶縁層との間で
の剥離が発生している部分があった。さらに、上記多層
プリント配線板では、信頼性試験後、および、ヒートサ
イクル試験後にポップコーン現象や、短絡や断線に起因
する導通不良が発生しているものがあった。
ント配線板では、充填樹脂層が、硬化剤として酸無水物
系硬化剤を含む樹脂組成物を用いて形成されており、該
樹脂組成物では、硬化処理時に副生成物として水を生じ
ることがほとんどなく、そのため、高温多湿下やヒート
サイクル条件下においても、充填樹脂層の中の水分の存
在に起因する不都合が発生せず、信頼性に優れる。ま
た、上記多層プリント配線板では、半導体素子が内蔵さ
れており、半導体素子と多層プリント配線板との接続に
リード部品や封止樹脂は用いられていないため、信頼性
に優れる。
方法は、充填樹脂層の形成に、硬化剤として酸無水物系
硬化剤を含む樹脂組成物を用いており、該樹脂組成物を
用いた充填樹脂層の形成では、硬化処理時に副生成物と
して水をほとんど生じないため、高温多湿下やヒートサ
イクル条件下においても不都合の発生しない信頼性に優
れる多層プリント配線板を製造することができる。ま
た、本発明の製造方法では、製造時に半導体素子を実装
するため、経済的に有利である。
れた半導体素子を作製する工程の一部を模式的に示す断
面図である。
れた半導体素子を作製する工程の一部を模式的に示す断
面図である。
れた半導体素子を作製する工程の一部を模式的に示す断
面図である。
板の製造方法の工程の一部を模式的に示す断面図であ
る。
板の製造方法の工程の一部を模式的に示す断面図であ
る。
板の製造方法の工程の一部を模式的に示す断面図であ
る。
板の製造方法の工程の一部を模式的に示す断面図であ
る。
板の製造方法の工程の一部を模式的に示す断面図であ
る。
の一部を模式的に示す断面図である。
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
Claims (11)
- 【請求項1】 半導体素子が内蔵または収納されている
基板上に、層間樹脂絶縁層と導体回路とが順次形成さ
れ、前記半導体素子と導体回路、および、上下の導体回
路がバイアホールを介して接続されてなる多層プリント
配線板であって、前記基板には、熱硬化性樹脂および酸
無水物系硬化剤を含む樹脂組成物により形成された充填
樹脂層を介して半導体素子が内蔵または収納されている
ことを特徴とする多層プリント配線板。 - 【請求項2】 前記樹脂組成物は、粒子を含む請求項1
に記載の多層プリント配線板。 - 【請求項3】 前記粒子は、樹脂粒子、無機粒子および
金属粒子のうちの少なくとも1種である請求項2に記載
の多層プリント配線板。 - 【請求項4】 前記酸無水物系硬化剤は、1官能性酸無
水物、2官能性酸無水物および遊離酸酸無水物のうちの
少なくとも1種である請求項1〜3のいずれか1に記載
の多層プリント配線板。 - 【請求項5】 前記半導体素子のパッド部分にはトラン
ジション層が形成されている請求項1〜4のいずれか1
に記載の多層プリント配線板。 - 【請求項6】 半導体素子が内蔵または収納されている
基板上に、層間樹脂絶縁層と導体回路とが順次形成さ
れ、前記半導体素子と導体回路、および、上下の導体回
路がバイアホールを介して接続されてなる多層プリント
配線板の製造方法であって、少なくとも下記(a)〜
(d)の工程を経ることを特徴とする多層プリント配線
板の製造方法。 (a)基板に半導体素子を内蔵または収納するための凹
部を形成する凹部形成工程、(b)前記凹部内に熱硬化
性樹脂および酸無水物系硬化剤を含む樹脂組成物を塗布
することにより塗布層を形成する樹脂組成物塗布工程、
(c)前記塗布層を形成した凹部に半導体素子を内蔵ま
たは収納する半導体素子内蔵工程、および、(d)前記
樹脂組成物に硬化処理を施し、充填樹脂層を形成する充
填樹脂層形成工程。 - 【請求項7】 前記半導体素子内蔵工程において、パッ
ド部分にトランジション層が形成されている半導体素子
を内蔵または収納する請求項6に記載の多層プリント配
線板の製造方法。 - 【請求項8】 前記充填樹脂層形成工程の後、半導体素
子のパッド部分にトランジション層を形成するトランジ
ション層形成工程を行う請求項6に記載の多層プリント
配線板の製造方法。 - 【請求項9】 前記樹脂組成物は、粒子を含む請求項6
〜8のいずれか1に記載の多層プリント配線板の製造方
法。 - 【請求項10】 前記粒子は、樹脂粒子、無機粒子およ
び金属粒子のうちの少なくとも1種である請求項9に記
載の多層プリント配線板の製造方法。 - 【請求項11】 前記酸無水物系硬化剤は、1官能性酸
無水物、2官能性酸無水物および遊離酸酸無水物のうち
の少なくとも1種である請求項6〜10のいずれか1に
記載の多層プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001213445A JP4321978B2 (ja) | 2001-05-21 | 2001-07-13 | 多層プリント配線板および多層プリント配線板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001150916 | 2001-05-21 | ||
JP2001-150916 | 2001-05-21 | ||
JP2001213445A JP4321978B2 (ja) | 2001-05-21 | 2001-07-13 | 多層プリント配線板および多層プリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003046019A true JP2003046019A (ja) | 2003-02-14 |
JP4321978B2 JP4321978B2 (ja) | 2009-08-26 |
Family
ID=26615410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001213445A Expired - Lifetime JP4321978B2 (ja) | 2001-05-21 | 2001-07-13 | 多層プリント配線板および多層プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4321978B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005039094A (ja) * | 2003-07-16 | 2005-02-10 | Dt Circuit Technology Co Ltd | 半導体チップ内蔵配線板、半導体チップ内蔵配線板の製造方法 |
JP2008270777A (ja) * | 2007-03-22 | 2008-11-06 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
US8450843B2 (en) | 2007-10-12 | 2013-05-28 | Nec Corporation | Semiconductor device and method for designing the same |
JP2014175406A (ja) * | 2013-03-07 | 2014-09-22 | Ibiden Co Ltd | インダクタ部品、インダクタ部品の製造方法及びプリント配線板 |
KR101519038B1 (ko) | 2007-01-17 | 2015-05-11 | 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 | 프린팅기반 어셈블리에 의해 제조되는 광학 시스템 |
-
2001
- 2001-07-13 JP JP2001213445A patent/JP4321978B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005039094A (ja) * | 2003-07-16 | 2005-02-10 | Dt Circuit Technology Co Ltd | 半導体チップ内蔵配線板、半導体チップ内蔵配線板の製造方法 |
KR101519038B1 (ko) | 2007-01-17 | 2015-05-11 | 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 | 프린팅기반 어셈블리에 의해 제조되는 광학 시스템 |
JP2008270777A (ja) * | 2007-03-22 | 2008-11-06 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
US8450843B2 (en) | 2007-10-12 | 2013-05-28 | Nec Corporation | Semiconductor device and method for designing the same |
JP2014175406A (ja) * | 2013-03-07 | 2014-09-22 | Ibiden Co Ltd | インダクタ部品、インダクタ部品の製造方法及びプリント配線板 |
Also Published As
Publication number | Publication date |
---|---|
JP4321978B2 (ja) | 2009-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2001063991A1 (fr) | Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche | |
JP4108285B2 (ja) | 多層プリント配線板の製造方法 | |
JP2003023252A (ja) | 多層プリント配線板 | |
JP2003133477A (ja) | 半導体チップおよびその製造方法 | |
JP2003023253A (ja) | 多層プリント配線板 | |
JP2002246756A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP4931283B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP4601158B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP4475836B2 (ja) | 半導体素子の製造方法 | |
JP2003023251A (ja) | 多層プリント配線板 | |
JP4321980B2 (ja) | 多層プリント配線板の製造方法 | |
JP2003101244A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
JP4707273B2 (ja) | 多層プリント配線板の製造方法 | |
JP2002151841A (ja) | 多層プリント配線板の製造方法 | |
JP2003046256A (ja) | Icチップ実装用基板の製造方法 | |
JP4321978B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP3850262B2 (ja) | 半導体チップ | |
JP2002246504A (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
JP2003051650A (ja) | プリント配線板、多層プリント配線板およびその製造方法 | |
JP4535598B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP3916946B2 (ja) | 電解めっき液の評価方法および多層プリント配線板の製造方法 | |
JP4722961B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
JP4656737B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4605888B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4698046B2 (ja) | 多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040324 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090602 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4321978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |